JP2007258378A - 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法 - Google Patents

試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法 Download PDF

Info

Publication number
JP2007258378A
JP2007258378A JP2006079637A JP2006079637A JP2007258378A JP 2007258378 A JP2007258378 A JP 2007258378A JP 2006079637 A JP2006079637 A JP 2006079637A JP 2006079637 A JP2006079637 A JP 2006079637A JP 2007258378 A JP2007258378 A JP 2007258378A
Authority
JP
Japan
Prior art keywords
test
state
test object
protection circuit
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006079637A
Other languages
English (en)
Other versions
JP5010842B2 (ja
JP2007258378A5 (ja
Inventor
Yasutoku Kumagai
泰徳 熊谷
Masaru Shinozaki
大 篠崎
Shigekazu Komatsu
茂和 小松
Katsuaki Sakamoto
勝昭 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006079637A priority Critical patent/JP5010842B2/ja
Priority to TW096109784A priority patent/TWI427886B/zh
Priority to US11/689,149 priority patent/US7701241B2/en
Priority to KR1020070027847A priority patent/KR100979583B1/ko
Priority to CN2007100894061A priority patent/CN101042421B/zh
Publication of JP2007258378A publication Critical patent/JP2007258378A/ja
Publication of JP2007258378A5 publication Critical patent/JP2007258378A5/ja
Application granted granted Critical
Publication of JP5010842B2 publication Critical patent/JP5010842B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06766Input circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】試験対象物への過電圧の印加を防止することができる試験対象物の保護回路を提供する。
【解決手段】 テスト回路5は、直流電源13と、コレクタが直流電源13の正極にテスト回路保護用IGBT16を介して接続された負荷コイル17と、該負荷コイル17の他端及び複数のIGBT11を有するパワーデバイス10のコレクタ側の導体12aを接続する配線18と、パワーデバイス10のエミッタ側の導体12b及び直流電源13の負極を接続する配線20と、パワーデバイス10と並列に配置され、且つIGBTを有するパワーデバイス保護回路21とを備え、パワーデバイス10のL負荷試験において、パワーデバイス保護回路21のIGBTがオフ状態からオン状態にスイッチした後、パワーデバイス10の各IGBT11がオン状態からオフ状態にスイッチする。
【選択図】図3

Description

本発明は、試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法に関し、特に、導通/非導通状態を切り替え可能な試験対象物の保護回路に関する。
大電流を流すことができるパワーデバイスとして絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor、以下「IGBT」と称する。)を用いたものが知られている。IGBTはMOSFET(MOS型 Field Effect Transistor)をゲート部に組み込んだバイポーラトランジスタである。IGBTはゲート−エミッタ間の電圧で駆動され、コレクタ−エミッタ間の導通(オン)/非導通(オフ)状態を切り替える。
IGBTを用いるパワーデバイスは成膜処理やエッチング処理などを通じてウエハ上に複数形成される。各パワーデバイスには電流が流されて電気的特性の試験が行われる。パワーデバイスの電気的特性試験には、ウエハを載置する載置台と、該載置台と対向して配置され且つ複数の接触子を有するプローブカードと、該プローブカードに配線を介して接続されたテスト回路とを備える試験装置が用いられる。この試験装置では、載置台上のウエハにおける所定のパワーデバイスとプローブカードの接触子とを位置合わせした後、載置台が上昇してウエハに形成された所定のパワーデバイスに複数の接触子を接触させ、該複数の接触子を介してオン状態の所定のパワーデバイスに大電流を流すことによってパワーデバイスの電気的特性試験を行う。
ここで、電気的特性試験中にパワーデバイスが短絡すると過電流が急激に印加されて該パワーデバイス、プローブカード及びテスト回路等が破壊される。これに対して、テスト回路及プローブカードを接続する配線に電流制限回路を設けて急激な過電流の印加を抑制する試験装置が知られている(例えば、特許文献1参照。)。
また、パワーデバイスが短絡しなくても、以下に説明するように、パワーデバイスに過電圧が印加されることがある。例えば、試験装置の配線は数mに達するため、該配線は所定の寄生インダクタンスを有する。パワーデバイスの電気的特性試験中、電線には比較的緩やかに変化する電流、若しくは一定の電流が流れるが、電気的特性試験後、パワーデバイスをオフ状態にしたときには配線を流れる電流が急激に変化する。このとき、電流の急変及び配線の寄生インダクタスに起因して過電圧が発生し、該過電圧は配線が接続されているパワーデバイスに印加される。
パワーデバイスをオフ状態にしたときに発生する過電圧を解消する手段としていわゆるスナバ回路が知られている。該スナバ回路は発生した過電圧を熱に変換して消費する(例えば、非特許文献1参照。)。
特開2004−77166号公報 "日立パワーデバイス技術情報 PD Room"、[online]、1997年5月、株式会社 日立製作所、[平成17年10月7日検索]、インターネット、<URL:http://www.pi.hitachi.co.jp/ICSFiles/afieldfile/2004/06/14/pdrm06j.pdf >
しかしながら、スナバ回路自身も配線を有するため、寄生インダクタンスを有する。また、スナバ回路は過電圧を消費するのみなので、スナバ回路は寄生インダクタンスを除去することはできず、パワーデバイスへの過電圧の印加を完全に防止することはできない。また、スナバ回路の寄生インダクタンスを小さくするためにはスナバ回路をパワーデバイスの近傍に配置して配線長を短縮する必要があるが、試験装置は多数の配線を有して配置場所に余裕がないことから、スナバ回路をパワーデバイスの近傍に配置するのは困難である。すなわち、パワーデバイスへの過電圧の印加を防止するのは困難である。
本発明の目的は、試験対象物への過電圧の印加を防止することができる試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法を提供することにある。
上記目的を達成するために、請求項1記載の試験対象物の保護回路は、配線を介して電流が供給され、且つ導通/非導通状態が切り替え可能な試験対象物と並列に配置される試験対象物の保護回路であって、導通/非導通状態が切り替え可能であり、前記試験対象物の導通状態から非導通状態への切り替わりに応じて非導通状態から導通状態に切り替わることを特徴とする。
請求項2記載の試験対象物の保護回路は、請求項1記載の試験対象物の保護回路において、前記試験対象物が導通状態から非導通状態に切り替わる前に、非導通状態から導通状態に切り替わることを特徴とする。
請求項3記載の試験対象物の保護回路は、請求項2記載の試験対象物の保護回路において、前記試験対象物が所望の試験状態に移行した後、非導通状態から導通状態に切り替わることを特徴とする。
請求項4記載の試験対象物の保護回路は、請求項1乃至3のいずれか1項に記載の試験対象物の保護回路において、前記試験対象物及び前記保護回路は絶縁ゲートバイポーラトランジスタを備えることを特徴とする。
上記目的を達成するために、請求項5記載の試験対象物の保護方法は、配線を介して電流が供給され、且つ導通/非導通状態が切り替え可能な試験対象物の保護方法であって、導通/非導通状態が切り替え可能な保護回路を前記試験対象物と並列に配置する保護回路配置ステップと、前記試験対象物の導通状態から非導通状態への切り替わりに応じて、前記保護回路が非導通状態から導通状態に切り替わる保護回路導通ステップとを有することを特徴とする。
請求項6記載の試験対象物の保護方法は、請求項5記載の試験対象物の保護方法において、前記保護回路導通ステップでは、前記試験対象物が導通状態から非導通状態に切り替わる前に、前記保護回路が非導通状態から導通状態に切り替わることを特徴とする。
請求項7記載の試験対象物の保護方法は、請求項6記載の試験対象物の保護方法において、前記保護回路導通ステップでは、前記試験対象物が所望の試験状態に移行した後、前記保護回路が非導通状態から導通状態に切り替わることを特徴とする。
請求項8記載の試験対象物の保護方法は、請求項5乃至7のいずれか1項に記載の試験対象物の保護方法において、前記試験対象物及び前記保護回路は絶縁ゲートバイポーラトランジスタを備えることを特徴とする。
上記目的を達成するために、請求項9記載の試験装置は、電流を供給する電源と、導通/非導通状態が切り替え可能な試験対象物及び前記電源を接続する配線とを備える試験装置において、前記試験対象物と並列に配置される、導通/非導通状態が切り替え可能な保護回路を備え、前記電流が供給されている前記試験対象物の導通状態から非導通状態への切り替わりに応じて、前記保護回路が非導通状態から導通状態に切り替わることを特徴とする。
上記目的を達成するために、請求項10記載の試験方法は、電流を供給する電源と、導通/非導通状態が切り替え可能な試験対象物及び前記電源を接続する配線とを備える試験装置を用いた試験方法であって、導通/非導通状態が切り替え可能な保護回路を前記試験装置において前記試験対象物と並列に配置する保護回路配置ステップと、前記試験対象物を導通状態に設定し、該試験対象物に前記電流を供給する動特性試験ステップと、前記試験対象物の導通状態から非導通状態への切り替わりに応じて、前記保護回路が非導通状態から導通状態に切り替わる保護回路導通ステップとを有することを特徴とする。
請求項11記載の試験方法は、請求項10記載の試験方法において、前記試験対象物の静特性試験を行う静特性試験ステップをさらに有することを特徴とする。
請求項12記載の試験方法は、請求項11記載の試験方法において、前記動特性試験ステップの前に前記試験対象物の静特性試験を行う第1の静特性試験ステップと、前記動特性試験ステップの後に前記試験対象物の静特性試験を行う第2の静特性試験ステップとを有することを特徴とする。
請求項1記載の試験対象物の保護回路、請求項5記載の試験対象物の保護方法、請求項9記載の試験装置、及び請求項10記載の試験方法によれば、試験対象物と並列に配置される試験対象物の保護回路が、試験対象物の導通状態から非導通状態への切り替わりに応じて非導通状態から導通状態に切り替わるので、試験対象物を導通状態から非導通状態に切り替えても配線を流れる電流が急変することがなく、これにより、電流の急変及び配線の寄生インダクタスに起因する過電圧の発生を防止することができ、もって、試験対象物への過電圧の印加を防止することができる。
請求項2記載の試験対象物の保護回路及び請求項6記載の試験対象物の保護方法によれば、試験対象物が導通状態から非導通状態に切り替わる前に、保護回路が非導通状態から導通状態に切り替わるので、電流の流路を遮断することがなく、確実に電流の急変を防止することができ、もって、試験対象物への過電圧の印加を確実に防止することができる。
請求項3記載の試験対象物の保護回路及び請求項7記載の試験対象物の保護方法によれば、試験対象物が所望の試験状態に移行した後、保護回路が非導通状態から導通状態に切り替わるので、保護回路の非導通状態から導通状態への切り替わりによって試験対象物の試験が阻害されるのを防止することができる。
請求項4記載の試験対象物の保護回路及び請求項8記載の試験対象物の保護方法によれば、試験対象物及び保護回路は絶縁ゲートバイポーラトランジスタを備えるので、試験対象物を導通状態から非導通状態に切り替える際、電流を円滑に保護回路へ流すことができる。また、絶縁ゲートバイポーラトランジスタを備える保護回路はコンパクトであるため、試験装置に容易に配置することができる。
請求項11記載の試験方法によれば、試験対象物の静特性試験を行うので、試験対象物が破壊されているか否かを正確に把握することができ、もって、不良品の流出を防止することができる。
請求項12記載の試験方法によれば、動特性試験の前に試験対象物の静特性試験を行い、さらに、動特性試験の後に試験対象物の静特性試験を行うので、無駄な動特性試験を行うのを回避することができると共に、動特性試験において試験対象物が破壊されたか否かを把握することでき、もって、不良品の流出を確実に防止することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は、本実施の形態に係る試験装置の概略構成を示す図である。
図1において、試験装置1は、複数の後述するパワーデバイス10(試験対象物)が形成されたウエハWを載置し、且つ図中上下方向及び左右方向に移動可能な載置台2と、該載置台2に載置されたウエハWに対向するように配置されるプローブカード3と、該プローブカード3に信号線4(配線)を介して接続されたテスト回路5と、各構成要素の動作を制御する制御装置(図示しない)とを備える。
各パワーデバイス10は、図2に示すように、多数、例えば、1〜2万個のIGBT11を備える。各IGBT11のコレクタは導体12aに接続する一方、各IGBT11のエミッタは導体12bに接続する。したがって、各IGBT11は互いに並列に配置されている。また、各IGBT11のゲートは集約されている。一般にIGBTは高い耐圧(耐電圧)を有し、パワーデバイス10では多数のIGBT11が並列に配置されているので、パワーデバイス10には大電流を流すことができる。
図1に戻り、プローブカード3は、例えば、298本の接触子6aと、例えば、2本の接触子6bとを有する。各接触子6aはエミッタ側の導体12bに対応し、各接触子6bは集約されたIGBT11のゲートに対応する。試験装置1では、制御装置が載置台2上のウエハWにおける所定のパワーデバイス10と、プローブカード3の接触子6a,6bとの位置合わせを制御して、エミッタ側の導体12bと接触子6aとを接触させると共に、集約されたIGBT11のゲートと接触子6bとを接触させる。
図3は、図1の試験装置におけるテスト回路、プローブカード、信号線及びパワーデバイスの回路図である。なお、図3において、パワーデバイスは1つのIGBTの記号によって示されている。
図3において、テスト回路5は、直流電源13と、一端が直流電源13の正極に接続され、且つ他端が直流電源13の負極に接続された放電用抵抗14と、直列に配置された3つのコンデンサからなり、放電用抵抗14と並列に配置された蓄電用コンデンサ群15と、コレクタが直流電源13の正極に接続されたテスト回路保護用IGBT16と、一端がテスト回路保護用IGBT16のエミッタと接続された負荷コイル17と、該負荷コイル17の他端及びパワーデバイス10のコレクタ側の導体12aを接続する配線18と、接触子6a、プローブカード3及び信号線4を介して、パワーデバイス10のエミッタ側の導体12b及び直流電源13の負極を接続する配線20と、円環状の電流検出器であって、中心穴に配線18を貫通させる電流検出器22とを備える。
また、テスト回路5はパワーデバイス保護回路21(試験対象物の保護回路)を備える。パワーデバイス保護回路21はIGBTを備え、該IGBTのコレクタは配線18に接続される一方、エミッタは配線20に接続される。したがって、パワーデバイス保護回路21はパワーデバイス10と並列に配置されている。ここで、パワーデバイス保護回路21の電流容量はパワーデバイス10の電流容量より大きく設定され、パワーデバイス保護回路21の内部抵抗はパワーデバイス10の内部抵抗より小さく設定されている。
なお、テスト回路5において、テスト回路保護用IGBT16、負荷コイル17及びパワーデバイス保護回路21はそれぞれ回生電流用のダイオード22,23,24を有する。
放電用抵抗14は配線18や配線20が断線した場合等に各配線に蓄積された電荷を熱エネルギーに変換して放出する。蓄電用コンデンサ群15は直流電源13からの電荷を蓄積し、所定量の電荷を蓄積した後、該電荷を電流としてテスト回路保護用IGBT16及び負荷コイル17を介してパワーデバイス10へ供給する。
テスト回路保護用IGBT16のゲートはゲート抵抗(RG)25を介してゲートドライブユニット26に接続される。ゲートドライブユニット26はゲートに駆動電圧を印加することにより、テスト回路保護用IGBT16のオン/オフ状態を切り替え(スイッチし)、パワーデバイス10への電流の供給の開始/停止を制御する。
負荷コイル17は所定量、例えば、50μHのインダクタンスを有する。また、負荷コイル17は蓄電用コンデンサ群15及びパワーデバイス10の間に介在するので、蓄電用コンデンサ群15からパワーデバイス10へ供給される電流の量を制御する。
電流検出器22は配線18を流れる電流の量を検出する。また、電流検出器22はオシロスコープ27に接続され、オシロスコープ27は電流検出器22が検出した電流の量を表示する。また、電流検出器22とゲートドライブユニット26とは接続され、電流検出器22が配線18を流れる電流の急増を検知したとき、電流の急増の旨は電流検出器22からゲートドライブユニット26に伝達され、ゲートドライブユニット26は電流の急増の旨を受信すると、パワーデバイス10への電流の供給を停止する。
パワーデバイス10における集約されたゲートは、接触子6b、プローブカード3、信号線4及びゲート抵抗25を介して、ゲートドライブユニット29に接続される。ゲートドライブユニット29は上記集約されたゲートに駆動電圧を印加することにより、パワーデバイス10における各IGBT11のオン/オフ状態をスイッチする。また、ゲートドライブユニット29はパワーデバイス保護回路21のIGBTのゲートにゲート抵抗30を介して接続され、パワーデバイス保護回路21のIGBTのゲートに駆動電圧を印加することにより、上記IGBTのオン/オフ状態をスイッチする。
ゲートドライブユニット29は、パワーデバイス10における各IGBT11のオン/オフ状態のスイッチタイミングと、パワーデバイス保護回路21のIGBTのオン/オフ状態のスイッチタイミングとを調整することにより、配線18を流れる電流の供給先をパワーデバイス10及びパワーデバイス保護回路21のいずれかに設定する。
次に、本発明の実施の形態に係る試験方法としてのパワーデバイス特性試験について説明する。
図4は、本発明の実施の形態に係る試験方法としてのパワーデバイス特性試験処理のフローチャートである。本処理は、載置台2上のウエハWにおける所定のパワーデバイス10と、プローブカード3の接触子6a,6bとの位置合わせが行われ、エミッタ側の導体12bと接触子6aとが接触し、且つパワーデバイス10における集約されたゲートと接触子6bとが接触した後、テスト回路5が実行する。また、本処理はパワーデバイス10の動特性試験であるL負荷試験(Inductive Load Test)として実行される。
図4において、まず、直流電源13と蓄電用コンデンサ群15とがスイッチ(図示しない)によって接続されて、直流電源13が蓄電用コンデンサ群15の各コンデンサに電荷を充電(チャージ)する(ステップS101)。蓄電用コンデンサ群15の各コンデンサに充電された電荷の総量が所定量に達すると、上記スイッチによって直流電源13と蓄電用コンデンサ群15とが切り離される。
次いで、ゲートドライブユニット26がテスト回路保護用IGBT16をオフ状態からオン状態にスイッチし(ステップS102)、さらに、ゲートドライブユニット29がパワーデバイス10における各IGBT11をオフ状態からオン状態にスイッチする(ステップS103)。このとき、蓄電用コンデンサ群15に充電された電荷は電流としてテスト回路保護用IGBT16、負荷コイル17、及び配線18を介してパワーデバイス10のコレクタへ供給される。また、各IGBT11のコレクタ−エミッタ間を流れる電流、引いてはパワーデバイス10を流れる電流は、負荷コイル17のインダクタンスや蓄電用コンデンサ群15が供給する電荷の量に応じて、時間の経過と共に増加する。
次いで、増加する電流の量が一定量に到達するか否かによってパワーデバイス10の異常の有無を判別し(ステップS104)、電流の量が一定量に到達しない等のパワーデバイス10の異常が確認された場合、ステップS108に進み、パワーデバイス10を「NG」と判定し(ステップS108)、本処理を終了する。
また、ステップS104の判別の結果、電流の量が一定量に到達し(所望の試験状態に移行し)、パワーデバイス10の異常が確認されない場合、ゲートドライブユニット29は、パワーデバイス保護回路21のIGBTをオフ状態からオン状態にスイッチし(ステップS105)、さらに、200nsec経過した後、パワーデバイス10の各IGBT11をオン状態からオフ状態にスイッチする(ステップS106)。試験装置1では、パワーデバイス10の各IGBT11がオン状態にあり、且つパワーデバイス保護回路21のIGBTがオフ状態にある場合(図5(A))には、電流(図中白抜き矢印で示す。)がパワーデバイス10へ供給されるが、パワーデバイス10の各IGBT11がオフ状態にあり、且つパワーデバイス保護回路21のIGBTがオン状態にある場合(図5(B))には、電流(図中白抜き矢印で示す。)がパワーデバイス保護回路21へ供給される。このとき、パワーデバイス10の各IGBT11がオフ状態にスイッチする前に、パワーデバイス保護回路21のIGBTがオン状態にスイッチするため、パワーデバイス10の各IGBT11をオン状態からオフ状態にスイッチしても、配線18や配線20を流れる電流の流路が遮断されることはない。
次いで、パワーデバイス10を「OK」と判定し(ステップS107)、本処理を終了する。
図4の処理によれば、パワーデバイス10の各IGBT11がオン状態からオフ状態へスイッチする(ステップS106)前に、パワーデバイス10と並列に配置されるパワーデバイス保護回路21のIGBTがオフ状態からオン状態にスイッチする(ステップS105)ので、パワーデバイス10の各IGBT11をオン状態からオフ状態にスイッチしても、配線18や配線20を流れる電流の流路が遮断されることがない。したがって、配線18や配線20を流れる電流が急変することがなく、これにより、電流の急変及び配線18や配線20の寄生インダクタスに起因する過電圧の発生を防止することができ、もって、パワーデバイス10への過電圧の印加を確実に防止することができる。
また、パワーデバイス10を流れる電流が一定量に到達した後、パワーデバイス保護回路21のIGBTがオフ状態からオン状態にスイッチするので、パワーデバイス保護回路21のIGBTのスイッチによって発生する外乱等によってパワーデバイス10のL負荷試験が阻害されるのを防止することができる。
上述したテスト回路5では、パワーデバイス保護回路21の電流容量がパワーデバイス10の電流容量より大きく設定され、パワーデバイス保護回路21の内部抵抗がパワーデバイス10の内部抵抗より小さく設定されているため、電流の供給先の変更(パワーデバイス10からパワーデバイス保護回路21への変更)を円滑に行うことができ、外乱等の発生を防止することができる。
また、L負荷試験等においてパワーデバイス10の各IGBT11のコレクタ−エミッタ間に大電流を流したとき、該IGBTをオフ状態にスイッチしても、コレクタ−エミッタ間に電流が流れ続けることがある(ラッチアップ現象)。このラッチアップ現象は、パワーデバイスが備える多数のセルのうち、多くても数個でしか発生しない。ここで、パワーデバイスと並列に配置されたパワーデバイス保護回路を有さない従来の試験装置において、パワーデバイスにおける数個のセルにラッチアップ現象が発生すると、該数個のセルに大電流が集中して破壊される。一方、上述したテスト回路5では、パワーデバイス10の各IGBT11がオフ状態にスイッチされたとき、電流の供給先がパワーデバイス保護回路21に変更されているため、パワーデバイス10における数個のセルにラッチアップ現象が発生しても、該数個のセルに大電流が集中して流れることがない。したがって、テスト回路5はラッチアップ現象によるセルの破壊を防止することができる。
上述した図4の処理では、パワーデバイス保護回路21のIGBTをオフ状態からオン状態にスイッチし、さらに、200nsec経過した後、パワーデバイス10の各IGBT11をオン状態からオフ状態にスイッチしたが、パワーデバイス保護回路21のIGBTをオフ状態からオン状態にスイッチすると同時に、パワーデバイス10の各IGBT11をオン状態からオフ状態にスイッチしてもよい。IGBTでは、オフ状態からオン状態にスイッチされたときにコレクタ−エミッタ間が導通可能となるのに要する時間が、オン状態からオフ状態にスイッチされたときにコレクタ−エミッタ間が導通不可となるのに要する時間よりも極めて短い。したがって、両者のスイッチングを同時に行っても、流れる電流の電路が遮断されることがなく、該電流が急変することがない。
また、パワーデバイス保護回路21のIGBTのオフ状態からオン状態へのスイッチは、L負荷試験において該パワーデバイス10を流れる電流が一定量に到達した後、直ちに行ってもよい。
ところで、パワーデバイス10は多数のセルを備えるため、数個のセルが破壊されていても、大電流を流すことが可能である。ここで、上述したL負荷試験はパワーデバイス10を流れる電流が一定量に到達するか否かを確認する試験である。したがって、L負荷試験ではパワーデバイス10において全てのセルが正常であるか否かを正確に判定するのは困難である。また、セルはL負荷試験前に破壊されていることがあり、若しくはL負荷試験において電流を供給した際に破壊されることもある。
これに対応して、上述した図4の処理を実行する前及び後に、パワーデバイス10の静特性試験を行うのが好ましい。静特性試験としては、オフ状態にあるパワーデバイス10の各IGBT11におけるコレクタ−エミッタ間の絶縁性を確認するリーク試験、ゲートに印加する駆動電圧を上昇させたときに一定量に到達するコレクタ−エミッタ間の電流を測定するサチュレート(V saturate)試験、及びオン状態にスイッチするときの駆動電圧を測定する電圧閾値試験(V threshold)試験等が該当する。これにより、無駄なL負荷試験を行うのを回避することができると共に、L負荷試験においてパワーデバイス10のIGBTが破壊されたか否かを把握することでき、もって、不良品の流出を確実に防止することができる。
上述した本実施の形態では、試験装置1によって試験が行われる試験対象物がIGBTを備えるパワーデバイスである場合について説明したが、試験対象物はこれに限られず、オン/オフ状態を切り替え可能であって、大電流を流すことが可能な装置であればよく、また、試験対象物の保護回路もIGBTを備える必要はなく、オン/オフ状態を切り替え可能であって、大電流を流すことが可能な回路であればよい。
次に、本発明の実施例を具体的に説明する。
実施例
まず、上述した試験装置1及び複数のパワーデバイス10が形成されたウエハWを準備し、該試験装置1によってウエハWに形成されたパワーデバイス10のL負荷試験を行った。このL負荷試験では、該パワーデバイス10を流れる電流が一定量に到達したことを確認した後、パワーデバイス保護回路21のIGBTをオフ状態からオン状態にスイッチし、さらに、200nsec経過した後、パワーデバイス10の各IGBT11をオン状態からオフ状態にスイッチした。この間、パワーデバイス10の各IGBT11におけるゲート−エミッタ間の電圧VGE及びコレクタ−エミッタ間の電圧VCEをモニタし、これらを図6(B)に示すグラフに示した。
比較例
まず、上述した試験装置1のテスト回路5からパワーデバイス保護回路21を除去した試験装置、及び複数のパワーデバイス10が形成されたウエハWを準備し、該試験装置によってウエハWに形成されたパワーデバイス10のL負荷試験を行った。このL負荷試験では、該パワーデバイス10を流れる電流が一定量に到達したことを確認した後、パワーデバイス10の各IGBT11をオン状態からオフ状態にスイッチした。この間、パワーデバイス10の各IGBT11におけるゲート−エミッタ間の電圧VGE及びコレクタ−エミッタ間の電圧VCEをモニタし、これらを図6(A)に示すグラフに示した。
図6(A)及び図6(B)のグラフを比較すると、比較例ではパワーデバイス10の各IGBT11をオン状態からオフ状態にスイッチすると、コレクタ−エミッタ間に過電圧が印加されたのに対し、実施例ではパワーデバイス10の各IGBT11をオン状態からオフ状態にスイッチしても、コレクタ−エミッタ間に過電圧が印加されなかったことが分かった。これにより、テスト回路5においてパワーデバイス10と並列に配置されるパワーデバイス保護回路21を設けることにより、パワーデバイス10の各IGBT11をオン状態からオフ状態にスイッチしても、過電圧の発生を防止できることが分かった。
本発明の実施の形態に係る試験装置の概略構成を示す図である。 試験対象物としてのパワーデバイスの概略構成を示す回路図である。 図1の試験装置におけるテスト回路、プローブカード、信号線及びパワーデバイスの回路図である。 本発明の実施の形態に係る試験方法としてのパワーデバイス特性試験処理のフローチャートである。 パワーデバイスの各IGBTのオン/オフ状態のスイッチ及びパワーデバイス保護回路のIGBTのオン/オフ状態のスイッチに応じた電流供給先の変化を示す図であり、(A)はパワーデバイスの各IGBTがオン状態にあり、且つパワーデバイス保護回路のIGBTがオフ状態にある場合を示す図であり、(B)はパワーデバイスの各IGBTがオフ状態にあり、且つパワーデバイス保護回路のIGBTがオン状態にある場合を示す図である。 パワーデバイス保護回路の有無によるパワーデバイスへの過電圧の印加状態を示すグラフであり、(A)はパワーデバイス保護回路が無い場合を示すグラフであり、(B)はパワーデバイス保護回路が有る場合を示すグラフである。
符号の説明
W ウエハ
1 試験装置
5 テスト回路
6a,6b 接触子
10 パワーデバイス
11 IGBT
18,20 配線
21 パワーデバイス保護回路

Claims (12)

  1. 配線を介して電流が供給され、且つ導通/非導通状態が切り替え可能な試験対象物と並列に配置される試験対象物の保護回路であって、
    導通/非導通状態が切り替え可能であり、前記試験対象物の導通状態から非導通状態への切り替わりに応じて非導通状態から導通状態に切り替わることを特徴とする試験対象物の保護回路。
  2. 前記試験対象物が導通状態から非導通状態に切り替わる前に、非導通状態から導通状態に切り替わることを特徴とする請求項1記載の試験対象物の保護回路。
  3. 前記試験対象物が所望の試験状態に移行した後、非導通状態から導通状態に切り替わることを特徴とする請求項2記載の試験対象物の保護回路。
  4. 前記試験対象物及び前記保護回路は絶縁ゲートバイポーラトランジスタを備えることを特徴とする請求項1乃至3のいずれか1項に記載の試験対象物の保護回路。
  5. 配線を介して電流が供給され、且つ導通/非導通状態が切り替え可能な試験対象物の保護方法であって、
    導通/非導通状態が切り替え可能な保護回路を前記試験対象物と並列に配置する保護回路配置ステップと、
    前記試験対象物の導通状態から非導通状態への切り替わりに応じて、前記保護回路が非導通状態から導通状態に切り替わる保護回路導通ステップとを有することを特徴とする試験対象物の保護方法。
  6. 前記保護回路導通ステップでは、前記試験対象物が導通状態から非導通状態に切り替わる前に、前記保護回路が非導通状態から導通状態に切り替わることを特徴とする請求項5記載の試験対象物の保護方法。
  7. 前記保護回路導通ステップでは、前記試験対象物が所望の試験状態に移行した後、前記保護回路が非導通状態から導通状態に切り替わることを特徴とする請求項6記載の試験対象物の保護方法。
  8. 前記試験対象物及び前記保護回路は絶縁ゲートバイポーラトランジスタを備えることを特徴とする請求項5乃至7のいずれか1項に記載の試験対象物の保護方法。
  9. 電流を供給する電源と、導通/非導通状態が切り替え可能な試験対象物及び前記電源を接続する配線とを備える試験装置において、
    前記試験対象物と並列に配置される、導通/非導通状態が切り替え可能な保護回路を備え、
    前記電流が供給されている前記試験対象物の導通状態から非導通状態への切り替わりに応じて、前記保護回路が非導通状態から導通状態に切り替わることを特徴とする試験装置。
  10. 電流を供給する電源と、導通/非導通状態が切り替え可能な試験対象物及び前記電源を接続する配線とを備える試験装置を用いた試験方法であって、
    導通/非導通状態が切り替え可能な保護回路を前記試験装置において前記試験対象物と並列に配置する保護回路配置ステップと、
    前記試験対象物を導通状態に設定し、該試験対象物に前記電流を供給する動特性試験ステップと、
    前記試験対象物の導通状態から非導通状態への切り替わりに応じて、前記保護回路が非導通状態から導通状態に切り替わる保護回路導通ステップとを有することを特徴とする試験方法。
  11. 前記試験対象物の静特性試験を行う静特性試験ステップをさらに有することを特徴とする請求項10記載の試験方法。
  12. 前記動特性試験ステップの前に前記試験対象物の静特性試験を行う第1の静特性試験ステップと、
    前記動特性試験ステップの後に前記試験対象物の静特性試験を行う第2の静特性試験ステップとを有することを特徴とする請求項11記載の試験方法。
JP2006079637A 2006-03-22 2006-03-22 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法 Expired - Fee Related JP5010842B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006079637A JP5010842B2 (ja) 2006-03-22 2006-03-22 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法
TW096109784A TWI427886B (zh) 2006-03-22 2007-03-21 Protective circuit of test object, protection method of test object, test apparatus and test method
US11/689,149 US7701241B2 (en) 2006-03-22 2007-03-21 Circuit for protecting DUT, method for protecting DUT, testing apparatus and testing method
KR1020070027847A KR100979583B1 (ko) 2006-03-22 2007-03-21 시험 대상물의 보호회로, 시험 대상물의 보호 방법, 시험장치, 및 시험 방법
CN2007100894061A CN101042421B (zh) 2006-03-22 2007-03-21 试验对象物的保护电路、保护方法、试验装置和试验方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006079637A JP5010842B2 (ja) 2006-03-22 2006-03-22 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法

Publications (3)

Publication Number Publication Date
JP2007258378A true JP2007258378A (ja) 2007-10-04
JP2007258378A5 JP2007258378A5 (ja) 2009-03-12
JP5010842B2 JP5010842B2 (ja) 2012-08-29

Family

ID=38533131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006079637A Expired - Fee Related JP5010842B2 (ja) 2006-03-22 2006-03-22 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法

Country Status (5)

Country Link
US (1) US7701241B2 (ja)
JP (1) JP5010842B2 (ja)
KR (1) KR100979583B1 (ja)
CN (1) CN101042421B (ja)
TW (1) TWI427886B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010276477A (ja) * 2009-05-28 2010-12-09 Fuji Electric Systems Co Ltd 半導体チップの試験装置および試験方法
JP2012032327A (ja) * 2010-08-02 2012-02-16 Advantest Corp 試験装置及び試験方法
JP2012127813A (ja) * 2010-12-15 2012-07-05 Advantest Corp 試験装置
JP2013092534A (ja) * 2013-01-17 2013-05-16 Fuji Electric Co Ltd 半導体試験装置
JP2013257177A (ja) * 2012-06-11 2013-12-26 Sharp Corp 半導体試験装置
JP2014225607A (ja) * 2013-05-17 2014-12-04 富士電機株式会社 半導体チップの試験装置および試験方法
JP2020176851A (ja) * 2019-04-16 2020-10-29 株式会社クオルテック 半導体試験装置および半導体素子の試験方法。
JP2021056100A (ja) * 2019-09-30 2021-04-08 三菱電機株式会社 半導体試験装置、半導体装置の試験方法および半導体装置の製造方法
US11994551B2 (en) 2019-06-04 2024-05-28 Qualtec Co., Ltd. Semiconductor component test device and method of testing semiconductor components

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008076308A (ja) * 2006-09-22 2008-04-03 Advantest Corp 電子部品試験装置用のインタフェース装置
JP2011047782A (ja) * 2009-08-27 2011-03-10 Tokyo Electron Ltd 半導体素子評価方法
JP5413349B2 (ja) 2010-09-30 2014-02-12 富士電機株式会社 半導体試験装置および半導体試験回路の接続装置
CN102073005B (zh) * 2010-11-10 2013-01-09 中国北车股份有限公司大连电力牵引研发中心 变流装置功率模块igbt工作测试试验系统及方法
JP5528998B2 (ja) * 2010-12-15 2014-06-25 株式会社アドバンテスト 試験装置
US9541599B2 (en) 2011-04-04 2017-01-10 Fuji Electric Co., Ltd. Power switch wafer test method
CN102539952B (zh) * 2011-10-31 2014-06-18 北京精密机电控制设备研究所 一种功率主电路及其驱动电路动态特性测试装置及方法
CN103105572B (zh) * 2013-01-25 2016-04-13 北京金风科创风电设备有限公司 用于测试igbt模块的装置
JP6447497B2 (ja) * 2014-03-11 2019-01-09 新東工業株式会社 被試験デバイスの検査システム、及びその操作方法
CN104198906B (zh) * 2014-08-27 2017-06-13 华北电力大学 一种用于igbt动态特性测量的装置及方法
CN109073705B (zh) * 2016-11-16 2021-03-23 富士电机株式会社 半导体测试电路、半导体测试装置和半导体测试方法
CN111562479B (zh) * 2020-05-15 2021-04-23 华北电力大学 一种功率半导体器件的高低温动态特性远程测试系统
IT202000012556A1 (it) * 2020-05-27 2021-11-27 Crea Collaudi Elettr Automatizzati Srl Sistema di sicurezza per scheda sonda ad aghi per test ad alta tensione ed alta corrente su dispositivi a semiconduttore di potenza e relativa macchina di test.
TWI764509B (zh) * 2021-01-12 2022-05-11 宏汭精測科技股份有限公司 用以測試元件動態特性之通用開關操作裝置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012780A (ja) * 1998-06-26 2000-01-14 Toshiba Corp 半導体スナバ装置及び半導体装置
JP2000324797A (ja) * 1999-05-14 2000-11-24 Toshiba Corp スナバ装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3302193B2 (ja) * 1994-10-06 2002-07-15 株式会社東芝 電流検出回路
JPH11112313A (ja) * 1997-10-02 1999-04-23 Mitsubishi Electric Corp 半導体回路及びパワートランジスタ保護回路
CN1242604A (zh) * 1998-06-26 2000-01-26 株式会社东芝 半导体保护器件和功率转换器件
KR100310645B1 (ko) * 1999-01-25 2001-10-17 이형도 역포화를 이용한 전력 모듈의 과전류 보호회로
US6324042B1 (en) * 1999-03-12 2001-11-27 Lynntech, Inc. Electronic load for the testing of electrochemical energy conversion devices
US6650103B2 (en) * 2001-05-31 2003-11-18 Analog Devices, Inc. Magnetic snapback sensor circuit and electrostatic discharge circuit using same
CN2596644Y (zh) * 2003-01-08 2003-12-31 北京日佳电源有限公司 一种igbt过流保护电路
US6933741B2 (en) * 2003-11-13 2005-08-23 Texas Instruments Incorporated Electrostatic discharge testers for undistorted human-body-model and machine-model characteristics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012780A (ja) * 1998-06-26 2000-01-14 Toshiba Corp 半導体スナバ装置及び半導体装置
JP2000324797A (ja) * 1999-05-14 2000-11-24 Toshiba Corp スナバ装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010276477A (ja) * 2009-05-28 2010-12-09 Fuji Electric Systems Co Ltd 半導体チップの試験装置および試験方法
JP2012032327A (ja) * 2010-08-02 2012-02-16 Advantest Corp 試験装置及び試験方法
JP2012127813A (ja) * 2010-12-15 2012-07-05 Advantest Corp 試験装置
US9057756B2 (en) 2010-12-15 2015-06-16 Advantest Corporation Test apparatus
JP2013257177A (ja) * 2012-06-11 2013-12-26 Sharp Corp 半導体試験装置
JP2013092534A (ja) * 2013-01-17 2013-05-16 Fuji Electric Co Ltd 半導体試験装置
JP2014225607A (ja) * 2013-05-17 2014-12-04 富士電機株式会社 半導体チップの試験装置および試験方法
JP2020176851A (ja) * 2019-04-16 2020-10-29 株式会社クオルテック 半導体試験装置および半導体素子の試験方法。
US11994551B2 (en) 2019-06-04 2024-05-28 Qualtec Co., Ltd. Semiconductor component test device and method of testing semiconductor components
JP2021056100A (ja) * 2019-09-30 2021-04-08 三菱電機株式会社 半導体試験装置、半導体装置の試験方法および半導体装置の製造方法
JP7294036B2 (ja) 2019-09-30 2023-06-20 三菱電機株式会社 半導体試験装置、半導体装置の試験方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US20070223156A1 (en) 2007-09-27
JP5010842B2 (ja) 2012-08-29
TW200805852A (en) 2008-01-16
CN101042421A (zh) 2007-09-26
TWI427886B (zh) 2014-02-21
KR20070095824A (ko) 2007-10-01
CN101042421B (zh) 2011-01-05
KR100979583B1 (ko) 2010-09-01
US7701241B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
JP5010842B2 (ja) 試験対象物の保護回路、試験対象物の保護方法、試験装置、及び試験方法
CN106556791B (zh) 一种大功率igbt动态测试电路及其控制方法
JP5296119B2 (ja) パワー・スイッチの構造および方法
JP5528998B2 (ja) 試験装置
JP6579790B2 (ja) 電力スイッチに対する短絡保護のためのゲートドライブユニットおよび方法
US20150109031A1 (en) Rc-igbt with freewheeling sic diode
US9857428B2 (en) Monitoring device and monitoring method for a switching element
US9595821B2 (en) Failure detection for switch devices
US20120176178A1 (en) Switch circuit capable of preventing voltage spike, and control method and layout structure thereof
Richardeau et al. SiC MOSFETs soft and hard failure modes: functional analysis and structural characterization
TWI467193B (zh) 測試裝置
CN112363037B (zh) 场效应晶体管极限性能验证电路、系统及方法
JP2009261020A (ja) 半導体装置
JP2014187543A (ja) 半導体装置
JP2010278258A (ja) 高耐圧半導体装置及びそれを用いた電流制御装置
US11879930B2 (en) Test circuit and testing method
JP2010175509A (ja) 逆バイアス安全動作領域測定装置
JP2013092534A (ja) 半導体試験装置
JP3666475B2 (ja) アクティブクランプ回路
US11515868B2 (en) Electronic circuit and semiconductor module
CN102565575B (zh) 测试装置
JP2016046092A (ja) 電流遮断装置
JP2005175054A (ja) 半導体装置及びその製造方法
JP7320910B2 (ja) 半導体装置およびその制御方法
JP2014048223A (ja) 半導体素子試験装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees