JP3666475B2 - アクティブクランプ回路 - Google Patents
アクティブクランプ回路 Download PDFInfo
- Publication number
- JP3666475B2 JP3666475B2 JP2002184960A JP2002184960A JP3666475B2 JP 3666475 B2 JP3666475 B2 JP 3666475B2 JP 2002184960 A JP2002184960 A JP 2002184960A JP 2002184960 A JP2002184960 A JP 2002184960A JP 3666475 B2 JP3666475 B2 JP 3666475B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- collector
- region
- emitter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
本発明は、大電流、大電圧の半導体スイッチング素子に適したアクティブクランプ回路に関する。
【0002】
【従来の技術】
従来より用いられているアクティブクランプ回路として、例えば、特開平11−55937号公報(以下、従来例という)に記載されているものが知られている。図8は、該従来例に記載されているアクティブクランプ回路の構成を示す回路図であり、同図では、バイポーラトランジスタ(以下、トランジスタという)のアクティブクランプ回路を示している。
【0003】
同図において、電源の遮断等の異常時に、誘導負荷や寄生の誘導負荷成分による逆起電圧等によって、トランジスタ301のコレクタ、エミッタ端子間に過電圧が印加されると、トランジスタ301のベース、コレクタ端子間に接続されたツェナダイオード304が逆導通してトランジスタ301のベース端子へ電流が供給される。
【0004】
この電流がベース電流となり、トランジスタ301がオンして、コレクタ、エミッタ端子間に電流が流れる。コレクタ、エミッタ端子間に電流が流れることによって、コレクタ、エミッタ端子間に印加された過電圧のエネルギーをトランジスタ301で吸収(消費)させることができ、その結果、過電圧によるトランジスタ301の破壊を防止することができる。
【0005】
【発明が解決しようとする課題】
しかしながら、上記した従来の技術を、大電流大電圧のスイッチングを行う電流駆動型半導体スイッチング素子に適用することを考えた場合、同様のアクティブクランプを実現させるためには、以下のような問題が生じる。
【0006】
即ち、スイッチング素子のコレクタ、エミッタ端子間に過電圧が印加された場合に、スイッチング素子のコレクタ端子からエミッタ端子へ電流を流して過電圧のエネルギーを吸収するには、コレクタ、エミッタ端子間に流れる電流の値を、電流増幅率hFEで除算した分のベース電流が必要となる。例えば、数100アンペア、数100ボルトの電力系統のスイッチング用として使用されるスイッチング素子で、例えば、hFEを100と仮定すると、ベース電流としては数アンペアが必要となる。
【0007】
また、コレクタ、エミッタ端子間に印加される過電圧としては、数100ボルト以上の値が想定される。そこで、従来の技術を適用した場合には、そのベース電流はツェナダイオードを通して供給され、また、この時ツェナダイオードのアノード、カソード端子間には高電圧(上記過電圧)が印加されているため、ツェナダイオードに加えられる電力は数100ワット程度の大きな値になり、ツェナダイオードでの発熱が大きく、ツェナダイオードが熱的に破壊してしまうという問題が発生する。
【0008】
従って、大電流大電圧のスイッチングを行う電流駆動型半導体スイッチング素子に対してこのような従来の技術のアクティブクランプ回路を実現することは難しい。
【0009】
本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、スイッチング素子のコレクタ、エミッタ端子間に過電圧が印加された場合において、該過電圧によるエネルギーを吸収し、且つ、ツェナダイオードの破損を防止することのできるアクティブクランプ回路を提供することにある。
【0010】
【課題を解決するための手段】
上記目的を達成するため、本発明は、電流制御型半導体からなるスイッチング素子と、前記スイッチング素子をオンとするオン手段と、前記スイッチング素子をオフとするオフ手段と、前記オフ手段と前記スイッチング素子のコレクタ端子との間に接続されるツェナダイオードと、を具備したアクティブクランプ回路において、前記ツェナダイオードは、前記スイッチング素子のコレクタ、エミッタ端子間に印加された過電圧を検出し、更に、該ツェナダイオードのツェナ耐圧は、前記スイッチング素子のベース端子開放時のコレクタ、エミッタ端子間耐圧より高く、且つ、前記スイッチング素子のベース、エミッタ端子間短絡時のコレクタ、エミッタ端子間耐圧よりも低く設定され、前記スイッチング素子がオフとされているときに、前記ツェナダイオードが前記過電圧を検出した際に、前記スイッチング素子のベース端子を開放し、前記スイッチング素子のコレクタ、エミッタ端子間にブレイクダウン電流を流して、前記過電圧のエネルギーを前記スイッチング素子にて吸収することを特徴とする。
【0011】
【発明の効果】
本発明に係るアクティブクランプ回路では、ツェナダイオードにて過電圧の発生が検出された際には、オフ手段の動作を停止させることにより、スイッチング素子のコレクタ、エミッタ間に電流を流し、過電圧のエネルギーをスイッチング素子にて吸収(消費)させるように制御する。従って、過電圧によるエネルギーを確実に吸収させることができ、スイッチング素子を保護することができる。
【0012】
また、この際ツェナダイオードには、過電流が流れないので、ツェナダイオードダイオードが熱的に破損するという問題を回避することができる。
【0013】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図1は、本発明の第1の実施形態に係るアクティブクランプ回路の構成を示すブロック図である。
【0014】
同図に示すように、このアクティブクランプ回路は、誘導負荷102を駆動するトランジスタ(スイッチング素子)101のローサイドスイッチ(グランド側に設けられたスイッチ)の回路構成を示している。
【0015】
トランジスタ101のベース端子は、該トランジスタ101をオンとするオン手段110、及び該トランジスタ101をオフとするオフ手段120と接続されている。
【0016】
オン手段110は、駆動信号発生器105(以下、コントローラという)からの信号を受けて、ベース電流供給用電源104からトランジスタ101のベース端子への電流の供給を実行、及び停止する。
【0017】
また、オフ手段120は、コントローラ105からの信号を受けて、トランジスタ101のベース端子をエミッタ端子と短絡させる動作を実行、及び停止する。ツェナダイオード106は、トランジスタ101のエミッタ、コレクタ端子間に発生する過電圧を検出するためのものである。
【0018】
該ツェナダイオード106のアノード端子は、オン手段110、及びオフ手段120の双方に接続されている。また、ツェナダイオード106のカソード端子は、トランジスタ101のコレクタ端子に接続されている。
【0019】
図2は、図1に示したオン手段110、及びオフ手段120のそれぞれのブロックを、具体的な回路素子で置き換えて示した回路図である。
【0020】
同図に示すように、オン手段110は、2つのMOSFET111,112と、抵抗113と、制御用電源114と、を具備している。また、オフ手段120は、2つのMOSFET121,122と、2つの抵抗123,124と、を具備している。
【0021】
次に、本実施形態の動作について説明する。コントローラ105からトランジスタ101をオンとするためのオン信号が出力されると、MOSFET111がオンとなり、ベース電流供給用電源104からトランジスタ101のベース端子に電流が供給される。
【0022】
これにより、トランジスタ101がオンとなり、電源103から誘導負荷102を経由して、トランジスタ101のコレクタ、エミッタ端子間に電流が流れ、誘導負荷102が動作する。
【0023】
他方、コントローラ105からトランジスタ101をオフとするためのオフ信号が出力されると、MOSFET121がオンとなり、トランジスタ101のベース端子がエミッタ端子と短絡される。その結果、トランジスタ 101がオフとなり、誘導負荷102の動作が停止する。
【0024】
ここで、コントローラ105から出力されるオン信号、及びオフ信号は、オン手段110とオフ手段120とを同時に動作させないように、設定されている。
【0025】
いま、電源103が遮断される等の異常が発生し、トランジスタ101がオフとなっているときに、コレクタ、エミッタ端子間に過電圧が印加されると、ツェナダイオード106が逆導通して、MOSFET122(第1のスイッチ)がオンとなる。すると、MOSFET121がオフとなり、オフ手段120の動作が停止する。
【0026】
これと同時に、MOSFET112(第2のスイッチ)がオンとなり、MOSFET111がオンとなって、トランジスタ101のベース端子にベース電流供給用電源104からベース電流が供給される。これにより、トランジスタ101がオンとなり、コレクタ、エミッタ端子間に電流が流れる。
【0027】
即ち、トランジスタ101がオフとなっているときに、該トランジスタ101のコレクタ端子に過電圧が印加された際には、動作状態にあったオフ手段120の動作が停止し、停止状態にあったオン手段110が動作を開始し、トランジスタ101がオンとなって、トランジスタ101のコレクタ、エミッタ端子間に電流が流れる。これにより、過電圧のエネルギーをトランジスタ101で吸収することができ、アクティブクランプ動作を実現する。
【0028】
また、本実施形態においては、トランジスタ101のコレクタ、エミッタ端子間に過電圧が印加された場合、ツェナダイオード106に流れる電流は、MOSFET112及びMOSFET122のゲートを充電するための過渡的な電流が流れるだけであり、トランジスタ101をオンとするためのベース電流を流すわけではない。
【0029】
従って、ツェナダイオード106に流れる電流は小さく、ツェナダイオード106の発熱によって該ツェナダイオード106が破壊するというトラブルを回避することができる。
【0030】
このときのクランプ電圧は、ツェナダイオード106のツェナ電圧Vzで決定され、クランプ電圧をトランジスタ101のベース、エミッタ端子間短絡時のコレクタ、エミッタ端子間耐圧BVces以下の範囲で任意に決定することができる。
【0031】
なお、本実施形態では、スイッチング素子としてバイポーラトランジスタ101を用いる例について説明したが、本発明はこれに限定されるものではなく、電流制御型半導体からなるその他のスイッチング素子についても適用することができる。
【0032】
次に、本発明の第2の実施形態について説明する。図3は、本発明の第2の実施形態に係るアクティブクランプ回路の構成を示すブロック図である。
【0033】
同図に示すように、このアクティブクランプ回路は、前述した第1の実施形態と同様に、誘導負荷202を駆動するトランジスタ(スイッチング素子)201のローサイドスイッチ(グランド側に設けられたスイッチ)の回路構成を示している。
【0034】
トランジスタ201のベース端子は、該トランジスタ201をオンとするためのオン手段210と、オフとするためのオフ手段220と、の双方に接続されている。
【0035】
オン手段210は、駆動信号発生器(コントローラ)205からの信号を受けて、ベース電流供給用電源204からトランジスタ201のベース端子への電流の供給を実行、及び停止する。
【0036】
オフ手段220は、コントローラ205からの信号を受けて、トランジスタ201のベース端子をエミッタ端子と短絡させる動作を実行、及び停止する。
【0037】
ツェナダイオード206は、トランジスタ201のエミッタ、コレクタ端子間に発生する過電圧を検出する。該ツェナダイオード206のアノード端子は、オフ手段220と接続されており、オン手段210には接続されていない。また、ツェナダイオード206のカソード端子は、トランジスタ201のコレクタに接続されている。
【0038】
図4は、図3に示したオン手段210、及びオフ手段220の、具体的な構成を示した回路図であり、同図に示すように、オン手段210は、MOSFET211から構成されている。また、オフ手段220は、2つのMOSFET221,222と、2つの抵抗223,224と、を具備している。
【0039】
次に、上述のように構成された本実施形態の動作について説明する。コントローラ205からオン信号が出力されると、MOSFET211がオンとなり、ベース電流供給用電源204からトランジスタ201のベース端子に電流が供給される。これにより、トランジスタ201がオンとなり、電源203から誘導負荷202を経由してトランジスタ201のコレクタ、エミッタ端子間に電流が流れ、誘導負荷202が動作する。
【0040】
また、コントローラ205からオフ信号が出力されると、MOSFET221がオンとなり、トランジスタ201のベース端子がエミッタ端子に短絡され、該トランジスタ201がオフとなる。ここで、第1の実施形態と同様に、コントローラ205から出力されるオン信号、及びオフ信号は、オン手段210と、オフ手段220とを同時に動作させないように設定された信号である。
【0041】
いま、トランジスタ201がオフとされているときに、トランジスタ201のコレクタ、エミッタ端子間に過電圧が印加されると、ツェナダイオード206が逆導通してMOSFET222(第3のスイッチ)がオンとなる。すると、MOSFET221がオフとなり、オフ手段220の動作が停止される。この際、オン手段210は停止したままである。
【0042】
これにより、トランジスタ201のベース端子は、開放状態となっている。過電圧がトランジスタ201のベース端子開放時の、コレクタ、エミッタ端子間耐圧BVceoの値よりも大きい場合には、トランジスタ201のコレクタ、エミッタ端子間にブレイクダウン電流Iceoが流れる。この電流が流れることによって、過電圧のエネルギーをトランジスタ201で吸収して、アクティブクランプが実現される。
【0043】
即ち、本実施形態においては、トランジスタ201がオフしているときに、該トランジスタのコレクタ、エミッタ端子間に過電圧が印加された際、動作状態にあるオフ手段220の動作が停止し、ベース端子が開放の状態でトランジスタ201がブレイクダウンする。そして、トランジスタ201のコレクタ、エミッタ端子間にブレイクダウン電流が流れることにより、過電圧のエネルギーをトランジスタ201で吸収して、アクティブクランプ動作を実現する。
【0044】
トランジスタ201のコレクタ、エミッタ端子間に過電圧が印加された際には、ツェナダイオード206に流れる電流は、MOSFET222のゲートを充電するための過渡的な電流が流れるだけであり、トランジスタ201をオンとするためのベース電流を流すわけではない。従って、ツェナダイオード206に流れる電流は小さく、ツェナダイオード206での発熱が抑制され、該ツェナダイオード206の熱的破壊を防止することができる。
【0045】
ここで、図5にトランジスタの耐圧特性とツェナダイオード206の逆方向特性のIV(電流、電圧)特性の概略図を示す。この実施形態においては、ツェナダイオード206のツェナ電圧Vzは、トランジスタ201のBVceoの値よりも大きく、BVcesよりも小さい範囲で設定する。
【0046】
この範囲でのVzの設定であれば、過電圧印加時に、ツェナダイオード206が逆導通され、トランジスタ201のコレクタ、エミッタ端子間にBVceoの電圧が印加されて、アクティブクランプが実現される。ここで、アクティブクランプとは、過電圧によるスイッチング素子の破壊を防止するためのものであり、素子を破壊にもたらす過電圧の大きさはBVces以上であると考えることができるため、ツェナダイオード206のツェナ電圧Vzが上記範囲に限定されることは通常問題にはならないと考えられる。
【0047】
また、本実施形態においては、トランジスタのBVceoは、BVcesよりも低くなっているということを利用している。また、トランジスタのコレクタ、エミッタ端子間がBVcesでブレイクダウンすると、素子中の局所的な部分(例えば、ガードリング部)に電界が集中し、その部分で破壊に至ってしまうが、BVceoでのブレイクダウンでは、素子中の広範囲で電界がかかるため、BVcesでのブレイクダウンと比較して破壊しにくいという利点がある。
【0048】
ここで、バイポーラトランジスタは、その構造によってはBVceoでのブレイクダウン時に、二次降伏が起こる可能性があり、BVceoが不安定領域にある。そのため、BVceoでのブレイクダウンによってコレクタ、エミッタ端子間に電流を流すという手法の積極的な使用が好適とならない場合がある。以下に示す第3の実施形態では、この問題を解決している。
【0049】
以下、本発明の第3の実施形態について説明する。図6、及び図7は、本発明の第3の実施形態に係るアクティブクランプ回路の構成を示すブロック図、及び具体的な回路図である。
【0050】
本実施形態は、前述した第2の実施形態の図3,図4に示したバイポーラトランジスタ201を、GTBT207に置き換えた構成となっている。
【0051】
GTBT207としては、例えば、特開平6−252408号公報に記載されたものを用いることができる。即ち、GTBT207は、コレクタ領域となるn型(一導電型)の半導体基体の一主面に接して、n型のエミッタ領域を有し、この一主面に接してエミッタ領域を挟み込むように配置された溝を有している。更に、この溝の内部には絶縁膜によってコレクタ領域と絶縁され、且つ、エミッタ領域と同電位に保たれた固定電位絶縁電極を有し、固定電位絶縁電極は、前記絶縁膜を介して隣接するコレクタ領域に空乏領域を形成するような仕事関数の導電性材料から成る。
【0052】
更に、エミッタ領域に接するコレクタ領域の一部であって、固定電位絶縁電極によって挟み込まれたチャネル領域を有し、このチャネル領域には固定電位絶縁電極の周囲に形成された空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁が形成されている。また、固定電位絶縁電極を取り囲む絶縁膜の界面に少数キャリアを導入して反転層を形成し、固定電位絶縁電極からコレクタ領域への電界を遮蔽してチャネル領域に形成されたポテンシャル障壁を減少、或いは消滅させてチャネルを開くべく、一主面、絶縁膜、及びコレクタ領域に接して、エミッタ領域には接しない、p型(反対導電型)のベース領域を有する半導体装置として構成されている。
【0053】
そして、GTBT207は、主電流経路であるコレクタ、エミッタ領域間にはpn接合が存在しないので、BVceoでのブレイクダウン時においても二次降伏が起こらない。従って、BVceoが安定な領域に存在することから、前述した第2の実施形態に示した手法を積極的に使用することが可能である。
【0054】
なお、上述した各実施形態の説明では、ローサイドスイッチの構成について説明したが、本発明は、これに限定するものではなく、ハイサイドスイッチ、ハーフブリッジ構成、Hブリッジ構成、インバータ構成等、スイッチング素子の取り得るさまざまな回路構成において適用可能である。また電流制御型スイッチング素子としては、主にバイポーラトランジスタを使用する例について説明したが、これについても、本発明はバイポーラトランジスタに限定するものではなく、GTBT等の、他の電流制御型スイッチング素子について適用することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るアクティブクランプ回路の構成を示すブロック図である。
【図2】図1に示したアクティブクランプ回路の、オン手段、オフ手段の具体的な構成を示す回路図である。
【図3】本発明の第2の実施形態に係るアクティブクランプ回路の構成を示すブロック図である。
【図4】図3に示したアクティブクランプ回路の、オン手段、オフ手段の具体的な構成を示す回路図である。
【図5】BVceo、BVces、及びVzの関係を示す特性図である。
【図6】本発明の第3の実施形態に係るアクティブクランプ回路の構成を示すブロック図である。
【図7】図6に示したアクティブクランプ回路の、オン手段、オフ手段の具体的な構成を示す回路図である。
【図8】アクティブクランプ回路の従来例を示す回路図である。
【符号の説明】
101,201,301 バイポーラトランジスタ
102,202,302 誘導負荷
103,203,303 電源(負荷駆動用)
104,204 ベース電流供給用電源
105,205,305 駆動信号発生器(コントローラ)
106,206,304 ツェナダイオード
110,210 オン手段
111,112,121,122,211,221,222 MOSFET
113,123,124,223,224 抵抗
114 電源(制御用)
120,220 オフ手段
207 GTBT
Claims (3)
- 電流制御型半導体からなるスイッチング素子と、
前記スイッチング素子をオンとするオン手段と、
前記スイッチング素子をオフとするオフ手段と、
前記オフ手段と前記スイッチング素子のコレクタ端子との間に接続されるツェナダイオードと、を具備したアクティブクランプ回路において、
前記ツェナダイオードは、前記スイッチング素子のコレクタ、エミッタ端子間に印加された過電圧を検出し、更に、該ツェナダイオードのツェナ耐圧は、前記スイッチング素子のベース端子開放時のコレクタ、エミッタ端子間耐圧より高く、且つ、前記スイッチング素子のベース、エミッタ端子間短絡時のコレクタ、エミッタ端子間耐圧よりも低く設定され、
前記スイッチング素子がオフとされているときに、前記ツェナダイオードが前記過電圧を検出した際に、前記スイッチング素子のベース端子を開放し、前記スイッチング素子のコレクタ、エミッタ端子間にブレイクダウン電流を流して、前記過電圧のエネルギーを前記スイッチング素子にて吸収することを特徴とするアクティブクランプ回路。 - 前記オフ手段は、前記スイッチング素子がオフ状態で、且つ、前記ツェナダイオードが過電圧を検出した際にオンとなって、前記スイッチング素子のオフを停止させる第3のスイッチを有することを特徴とする請求項1に記載のアクティブクランプ回路。
- 前記スイッチング素子は、
コレクタ領域である一導電型の半導体基体の一主面に接して、同一導電型のエミッタ領域を有し、前記一主面に接して前記エミッタ領域を挟み込むように配置された溝を有し、前記溝の内部には絶縁膜によって前記コレクタ領域と絶縁され、且つ、前記エミッタ領域と同電位に保たれた固定電位絶縁電極を有し、前記固定電位絶縁電極は、前記絶縁膜を介して隣接する前記コレクタ領域に空乏領域を形成するような仕事関数の導電性材料から成り、
前記エミッタ領域に接する前記コレクタ領域の一部であって、前記固定電位絶縁電極によって挟み込まれたチャネル領域を有し、前記チャネル領域には前記固定電位絶縁電極の周囲に形成された前記空乏領域によって多数キャリアの移動を阻止するポテンシャル障壁が形成されていて、更に、前記固定電位絶縁電極を取り囲む前記絶縁膜の界面に少数キャリアを導入して反転層を形成し、前記固定電位絶縁電極から前記コレクタ領域への電界を遮蔽して前記チャネル領域に形成されたポテンシャル障壁を減少、もしくは消滅させてチャネルを開くべく、前記一主面、ならびに前記絶縁膜、ならびに前記コレクタ領域に接して、前記エミッタ領域には接しない、反対導電型のベース領域を有する半導体装置で構成されることを特徴とする請求項1または請求項2のいずれかに記載のアクティブクランプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002184960A JP3666475B2 (ja) | 2002-06-25 | 2002-06-25 | アクティブクランプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002184960A JP3666475B2 (ja) | 2002-06-25 | 2002-06-25 | アクティブクランプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004032893A JP2004032893A (ja) | 2004-01-29 |
JP3666475B2 true JP3666475B2 (ja) | 2005-06-29 |
Family
ID=31180744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002184960A Expired - Fee Related JP3666475B2 (ja) | 2002-06-25 | 2002-06-25 | アクティブクランプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3666475B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4866672B2 (ja) * | 2006-07-27 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 負荷駆動回路 |
EP2501042B1 (de) * | 2011-03-16 | 2013-12-18 | CT-Concept Holding GmbH | Ansteuerschaltung und Verfahren zur Ansteuerung eines Leistungshalbleiterschalters |
JP5682269B2 (ja) * | 2010-12-06 | 2015-03-11 | サンケン電気株式会社 | ゲート駆動回路及び半導体装置 |
JP5772308B2 (ja) * | 2011-07-05 | 2015-09-02 | サンケン電気株式会社 | スイッチング素子の保護回路 |
JP2013026838A (ja) | 2011-07-21 | 2013-02-04 | Toshiba Corp | アクティブクランプ回路 |
JP6203097B2 (ja) | 2014-03-20 | 2017-09-27 | 株式会社東芝 | 半導体装置 |
TWI722975B (zh) | 2020-11-23 | 2021-03-21 | 湛積股份有限公司 | 可控制主動箝位功能之開關電路 |
-
2002
- 2002-06-25 JP JP2002184960A patent/JP3666475B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004032893A (ja) | 2004-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3243902B2 (ja) | 半導体装置 | |
US7576964B2 (en) | Overvoltage protection circuit of output MOS transistor | |
JP5171776B2 (ja) | 半導体装置、及びそれを用いた電力変換装置 | |
JP2020053466A (ja) | 半導体装置 | |
US8017996B2 (en) | Semiconductor device, and energy transmission device using the same | |
JP2020120129A (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP3666475B2 (ja) | アクティブクランプ回路 | |
JP2572210B2 (ja) | 縦型パワ−mos電界効果型半導体装置 | |
US5923055A (en) | Controllable semiconductor component | |
US5701018A (en) | Semiconductor device having parallel connection of an insulated gate bipolar transistor and a diode | |
JP2003229572A (ja) | 半導体装置 | |
US6856520B2 (en) | Double sided IGBT phase leg architecture and clocking method for reduced turn on loss | |
JP4853928B2 (ja) | 炭化ケイ素静電誘導トランジスタの制御装置及び制御方法 | |
JP3695249B2 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
EP0691687A2 (en) | Vertical MOS semiconductor device | |
JP3182848B2 (ja) | 半導体装置 | |
CN113169226B (zh) | 半导体装置 | |
US10833574B2 (en) | Switching element control device | |
JP3248383B2 (ja) | 半導体装置 | |
JP3146650B2 (ja) | パワー集積回路 | |
JP3755231B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2797890B2 (ja) | 複合半導体装置 | |
US20040178420A1 (en) | Complex semiconductor device and electric power conversion apparatus using it | |
JPH06188410A (ja) | 半導体装置 | |
EP1075029A1 (en) | Composite semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |