KR20010110157A - 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 - Google Patents

모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 Download PDF

Info

Publication number
KR20010110157A
KR20010110157A KR1020010030415A KR20010030415A KR20010110157A KR 20010110157 A KR20010110157 A KR 20010110157A KR 1020010030415 A KR1020010030415 A KR 1020010030415A KR 20010030415 A KR20010030415 A KR 20010030415A KR 20010110157 A KR20010110157 A KR 20010110157A
Authority
KR
South Korea
Prior art keywords
resistor
integrated circuit
pad
circuit chip
measuring
Prior art date
Application number
KR1020010030415A
Other languages
English (en)
Other versions
KR100396344B1 (ko
Inventor
이노우에이타루
Original Assignee
니시가키 코지
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시가키 코지, 닛뽄덴끼 가부시끼가이샤 filed Critical 니시가키 코지
Publication of KR20010110157A publication Critical patent/KR20010110157A/ko
Application granted granted Critical
Publication of KR100396344B1 publication Critical patent/KR100396344B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

실제 회로를 형성하는데 사용되는 것과 동일한 제조 단계를 통해 집적 회로 칩상에 형성되는 모니터용 저항 소자는 집적 회로 칩상에 형성된 단자 패드인 전원 패드(3 내지 6)에 접속된 복수개의 저항기(1 및 2)를 포함한다.
집적 회로 칩상에 형성된 저항기의 상대적 정밀도(1 및 2)의 측정 방법은 저항기(1 및 2)의 상대적 정밀도의 측정을 수행할 때, 저항기(1 및 2)에 접속되어 있고 집적 회로 칩상에 형성된 단자 패드인 전원 패드(3 내지 6)를 측정 패드로서 사용하여 저항기의 상대적 정밀도를 수행하는 단계를 포함한다.

Description

모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정 방법{MONITORING RESISTOR ELEMENT AND MEASURING METHOD OF RELATIVE PRECISENESS OF RESISTOR ELEMENTS}
발명의 배경
발명의 분야
본 발명은 반도체 집적 회로를 모니터하기 위한 모니터용 저항 소자 및 반도체 집적 회로 소자의 저항기의 상대적 정밀도의 측정 방법에 관한 것이다.
종래의 기술
반도체 집적 회로의 특성에 실제적으로 영향을 미치는 저항 소자의 상대적 정밀도의 측정에 있어서, 정확하고 유효하게 측정을 행하는 것은 중요한 요소 중 하나이다.
상기 사실을 고려하여, 복수개의 저항기는 집적 회로칩의 실제 회로를 형성하는데 사용되는 것과 동일한 제조 단계를 통해 반도체 회로 웨이퍼에 포함된 각각의 반도체 집적 회로 칩상에 형성되어 있는 것이 일반적이다. 또한, 집적 회로 칩상에 형성된 측정 패드는 각각의 저항 소자의 대향 단부에 접속되어 있다. 저항기의 상대적 정밀도는 테스트 장치의 프로브를 각각의 측정 패드에 직접 접촉시켜 저항기의 저항값을 측정함으로써 측정된다.
예를 들어, 일본 특개평 No. 5-157780호 공보는 종래의 모니터용 저항 소자및 저항기의 상대적 정밀도의 측정 방법을 개시한다. 도 1에 도시된 바와 같이, 종래의 모니터용 저항 소자는 집적 회로 칩의 실제 회로를 형성하는데 사용되는 것과 동일한 제조 단계를 통해 반도체 집적 회로 웨이퍼에 포함된 각각의 집적 회로 칩 상에 형성된 제 1의 저항기(1) 및 제 2의 저항기(2)를 포함한다. 제 1의 측정 패드(21) 및 제 2의 측정 패드(22)는 제 1의 저항기(1) 및 제 2의 저항기(2)의 하나의 단부에 각각 접속하고, 제 1의 및 제 2의 저항기(1 및 2)의 다른 단부는 제 3의 측정 패드(23)에 접속된 금속 배선(24)에 의해 서로 단락된다. 금속 배선(24)과 제 1의 저항기(1) 및 제 2의 저항기(2)의 하나의 단부 사이의 결선은 콘택트(7 및 9)에 의해 이루어지고, 제 1 및 제 2의 측정 패드(21 및 22)와 제 1 및 제 2의 저항기(1 및 2)의 하나의 단부 사이의 결선은 콘택트(8 및 10)를 통해 각각 이루어진다.
상술한 바와 같이 구성된 모니터용 저항 소자의 상대적 정밀도의 측정 방법을 설명하면, 측정 장치의 프로브를 제 1의 측정 패드(21), 제 2의 측정 패드(22), 및 제 3의 측정 패드(23)와 직접 접촉시킨다. 제 1의 저항기(1) 및 제 2의 저항기(2) 사이의 상대적 정밀도는 제 1의 측정 패드(21) 및 제 2의 측정 패드(22) 사이의 전압을 인가하고, 제 3의 측정 패드(23)에서 전압을 측정함으로써 측정된다.
제 1 내지 제 3의 측정 패드(21 내지 23)의 전압을 각각 v1 내지 v3이라고 하면, 제 1의 저항기(1)의 저항값(r1)과 제 2의 저항기(2)의 저항값(r2) 사이의 상대적 정밀도는 다음 공식에 의해 얻어진다.
상대적 정밀도 = r1/r2 = (v2-v3)/(v3-v1)
종래의 측정 저항 소자 및 상술된 저항기의 상대적 정밀도의 종래의 측정 방법에 있어서, 제 1 내지 제 3의 측정 패드(21 내지 23)는 측정용으로만 형성된다. 따라서, 저항기의 측정 조건은 복수개의 집적 회로 칩을 포함하는 반도체 집적 회로 웨이퍼에 제한된다. 집적 회로 칩이 반도체 집적 회로 웨이퍼로부터 잘려나가고 가공되어 집적 회로 칩 제품을 형성한 후, 각 집적 회로 칩 제품의 저항기의 상대적 정밀도의 측정은 불가능하다. 그 이유는 상기 측정 패드가 패키지 내에서 몰딩되고 외부 도선으로부터 분리되기 때문이다.
또한, 전원 및 신호용의 각 집적 회로 칩의 단자 패드로부터 복수개의 측정 패드(이 경우, 제 1 내지 제 3의 측청 패드(21 내지 23))를 각각 마련해야 하므로, 각 집적 회로 칩의 면적이 증가하는 문제가 있다.
본 발명의 목적은 복수개의 집적 회로 칩을 포함하는 반도체 집적 회로 웨이퍼 및 제품으로서의 각 집적 회로 칩에 대해서도 정확하고 유효하게 저항기의 상대적 정밀도를 측정할 수 있는 모니터용 저항 소자 및 저항기의 상대적 정밀도를 측정하는 방법을 마련하는 것이다.
본 발명의 또 다른 목적은 저항기의 상대적 정밀도의 측정으로 인한 집적 회로 칩 면적의 증가가 제한될 수 있고, 집적 회로 칩의 비용이 감소할 수 있는 모니터용 저항 소자 및 저항기의 상대적 정밀도를 측정하는 방법을 마련하는 것이다.
각 저항기의 단자부에 접속된 측정 패드 및 집적 회로 칩의 실제 회로를 형성하는데 사용되는 것과 동일한 제조 단계를 통해 집적 회로 칩상에 형성된 복수개의 저항 소자를 포함하는, 본 발명에 따른 모니터용 저항 소자는 측정 패드가 집적 회로 칩 상에 형성된 단자 패드인 것을 특징으로 한다.
본 모니터용 저항 소자는 단자 패드가 전원 패드인 것을 더 특징으로 한다. 또한, 본 모니터용 저항 소자는 집적 회로 칩의 모서리 영역에 형성된다.
본 발명은 더미 저항기가 모니터용 저항 소자의 양 측면 상에 형성되는 것을 더 특징으로 한다.
집적 회로 칩 상에 형성된 저항기의 상대적 정밀도의 측정 방법에 있어서, 본 방법은 집적 회로 칩 상에 형성되고, 측정 패드로서 저항기에 접속된 단자 패드를 사용하여 저항기의 상대적 정밀도를 측정하는 것을 특징으로 한다.
또한, 본 방법은 측정 패드로서 단자 패드인 전원 패드를 사용하여 저항기의 상대적 정밀도를 측정하는 것을 특징으로 한다.
또한, 본 방법은 반도체 집적 회로 웨이퍼에 포함된 각 집적 회로 칩 상에 형성된 저항기의 상대적 정밀도를 측정하는 것을 특징으로 한다.
본 방법은 제품으로서 집적 회로 칩 상에 형성된 저항기의 상대적 정밀도를 측정하는 것을 더 특징으로 한다.
본 발명에 따르면, 집적 회로 칩 상에 형성된 모니터용 저항 소자는 집적 회로 칩 상에 형성된 전원 패드에 접속된다. 집적 회로 칩 상에 형성된 저항기의 상대적 정밀도 측정이 행하여 지면, 단자 패드로서 집적 회로 칩 상에 형성된 전원 패드는 측정 패드로서 사용된다.
도 1은 종래 기술에 따른 모니터용 저항기를 도시하는 평면도.
도 2는 본 발명의 제 1의 실시예에 따른 모니터용 저항기를 도시하는 평면도.
도 3은 본 발명의 제 2의 실시예에 따른 모니터용 저항기를 도시하는 평면도.
도 4는 본 발명의 제 3의 실시예에 따른 모니터용 저항기를 도시하는 평면도.
도 5는 본 발명의 비교예로서의 모니터용 저항기를 도시하는 평면도.
도 6은 본 발명에 따른 모니터용 저항 소자의 상대적 정밀도 측정 방법을 설명하기 위한, 도 2에 도시된 모니터용 저항 소자의 등가 회로를 도시하는 도면.
♠도면의 주요 부호에 대한 부호의 설명♠
1 : 제 1의 저항기 2 : 제 2의 저항기
3 : 제 1의 전원 패드 4 : 제 2의 전원 패드
5 : 제 3의 전원 패드 6 : 제 4의 전원 패드
7 내지 10 : 콘택트 11 내지 15 : 금속 배선
100 : 집적 회로 칩 101 : 실제 회로 영역
도 2를 참조하면, 단자 패드인 전원 패드(제 1의 전원 패드(3), 제 2의 전원 패드(4), 제 3의 전원 패드(5), 및 제 4의 전원 패드(6)만 도 2에 도시) 및 역시 단자 패드인 신호 패드(2개의 신호 패드(15)만 도 2에 도시)는 반도체 집적 회로 웨이퍼에 포함된 하나의 집적 회로 칩(100)상에 형성되어 있다.
도 2에 도시된 바와 같이, 점선에 의해 나타난 실제 회로 영역(101)을 형성할 때 사용되는 것과 동일한 제조 단계를 통해 모니터용 저항 소자는 집적 회로 칩(100)의 모서리 영역에 형성된다. 즉, 모니터용 저항 소자는 실제 회로를 형성할 때 사용되는 것과 동일한 제조 단계를 통해 형성된 제 1의 저항기(1) 및 제 2의 저항기(2)를 포함한다. 모니터용 저항 소자는 제 1의 저항기의 한 단부와 제 1의 전원 패드(3) 사이에 접속하는 금속 배선(11) 및 제 1의 저항 소자(1)의 다른 단부와 제 2의 전원 패드(4) 사이에 접속하는 급속 배선(12)을 더 포함한다. 모니터용 저항 소자는 제 2의 저항기(2)의 한 단부와 제 3의 전원 패드(5) 사이에 접속하는 급속 배선(13) 및 제 2의 저항기(2)의 다른 단부와 제 4의 전원 패드(6) 사이에 접속하는 금속 배선(14)를 더 포함한다. 제 1의 저항기(1)의 대향 단부는 콘택트(7 및 8)을 통해 금속 배선(11) 및 금속 배선(12)에 각각 접속된다. 제 2의 저항기의 대향 단부는 콘택트(9 및 10)를 통해 금속 배선(13) 및 금속 배선(14)에 각각 접속된다. 이들 금속 배선 및 각각의 패드는 금속 재료를 사용하여 동시에 형성된다.
상술한 바와 같이 구성된 모니터용 저항 소자를 사용하여, 종래의 기술에서 저항기의 상대적 정밀도를 측정할 때만 사용된 측정 패드는 불필요해지므로, 상대적 정밀도 측정을 수행하기 위해 필요한 집적 회로 칩의 면적의 증가는 제한되고, 따라서, 집적 회로 칩의 비용은 감소될 수 있다.
제 1의 저항기(1) 및 제 2의 저항기(2)의 형태, 크기 및 배치는 집적 회로 칩의 내부에 형성된 실제 회로에 실제로 사용되고, 그 상대적 정밀도가 확인되는 저항기의 그것과 동일하지만, 그것에 제한되지는 않을 수 있다.
또한, 측정 패드의 수를 줄이기 위해서는, 도 5에 도시된 배치를 고려하는 편이 양호하다. 상기 배치는 집적 회로 칩의 실제 회로의 제조에 사용되는 것과 동일한 제조 단계를 통해 반도체 집적 회로 웨이퍼에 포함된 각각의 집적 회로 칩상에 형성된 모니터용 저항 소자를 포함하는 구성으로 되어있다. 즉, 실제 회로의 제조에 사용되는 것과 동일한 제조 단계를 통해 반도체 집적 회로 웨이퍼의 집적 회로 칩상에 형성된 제 1의 저항기(1) 및 제 2의 저항기(2)를 포함한다. 또한, 배치는 실제 회로의 제조에 사용하는 것과 동일한 제조 단계를 통해 형성된 스위치 회로(33)를 집적 회로 칩상에 제공되는 구성으로 되어있다. 또한, 상기 배치는 제 1의 측정 패드(31) 및 제 2의 측정 패드(32)를 포함하고, 제 1의 저항기(1)의 한 단부는 금속 배선(34)에 의해 스위치 회로(33)에 접속되는 구성으로 되어있다. 제 2의 저항기(2)의 한 단부는 금속 배선(36)에 의해 스위치 회로(33)에 접속된다. 제 1의 저항기(1)의 다른 단부와 제 2의 저항기(2)의 다른 단부 사이의 단락을 위한 금속 배선(35)은 제 2의 측정 패드(32)에 접속된다. 스위치 회로(33)는 금속 배선(37)에 의해 제 1의 측정 패드(31)에 접속된다. 제 1 및 제 2의 저항기(1 및 2)의 한 단부 및 금속 배선(34 및 36)은 콘택트(7 및 9)를 통해 전기적으로 접속된다. 제 1 및 제 2의 저항기(1 및 2)의 다른 단부 및 금속 배선(35)은 콘택트(8 및 10)를 통해 전기적으로 접속된다.
반도체 집적 회로 웨이퍼의 집적 회로 칩을 테스트함에 있어서, 테스트 장치의 프로브를 제 1 및 제 2의 측정 패드(31 및 32)에 직접 접촉하게 하고, 전압을 제 1 및 제 2의 측정 패드(31 및 32) 사이에 인가하고, 제 1 및 제 2의 저항기(1 및 2)의 상대적 정밀도는 테스트 장치로부터의 지시에 따라 스위치 회로(33)를 스위칭하는 동안, 제 1 및 제 2의 저항기(1 및 2)의 저항값을 측정함으로써 측정된다.
그러나, 상기 비교예에 있어서, 스위치 회로(33)는 일반적으로 MOS 트랜지스터로 구성되어 있고, 제 1 및 제 2의 저항기(1 및 2)의 저항값은 MOS 트랜지스터를 통해 측정된다. 따라서, MOS 트랜지스터의 저항(ON)도 측정되므로, 저항기의 측정 정밀도가 떨어질 수도 있다는 문제가 있다.
또한, 원래의 집적 회로 칩에는 불필요한 스위치 회로(33)와 제 1 및 제 2의 측정 패드(31 및 32)가 필요하게 되어, 집적 회로 칩의 면적이 증가한다.
그러나, 본 발명에 있어서는, 스위치 회로가 필요하지 않기 때문에, 저항기의 측정 정밀도가 저하되는 경우는 없다. 또한, 본 발명에 따르면, 각 집적 회로 칩의 패드 사이에 마련된 모니터용 저항 소자는 상대적 정밀도 측정 후 그대로 남기 때문에, 모니터용 저항 소자는 전원 패드 사이에 보호 회로로서 사용될 수 있다.
본 발명의 제 2의 실시예에 따른 모니터용 저항 소자는 도 3을 참조하여 설명한다. 제 1 및 제 2의 저항기(1 및 2)의 한 단부는 금속 배선(11 및 13)을 통해 제 1 및 제 3의 전원 패드(3 및 5)에 접속되고, 제 1 및 제 2의 저항기(1 및 2)의 다른 단부는 금속 배선(12 및 14)을 통해 제 2 및 제 4의 전원 패드(4 및 6)에 각각 접속되는 도 2에 도시된 제 1의 실시예와 반대로, 본 실시예의 모니터용 저항 소자는 도 3에 도시된 바와 같이, 금속 배선(16)을 통해 제 2의 전원 패드(4)에 공통적으로 접속된 한 단부를 갖는 제 1 및 제 2의 저항기(1 및 2)를 포함한다.
따라서, 제 1의 실시예의 전원 패드의 수는 측정될 저항기의 두 배, 즉, 저항기의 단자의 수이지만, 제 2의 실시예에서의 전원 패드의 수는 저항기의 한 단부를 공통으로 접속하기 때문에 저항기의 수에 하나만 증가된다.
도 4는 본 발명의 제 3의 실시예에 따른 모니터용 저항 소자를 도시하는 평면도이다. 저항기의 상대적 정밀도를 향상시키기 위해, 집적 회로 칩 내의 저항기의 실제 배치에 따라 복수개의 저항기의 양 측면 상에 더미 레지스터를 배열한다. 본 발명의 제 3의 실시예는 이런 더미 레지스터를 사용한다. 제 3의 실시예에 있어서, 더미 레지스터(17)는 제 1의 저항기(1)에 인접하게 배열되고, 더미 레지스터(18)는 제 2의 저항기(2)에 인접하게 배열된다.
이런 방법으로 집적 회로 칩 내에 저항기의 실제 배치에 대해 모니터 용 저항 소자의 저항기를 적합하게 배치시킴으로써, 집적 회로 칩 내에 사용되는 저항기의 상대적 정밀도를 확실하게 모니터 할 수 있게 한다.
또한, 상술된 모니터용 저항 소자의 제 3의 실시예에 있어서, 2개의 저항기, 즉, 제 1 및 제 2의 저항기(1 및 2)는 집적 회로 칩(100)상에 형성된다. 그러나,모니터용 저항 소자의 저항기의 수는 집적 회로 칩 내의 저항기의 실제 배치에 따라 3개 이상일수도 있다.
또한, 상술된 모니터용 저항 소자의 제 3의 실시예에 있어서, 모니터용 저항 소자가 상부에 형성된 집적 회로 칩은 반도체 집적 회로 웨이퍼에 포함된 집적 회로 칩 중 하나이다. 그러나, 모니터용 저항 소자가 형성된 집적 회로 칩은 종래의 기술을 사용하여 조립된 각각의 제품 상태이어도 양호하다.
도 2 내지 도 4에 도시된 실시예로부터 자명하듯이, 전원 및 신호용 단자 패드의 열은 모서리 부분을 제외한 각 집적 회로 칩의 주변 영역에 형성되므로, 단자 패드가 형성되지 않은 모서리 부분 중 하나에 모니터용 저항 소자를 형성하는 것이 가능하다. 상기 구성에서, 집적 회로 칩의 면적은 증가하지 않는다.
이하, 본 발명에 따른 저항기의 상대적 정밀도를 측정하는 방법을 모니터용 저항 소자의 제 1의 실시예를 도시하는 도 2를 참조하여 상세히 설명한다.
우선, 도 2에 도시된 바와 같이, 제 1의 저항기(1) 및 제 2의 저항기(2)는 반도체 집적 회로 웨이퍼에 포함된 하나의 집적 회로 칩상에 형성되고,
제 1 및 제 2의 저항기(1 및 2)의 한 단부는 금속 배선(11 및 13)을 통해 제 1 및 제 3의 전원 패드(3 및 5)에 각각 접속되고, 제 1 및 제 2의 저항기(1 및 2)의 다른 단부는 금속 배선(12 및 14)을 통해 제 2 및 제 4의 전원 패드(4 및 6)에 각각 접속된다.
제 1의 실시예에 따라, 저항기의 상대적 정밀도 측정의 방법은 반도체 집적 회로 웨이퍼에 포함된 집적 회로 칩을 테스트하기 위한 테스트 장치를 활용한다.테스트 장치의 프로브는 제 1 내지 제 4의 전원 패드(3 내지 6)에 각각 집적 접촉하게 한다.
전압은 제 1 및 제 2의 전원 패드(3 및 4) 사이에 인가되고, 제 1의 저항기(1)를 통해 흐르는 전류가 측정된다. 마찬가지로, 제 2의 저항기(2)를 통해 흐르는 전류는 제 3 및 제 4의 전원 패드(5 및 6) 사이에 전압을 인가하여 측정된다. 제 1 및 제 2의 저항기(1 및 2)의 상대적 정밀도는 전원 패드 사이에 인가된 전압값과 각각의 저항기를 통해 흐르는 전류의 측정값을 기초로 하여 계산된다.
보다 상세하게는, 제 2의 전원 패드(4)에 인가된 전압은 0V에 고정되고, 제 1의 전원 패드(3)에 전압을 인가하여 제 1의 저항기(1)를 통해 흐르는 전류를 측정한다. 또는, 제 1의 전원 패드(3)에 인가된 전압을 0V로 고정하는 경우, 제 4의 전원 패드(6)에 전압을 인가하여 제 2의 저항기(2)를 통해 흐르는 전류를 측정할 수 있다.
제 1의 저항기(1)의 측정과 마찬가지로, 제 4의 전원 패드(6)에 인가된 전압이 0V로 고정되고, 제 3의 전원 패드(5)에 전압을 인가하여 제 2의 저항기(2)를 통해 흐르는 전류를 측정한다. 또는 제 3의 전원 패드(5)에 인가된 전압을 0V로 고정하는 경우, 제 4의 전원 패드(6)에 전압을 인가하여 제 2의 저항기(2)를 통해 흐르는 전류를 측정할 수 있다.
제 1 및 제 2의 저항기(1 및 2)의 저항값을 각각 R1 및 R2, 제 1의 전원 패드(3)나 제 2의 전원(4)에 인가된 전압값을 V1, 제 1의 저항기를 통해 흐르는 전류값을 I1, 제 3의 전원 패드(3)이나 제 4의 전원 패드(6)에 인가된 전압값을 V2,및, 제 2의 저항기(2)를 통해 흐르는 전류값을 I2로 표시하면, 제 1 및 제 2의 저항기(1 및 2)의 상대적 정밀도는 다음과 같은 공식에 의해 얻어 질 수 있다.
상대적 정밀도 = R1/R2 = (V1*I2)/(V2*I1)
예로서, 설계상으로 동일한 저항값인 저항값(R1 및 R2)을 갖는 두개의 저항기의 상대적 정밀도가 전원(60)의 출력 전압으로서 D.C. 5V를 사용하여 측정되는 경우를 도 2에 도시된 모니터용 저항 소자의 등가 회로인 도 6을 참조하여 설명한다. 제 2 및 제 4의 전원 패드(4 및 6)를 접지할 때, 5V의 D.C. 전압은 제 1 및 제 2의 전원 패드(3 및 5)에 인가되고, 저항기를 통해 흐르는 전류는 전원(60) 및 제 1의 전원 패드(3) 사이에 마련된 제 1의 전류계(61) 및 전원(60) 및 제 3의 전원 패드(5) 사이에 마련된 제 2의 전류계(65)를 사용하여 측정된다. 측정된 전류값을 I1=0.004A, I2=0.005A라 하면, 상대적 정밀도(R1/R2)는 다음과 같다.
R1/R2 = (5*0.005) / (5*0.004) = 1.25
따라서, 제 1의 저항기(1)의 저항값(R1)은 제 2의 저항기(2)의 저항값(R2)과 비교하여 25%의 편차가 있다. 예를 들어, R1=1250, R2=1000이다.
또한, 제 1 및 제 2의 저항기(1 및 2)의 상대적 정밀도를 측정함에 있어서,전압은 제 1 또는 제 2의 전원 패드(3 또는 4) 및 제 3 또는 제 4의 전원 패드(5 또는 6)에 인가된다. 그러나, 집적 회로 칩의 실제 회로에 클록 신호가 입력되지 않기 때문에, 이들 전원 패드에 접속된 실제 회로는 동작하지 않고, 제 1 및 제 2의 저항기(1 및 2)의 측정은 실제 회로에 의해 영향을 받지 않는다.
본 발명에 따른 저항기의 상대적 정밀도의 측정 방법의 제 2의 실시예는 반도체 집적 회로 웨이퍼에 포함된 집적 회로 칩의 저항 소자를 테스트 하기 위한 테스트 장치를 활용하여 반도체 집적 회로 웨이퍼에 포함된 각각의 집적 회로 칩의 제 1 및 제 2의 저항기(1 및 2)를 측정하는 제 1의 실시예와는 반대로, 제품으로서 집적 회로 칩을 테스트 하기위한 테스트 장치를 활용하여 집적 회로 칩의 제 1 및 제 2의 저항기(1 및 2)를 제품으로서 측정한다.
도 2에 도시된 바와 같이 모니터형 저항 소자가 형성된 반도체 집적 회로 웨이퍼에 포함된 각각의 집적 회로 칩은 어떤 종래 기술에 따라 요구된 소자와 함께 조립되어 제품이 된다. 제품 형태의 집적 회로 칩에 있어서, 제 1 내지 제 4의 전원 패드(3 내지 6)는 예를 들어 본딩 배선을 통해 외부 도선(도시되지 않음)에 접속된다.
본 실시예에 있어서, 집적 회로 제품의 테스트를 위한 테스트 장치가 사용되고, 테스트 장치의 테스트 기판에 마련된 플러그는 제 1 내지 제 4의 전원패드(3 내지 6)의 외부 도선에 접촉하게 만든다.
그리고, 제 1의 실시예와 마찬가지로, 제 1의 전원 패드(3) 및 제 2의 전원 패드(4) 사이의 전압을 인가함으로써 제 1의 저항기(1)를 통해 흐르는 전류와 제 3의 전원 패드(5) 및 제 4의 전원 패드(6) 사이에 전압을 인가함으로써 제 2의 저항기(2)를 통해 흐르는 전류가 측정된다. 제 1 및 제 2의 저항기(1 및 2)의 상대적 정밀도는 전원 패드 사이에 인가된 전압값과 각각의 저항 소자를 통해 흐르는 전류값을 기초로 하여 계산된다.
상술한 바와 같이, 본 발명에 따르면, 집적 회로 칩 상에 형성된 모니터용 저항 소자는 동일 회로 칩 상에 형성된 전원 패드와 접속되고, 저항기의 상대적 정밀도가 측정되면, 집적 회로 칩상에 형성된 전원 패드는 측정 패드로서 사용된다. 따라서, 집적 회로 칩의 상태, 제품 상태, 혹은 테스트 장치를 사용하여 반도체 집적 회로 웨이퍼에 포함된 집적 회로 칩의 하나로서 포함된 상태에 관계없이 집적 회로 칩 상에 형성된 모니터용 저항 소자의 측정을 유효하게 수행할 수 있다.
또한, 모니터용 저항 소자는 도 5에 도시된 바와 같은 스위치 회로를 포함하지 않기 때문에, 저항 소자의 측정 정밀도가 저하되지 않고, 고 정밀도로 측정하는 것이 가능하다.
또한, 본 발명에 따른 모니터용 저항 소자는 상대적 정밀도 측정 전용의 측정 패드가 불필요하고, 도 5에 도시된 바와 같은 스위치 회로가 불필요하므로, 상대적 정밀도 측정에 의해 야기될 수 있는 집적 회로 칩의 면적의 증가를 억제할 수 있어, 집적 회로 칩의 비용을 감소할 수 있다.
또한, 본 발명에 따라, 각 집적 회로 칩의 패드 사이에 마련된 모니터용 저항 소자는 상대적 정밀도 측정 후 그대로 남을 수 있다. 이 경우, 모니터용 저항 소자는 전원 패드 사이의 보호 회로로서 사용될 수 있다.

Claims (6)

  1. 집적 회로 칩의 실제 회로를 형성하는데 사용된 것과 동일한 제조 단계를 통해 상기 집적 회로 칩상에 형성된 복수개의 저항기와;
    상기 각각의 저항기의 단부에 접속되고, 상기 집적 회로 칩상에 형성된 단자 패드인 측정 패드를 포함하는 것을 특징으로 하는 모니터용 저항 소자.
  2. 제 1항에 있어서,
    상기 단자 패드는 각각의 전원 패드인 것을 특징으로 하는 모니터용 저항 소자.
  3. 제 1항에 있어서,
    상기 모니터용 저항 소자는 상기 집적 회로 칩상의 모서리 영역상에 형성된 것을 특징으로 하는 모니터용 저항 소자.
  4. 제 1항에 있어서,
    상기 저항기의 양 측면상에 마련된 더미 저항기를 더 포함하는 것을 특징으로 하는 모니터용 저항 소자.
  5. 집적 회로 칩상에 형성된 저항기의 상대적 정밀도 측정 방법에 있어서,
    상기 집적 회로 칩상에 형성되고, 측정 패드로서 상기 저항 소자에 접속된 단자 패드를 사용하여 상기 저항기의 값을 측정하는 단계를 포함한 것을 특징으로 하는 저항기의 상대적 정밀도 측정 방법.
  6. 제 5항에 있어서,
    상기 측정 패드는 전원 패드이고, 상기 측정 패드로서 상기 전원 패드를 사용하여 상기 저항 소자를 통해 흐르는 D.C. 전류의 값을 측정하는 저항기의 상대적 정밀도 측정 방법.
KR10-2001-0030415A 2000-06-02 2001-05-31 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 KR100396344B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000166218A JP2001345364A (ja) 2000-06-02 2000-06-02 モニター用抵抗素子及び抵抗素子相対精度測定方法
JP??2000-166218? 2000-06-02

Publications (2)

Publication Number Publication Date
KR20010110157A true KR20010110157A (ko) 2001-12-12
KR100396344B1 KR100396344B1 (ko) 2003-09-02

Family

ID=18669572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0030415A KR100396344B1 (ko) 2000-06-02 2001-05-31 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법

Country Status (4)

Country Link
US (1) US20010054904A1 (ko)
JP (1) JP2001345364A (ko)
KR (1) KR100396344B1 (ko)
TW (1) TW541426B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4472232B2 (ja) 2002-06-03 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2005158936A (ja) * 2003-11-25 2005-06-16 Sharp Corp 調整インピーダンス素子、半導体装置及びトリミング方法
JP5070823B2 (ja) * 2006-11-30 2012-11-14 富士通株式会社 抵抗測定方法、および部品検査プロセス
KR102317263B1 (ko) * 2014-03-11 2021-10-25 삼성전자주식회사 반도체 패키지 및 이를 포함하는 데이터 저장 장치

Also Published As

Publication number Publication date
JP2001345364A (ja) 2001-12-14
KR100396344B1 (ko) 2003-09-02
TW541426B (en) 2003-07-11
US20010054904A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
US7482861B1 (en) Semiconductor integrated circuit device, and method of manufacturing the same
US5381105A (en) Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit
KR100237278B1 (ko) 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가 방법
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
KR100396344B1 (ko) 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법
JP6231279B2 (ja) 半導体装置
KR100331973B1 (ko) 반도체 웨이퍼용 특성 평가회로 및 그 평가방법
JPH0864769A (ja) 集積回路
KR102195561B1 (ko) 전기적 접속 장치
JP3093216B2 (ja) 半導体装置及びその検査方法
KR100206874B1 (ko) 반도체 칩 구조
JP5023529B2 (ja) 半導体装置
CN209822634U (zh) 晶圆测试电路单元及晶圆测试电路、晶圆
JP2589876B2 (ja) 半導体集積回路装置
JPH08226934A (ja) プローブ
JP2008135623A (ja) 配線基板及びその製造方法
US20080122446A1 (en) Test pattern
US6163063A (en) Semiconductor device
KR100562304B1 (ko) 반도체칩의 테스트패턴
CN117590075A (zh) 接触阻抗测试方法及系统、接触测试方法、测试治具
JPH1090356A (ja) 半導体装置
JP2978883B1 (ja) 半導体装置
CN115097279A (zh) 半导体高压器件的测试结构及晶圆
TW408419B (en) The structure of testkey

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee