JP6231279B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6231279B2
JP6231279B2 JP2013009217A JP2013009217A JP6231279B2 JP 6231279 B2 JP6231279 B2 JP 6231279B2 JP 2013009217 A JP2013009217 A JP 2013009217A JP 2013009217 A JP2013009217 A JP 2013009217A JP 6231279 B2 JP6231279 B2 JP 6231279B2
Authority
JP
Japan
Prior art keywords
region
probe
bonding
circuit element
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013009217A
Other languages
English (en)
Other versions
JP2014143236A (ja
Inventor
小島 章夫
章夫 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013009217A priority Critical patent/JP6231279B2/ja
Publication of JP2014143236A publication Critical patent/JP2014143236A/ja
Application granted granted Critical
Publication of JP6231279B2 publication Critical patent/JP6231279B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、ワイヤボンディング用パッド領域を備えた半導体装置に関する。
IC(Integrated Circuit)等の半導体装置は、外部から信号を入出力するための電極パッドを備えている。この電極パッドは、ワイヤボンディングによる配線接続のための用途に加えて、半導体装置の動作確認等の検査を行う際にテストプローブを接触させるための用途に使用されることがある。
しかし、上記のように、電極パッドをテストプローブの接触用パッドとワイヤボンディング用パッドとに兼用すると、プローブによる針跡が形成されるためにボンディングの信頼性が低下するという問題があった。そこで、このような形態で使用する電極パッドでは、テストプローブの接触用パッドと、ワイヤボンディング用パッドのそれぞれに分けて形成することが行われていた。
特開平5−121501号公報
ところで、ボンディングワイヤとしては、コストの高い金系の材料に代えて、銅系の材料を適用したいという要求がある。しかし、銅は金に比較して硬度が高いため、銅ワイヤを用いてワイヤボンディングを行う際には電極パッドに強い荷重をかけて行う必要がある。このため、銅ワイヤをボンディングする際に、ボンディング用パッド下部の回路素子にダメージが与えられる可能性が大きくなるという問題がある。従って、ボンディング用パッドを回路形成領域に配置することができず、またプローブ用パッドと兼用することもできないため、チップ面積が増大するという問題があった。
本発明は上記事情に鑑みてなされたものであり、その目的は、ICチップの面積増大を回避し、回路素子にダメージが与えられることがない銅ワイヤボンディングに適用可能な半導体装置を提供することにある。
請求項1に記載の発明による半導体装置は、半導体基板と、前記半導体基板上に形成された回路素子とを有する。また、それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域と複数のボンディング用パッド領域とを有している。複数のボンディング用パッド領域は銅ワイヤによるボンディングの接続が可能な領域である。プローブ用パッド領域の下部には、半導体装置の組立後の電子回路動作に寄与する回路素子が形成されており、複数のボンディング用パッド領域の下部には、半導体装置の組立後の電子回路動作に寄与する回路素子が形成されていない。プローブ用パッド領域と複数のボンディング用パッド領域は、半導体基板上方に設けられた同一でひと続きの配線上に設けられており、配線上に設けられた絶縁膜に形成された開口窓によって区画されており、同一の配線上に銅ワイヤによるボンディングの接続がされる。
この構成によれば、プローブ用パッド領域とボンディング用パッド領域が別々に設けられることにより、ボンディング用パッド領域にプローブの針跡が形成されることを回避できる。これにより、銅ボンディングワイヤとボンディング用パッド領域との密着性を向上させることができる。また、プローブ用パッド領域については、プローブ時の針当ての接触圧や接触回数を調整することによりプローブ用パッド領域の下に形成された回路素子へのダメージを回避できる。さらに、ボンディング用パッド領域の下にはIC製品の電子回路に使用される回路素子が形成されないため、銅ワイヤによるボンディング時にボンディング用パッド領域下部にダメージが与えられたとしても、IC製品としての動作に変動をきたすことがなく、IC製品の歩留に与える影響を小さくできる。
半導体装置上に形成された電極パッド領域のレイアウトを模式的に示す平面図 素子配置領域と素子配置禁止領域のレイアウトを模式的に示す平面図 電極パッド領域の模式的な平面図及び断面図 スクライブ領域周辺のレイアウトを模式的に示す平面図
(第1の実施形態)
以下、本発明の実施形態について図1から図4を参照しながら説明する。なお、以下の説明において、例えば回路素子配置禁止領域4と記述する場合は、回路素子配置禁止領域4a、4b、4cを含み、回路素子配置禁止領域4a、4b、4cと記述する場合は、個々の回路素子配置禁止領域を示すものとする。金属配線5、プローブ用パッド領域6、ボンディング用パッド領域7においても同様である。
図1において、ICチップ(半導体装置)1を構成する半導体基板2上に、回路素子配置領域3、回路素子配置禁止領域4がレイアウトされている。回路素子配置領域3はICチップ1の回路を構成する複数の回路素子13(図3(b)参照)が形成される領域である。回路素子13には、各種トランジスタ、抵抗素子、容量素子などが含まれる。また、各種トランジスタには、CMOS(Complementary Metal Oxide Semiconductor)回路や、DMOS(Double-Diffused MOSFET)、LDMOS(Laterally Diffused MOSFET)等のパワー素子も含まれる。プローブ用パッド領域6は回路素子配置領域3上に設けられている。
回路素子配置禁止領域4はICチップ1の回路を構成する回路素子が配置されていない領域である。ボンディング用パッド領域7は回路素子配置禁止領域4上に設けられている。同電位が与えられる一組のプローブ用パッド領域6及びボンディング用パッド領域7は、同一の金属配線5上に形成されている。例えば、4つのプローブ用パッド領域6a1、6a2、6a3、6a4及び一つのボンディング用パッド領域7aを有する電極パッド領域群Aの電極パッド領域は何れも同一の金属配線5a上に形成されている。従って、プローブ用パッド領域6a1、6a2、6a3、6a4とボンディング用パッド領域7aは電気的に接続されている。
図2を参照すると、半導体基板2上に、回路素子配置領域3及び回路素子配置禁止領域4がレイアウトされている。回路素子配置領域3は、ICチップ1端から所定幅を除いて全面に広がって形成されている。回路素子配置禁止領域4は、回路素子配置領域3のパターンに対して、ボンディング用パッド領域7の形状に対応して矩形の切り欠き形状若しくは矩形の穴を設けるような形状にレイアウトされている。
図1は、図2に示した回路素子配置領域3及び回路素子配置禁止領域4のレイアウトパターンに、プローブ用パッド領域6、ボンディング用パッド領域7及び金属配線5等のレイアウトパターンを重ね合わせたものである。
図3(a)はプローブ用パッド領域6とボンディング用パッド領域7とをそれぞれ1個ずつ模式的に並べて配置した基本構成に相当する平面図である。図3(b)は、図3(a)のAA線における断面図である。図3(b)においては、ボンディングワイヤ10及びプローブ針11を配置したときの状態をイメージ的に示している。
図3(a)において、半導体基板2上に回路素子配置領域3及び回路素子配置禁止領域4が配置されている。回路素子配置禁止領域4は、回路素子配置領域3に対して矩形状の穴を設けるようにレイアウトされている。プローブ用パッド領域6は回路素子配置領域3上に配置されている。ボンディング用パッド領域7は回路素子配置禁止領域4上に配置されている。
図3(b)において、半導体基板2は、回路素子配置領域3と回路素子配置禁止領域4に区画されている。半導体基板2上であって回路素子配置領域3には、回路素子13が形成されている。回路素子13は層間絶縁膜12によって覆われており、層間絶縁膜12上には保護膜14が設けられている。保護膜14上には例えばアルミニウムによって形成された金属配線5が形成されている。ここで、回路素子13とは、ICチップ1の回路を構成するもので、組立後の電子回路動作に寄与する回路素子に相当する。回路素子13がダメージを受けるとICチップ1の動作に影響を及ぼすことになる。
一方、回路素子配置禁止領域4は、回路素子13を形成しない領域として設定されているが、ICチップ1の動作に寄与ないテスト素子16であれば配置可能である。テスト素子16とは、例えばICチップ1の製造の途中工程における加工の出来栄えチェックのために設置される素子である。例としてMOSFETのゲート電極の線幅測定用パターン等が挙げられる。このようなテスト素子16であれば、ボンディング時にダメージを受けても、ICチップ1の電気的な回路動作に影響を及ぼさない。
金属配線5上であって、回路素子配置領域3の上方にはプローブ用パッド領域6が設けられている。回路素子配置禁止領域4の上方にはボンディング用パッド領域7が設けられている。プローブ用パッド領域6及びボンディング用パッド領域7は、金属配線5上を覆うように形成された絶縁膜15に開口窓17を設け、金属配線5の表面の一部を露出せしめるように区画された領域によって構成されている。プローブ用パッド領域6にはプローブ針11を接触させて電気的に導通させる。また、ボンディング用パッド領域7にボンディングワイヤ10が接続される。ボンディングワイヤ10は銅により形成されている。
また、プロービング時には、プロービングにおける針当ての接触圧や接触回数を最適となるように調整する。また、さらに金属配線5の膜厚は、プロービング時の荷重で下層に悪影響を与えないように、通常よりも厚くしている。これによりプローブ用パッド領域6の下に形成された回路素子13への悪影響を及ぼすことがないようにできる。
次に、図1において示した様々な電極パッド領域の配置について説明する。電極パッド領域群Aは、上述のように、複数のプローブ用パッド領域6a1、6a2、6a3、6a4と、一つのボンディング用パッド領域7aを有している。これら複数のプローブ用パッド領域6a1、6a2、6a3、6a4と、一つのボンディング用パッド領域7aは同一の金属配線5a上に設けられた絶縁膜15にそれぞれの電極パッド領域に対応して開口窓17を形成することによって金属配線5aの表面を露出せしめて区画した領域である。これらはICチップ1端から中ほどに向かって、ボンディング用パッド領域7a、プローブ用パッド領域6a1、6a2、6a3、6a4の順に隣接して並んでいる。
プローブ用パッド領域6a1、6a2、6a3、6a4は回路素子配置領域3上に配置されている。ボンディング用パッド領域7aは回路素子配置禁止領域4上に配置されている。複数のプローブ用パッド領域6a1、6a2、6a3、6a4は例えば四端子測定法におけるセンス電極、フォース電極として使用することができる。あるいは、予備のプローブ用パッド領域6として使用することができる。プローブ用パッド領域6にプロービングを行うと、プローブ用パッド領域6表面にプローブ針11の針跡が形成される。ここに再度プロービングを行うと、プローブ針11とプローブ用パッド領域6表面との間の接触抵抗が変化する可能性がある。また、プローブ針11がプローブ用パッド領域6に繰り返して接触することで、回路素子13にも繰り返し荷重がかかる。複数のプローブ用パッド領域6を設けると、再度プロービングする場合に、一度プロービングしたプローブ用パッド領域6を使用せず、未だプロービングされておらず針跡が形成されていない予備のプローブ用パッド領域6を使用することができる。これにより、プローブ用パッド領域6の下部に位置する回路素子13への繰り返し荷重を防止しつつ、電気的測定の精度を向上させることができる。
電極パッド領域群Bは、複数のプローブ用パッド領域6b1、6b2と、複数のボンディング用パッド領域7b1、7b2を有している。ICチップ1端に沿ってボンディング用パッド領域7b1、7b2が配置され、これに隣接してプローブ用パッド領域6b1、6b2が配置されている。プローブ用パッド領域6b1、6b2は回路素子配置領域3上に配置されている。ボンディング用パッド領域7b1、7b2は回路素子配置禁止領域4上に配置されている。プローブ用パッド領域6b1、6b2及びボンディング用パッド領域7b1、7b2は同一の金属配線5b上に設けられている。
複数のプローブ用パッド領域6b1、6b2を有する理由は上述の場合と同じである。複数のボンディング用パッド領域7b1、7b2は、ボンディング用パッド領域7b1、7b2が接続される素子に対して、複数のボンディングワイヤを形成したい場合に利用することができる。例えば、当該ボンディング用パッド領域7b1、7b2に接続される回路素子13が、大電流を必要とするパワー素子である場合は、必要な電流を供給するために1本のワイヤボンディングでは不足である場合がある。このような場合に複数本のワイヤボンディングを形成できる。あるいは、ボンディング用パッド領域7b1、7b2を、例えばそれぞれ異なる外部端子に接続し、外部端子毎に制御を行い、ICチップ1に異なるファンクションをさせたい場合などに利用することができる。
次に、電極パッド領域群Cは、回路素子配置禁止領域4が、回路素子配置領域3に囲まれるように配置されたレイアウトの場合を示している。電極パッド領域群Cの回路素子配置領域3c上には、プローブ用パッド領域6cが設けられている。回路素子配置禁止領域4c上にはボンディング用パッド領域7c1、7c2が設けられている。プローブ用パッド領域6c及びボンディング用パッド領域7c1、7c2は同一の金属配線5b上に設けられている。複数のボンディング用パッド領域7c1、7c2を有するのは上述の場合と同じである。プローブ用パッド領域6cが一つであるのは、例えば四端子測定法におけるセンス電極、フォース電極を必要としない場合である。
上記のように、プローブ用パッド領域6と、ボンディング用パッド領域7を複数設けるレイアウトの例として、電極パッド領域群A、B、Cについて説明したが、これらは一例であって、電極パッド領域を設ける数や配置する位置は、目的や状況に応じて適宜選択することができる。
この構成によれば、プローブ用パッド領域6を回路素子配置領域3上に配置するため、この領域分だけICチップ1の面積増大を回避することができる。また、ボンディング用パッド領域7は回路素子配置禁止領域4上に配置され、この下部にテスト素子16を配置することが可能なため、この領域分だけICチップ1の面積増大を回避することができる。従って、ウェハあたりの有効チップ数を増加させることができる。
また、プローブ用パッド領域6とボンディング用パッド領域7が別々に設けられることにより、ボンディング用パッド領域7にプローブ針11の針跡が形成されることを回避できる。これによりボンディングワイヤ10とボンディング用パッド領域7との密着性を向上させることができる。また、プローブ用パッド領域6については、プロービングにおける針当ての接触圧や接触回数を調整することによりプローブ用パッド領域6の下に形成された回路素子13へのダメージを回避できる。さらに、ボンディング用パッド領域7の下にはICチップ1の電子回路に使用される回路素子13が形成されないため、ボンディングワイヤ10のボンディング時にボンディング用パッド領域7の下部にダメージが与えられたとしても、IC製品としての動作に変動をきたすことがなく、IC製品の歩留に与える影響を小さくできる。
また、一つの電極パッド領域群A、B、Cについてプローブ用パッド領域6が複数設けられているため、複数回測定を行う場合に、一度ブロービングされてプローブ針11の針跡が形成されたプローブ用パッド領域6を再度使用することなくプロービングすることが可能となる。これにより、プローブ用パッド領域6の下部に位置する回路素子13への繰り返し荷重を防止しつつ、電気的測定の精度を向上させることができる。
また、一つの電極パッド領域群A、B、Cについてボンディング用パッド領域7が複数個設けられているため、複数のボンディングワイヤ10が必要な場合や、それぞれ異なる外部端子に接続したい場合に利用することができる。
(第2の実施形態)
次に図4を参照して、第2の実施形態について説明する。第1の実施形態と異なる点は、ウェハ状態のICチップ1間のスクライブ領域18の近傍に設けられたボンディング用パッド領域7の構成である。図4に示すように、スクライブ領域18は、ウェハ状態の半導体基板2上で隣接するICチップ1の回路素子配置領域3間にレイアウトされる。テスト素子領域19はスクライブ領域18を含むようにレイアウトされる。テスト素子領域19にはテスト素子16が配置される。ボンディング用パッド領域7は、その一部、若しくは、可能であれば全部がテスト素子領域19上に配置される。図4では、一例としてボンディング用パッド領域7の一部がテスト素子領域19上に配置されている状況を示している。スクライブ領域18とボンディング用パッド領域7との間の距離は、ダイシング時のダイシングブレード(図示せず)の位置合わせ精度を考慮して設定している。
この構成により、ボンディング用パッド領域7をスクライブ領域18周辺に設けられたテスト素子領域19上に配置することができるため、ボンディング用パッド領域7のうちテスト素子領域19上に配置された面積分だけ回路素子配置領域3の面積を増加させることができる。これによりチップ面積を縮小することができ、またウェハあたりの有効チップ数を増加させることができる。
(その他の実施形態)
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
半導体基板は、シリコン基板、化合物半導体基板、SiC基板、あるいは、SOI(Silicon on Insulator)基板等、様々な半導体基板を用いることができる。
半導体装置としては、マイコン、メモリ、車載用LSI、その他の半導体装置に適用することができる。
テスト素子として、ICチップの製造の途中工程における加工の出来栄えチェックのために設置される素子を例示して説明したが、これに限定される必要はなく、例えば、単体のMOSトランジスタ、リングオシレータ等、ダイシングを行う前の半導体ウェハ状態での電気的な特性チェックのために設けられたテスト素子であっても良い。
図面中、2は半導体基板、5、5a、5b、5cは金属配線、6、6a1、6a2、6a3、6a4、6b1、6b2、6cはプローブ用パッド領域、7、7a、7b1、7b2、7c1、7c2はボンディング用パッド領域、13は回路素子、15は絶縁膜、17は開口窓である。

Claims (3)

  1. 半導体基板(2)と、前記半導体基板上に形成された回路素子とを有する半導体装置であって、
    それぞれが独立して設けられ、相互に電気的に接続されたプローブ用パッド領域(6)と複数のボンディング用パッド領域(7)とを有し、
    前記複数のボンディング用パッド領域は銅ワイヤによるボンディングの接続が可能な領域であり、
    前記プローブ用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子(13)が形成されており、前記複数のボンディング用パッド領域の下部には、前記半導体装置の組立後の電子回路動作に寄与する回路素子が形成されておらず、
    前記プローブ用パッド領域と前記複数のボンディング用パッド領域は、前記半導体基板上方に設けられた同一でひと続きの配線(5)上に設けられており、前記配線上に設けられた絶縁膜(15)に形成された開口窓(17)によって区画されており、
    前記同一の配線(5)上に銅ワイヤによるボンディングの接続がされることを特徴とする半導体装置。
  2. 前記プローブ用パッド領域は複数設けられており、かつ、前記半導体基板上方に設けられた同一でひと続きの配線(5)上に設けられていることを特徴とする、請求項1に記載の半導体装置。
  3. 複数設けられた前記プローブ用パッド領域は、4端子測定法におけるセンス端子又はフォース端子であることを特徴とする、請求項1又は2に記載の半導体装置。
JP2013009217A 2013-01-22 2013-01-22 半導体装置 Active JP6231279B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013009217A JP6231279B2 (ja) 2013-01-22 2013-01-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013009217A JP6231279B2 (ja) 2013-01-22 2013-01-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2014143236A JP2014143236A (ja) 2014-08-07
JP6231279B2 true JP6231279B2 (ja) 2017-11-15

Family

ID=51424332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013009217A Active JP6231279B2 (ja) 2013-01-22 2013-01-22 半導体装置

Country Status (1)

Country Link
JP (1) JP6231279B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3422393A4 (en) 2016-02-23 2020-02-05 Renesas Electronics Corporation SEMICONDUCTOR COMPONENT AND PRODUCTION METHOD THEREFOR
JP6767789B2 (ja) * 2016-06-29 2020-10-14 ローム株式会社 半導体装置
JP2021150307A (ja) * 2020-03-16 2021-09-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
WO2024004876A1 (ja) * 2022-06-30 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 半導体素子および積層構造体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536419B2 (ja) * 1993-07-23 1996-09-18 日本電気株式会社 半導体集積回路装置
JP2005064218A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 半導体装置
JP4717523B2 (ja) * 2005-06-13 2011-07-06 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2014143236A (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
JP4512125B2 (ja) 応力分布検出用半導体パッケージ群及びそれを用いた半導体パッケージの応力分布検出方法
TWI730028B (zh) 半導體裝置及其製造方法
US7777223B2 (en) Semiconductor device
JP2008258258A (ja) 半導体装置
WO2009084100A1 (ja) 半導体装置及びその製造方法
US7834351B2 (en) Semiconductor device
JP6231279B2 (ja) 半導体装置
US20180286766A1 (en) Manufacturing method of semiconductor device, semiconductor device, and inspection apparatus for semiconductor device
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
US20160178666A1 (en) Alignment checking apparatus and integrated circuit including the same
US11521904B2 (en) Wire bond damage detector including a detection bond pad over a first and a second connected structures
JP2005303279A (ja) 半導体装置
US8717059B2 (en) Die having wire bond alignment sensing structures
US20200303268A1 (en) Semiconductor device including residual test pattern
JP2008028274A (ja) 半導体装置の製造方法
US20060071284A1 (en) Easily crack checkable semiconductor device
KR102195561B1 (ko) 전기적 접속 장치
US20090014717A1 (en) Test ic structure
JP2012174789A (ja) 半導体装置
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP3763664B2 (ja) テスト回路
KR20010110157A (ko) 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법
JPS62193137A (ja) 半導体装置の製造方法
US20080122446A1 (en) Test pattern
KR20070018278A (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161007

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161019

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20161216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171019

R150 Certificate of patent or registration of utility model

Ref document number: 6231279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250