CN117590075A - 接触阻抗测试方法及系统、接触测试方法、测试治具 - Google Patents

接触阻抗测试方法及系统、接触测试方法、测试治具 Download PDF

Info

Publication number
CN117590075A
CN117590075A CN202311317215.1A CN202311317215A CN117590075A CN 117590075 A CN117590075 A CN 117590075A CN 202311317215 A CN202311317215 A CN 202311317215A CN 117590075 A CN117590075 A CN 117590075A
Authority
CN
China
Prior art keywords
contact
module
equation
current
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311317215.1A
Other languages
English (en)
Inventor
牛庆亮
岳鹏阁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rongpai Semiconductor Shanghai Co ltd
Original Assignee
Rongpai Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rongpai Semiconductor Shanghai Co ltd filed Critical Rongpai Semiconductor Shanghai Co ltd
Priority to CN202311317215.1A priority Critical patent/CN117590075A/zh
Publication of CN117590075A publication Critical patent/CN117590075A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种接触阻抗测试方法及系统、接触测试方法、测试治具,接触阻抗测试方法应用于一芯片,芯片包括功能管脚、以及于功能管脚和接地端之间的串联连接的等效二极管防护模块和等效电阻模块;包括:步骤S1,构建一阻抗测试回路;步骤S2,施加一第一电流,基于基尔霍夫电压定律构建第一方程;步骤S3,施加一第二电流,基于基尔霍夫电压定律构建第二方程;步骤S4,根据第一方程和第二方程求解得到接触电阻。有益效果:通过施加不同的电流,基于基尔霍夫电压定律构建方程组,通过解方程的方法,有效的测量得到芯片测试时的接触阻抗,避免因测试位置问题导致接触阻抗过大而引起测试误差的问题,提升芯片批量生产测试的准确度。

Description

接触阻抗测试方法及系统、接触测试方法、测试治具
技术领域
本发明涉及阻抗测试技术领域,尤其涉及一种接触阻抗测试方法及系统、接触测试方法、测试治具。
背景技术
在半导体制造行业中,芯片的测试是关键环节之一,它决定了芯片的质量和性能。在这个过程中,芯片引脚与测试治具的接触阻抗的大小会影响一些参数的测试准确性。接触阻抗是指在电流通过两个电导体接触处时,由于接触面的微观凹凸不平和表面氧化等原因,使得接触处的电阻增大,形成额外的电阻,即接触阻抗。
在芯片测试过程中,如果芯片放置位置不好,可能导致接触阻抗过大。这是因为芯片的管脚与测试治具的接触面可能会出现不良接触的情况,使得电流无法正常通过,从而增大接触阻抗。这种情况下,测试结果可能会偏离真实值,导致测试的准确性下降。
因此,芯片的放置位置和引脚与测试治具的接触情况对芯片测试的准确性起着至关重要的作用。在芯片的大批量生产测试过程中,必须确保芯片各管脚与治具的接触良好,以保证测试结果的准确性。
然而,在实际操作中,由于芯片尺寸小,管脚多,人工操作难度大,往往难以做到每个芯片都放置精确,接触良好。
发明内容
为了解决以上技术问题,本发明提供了一种接触阻抗测试方法及系统、接触测试方法、测试治具。
本发明所解决的技术问题可以采用以下技术方案实现:
一种接触阻抗测试方法,应用于一芯片,所述芯片包括功能管脚、以及于所述功能管脚和接地端之间的串联连接的一等效二极管防护模块和一等效电阻模块;
所述方法包括:
步骤S1,提供一供流模块,所述供流模块的一端连接所述接地端,所述供流模块的另一端可控制地与所述功能管脚连接,以构建得到一阻抗测试回路;其中所述供流模块的另一端与所述功能管脚接触形成一接触电阻;
步骤S2,控制所述供流模块施加一第一电流,基于基尔霍夫电压定律构建所述阻抗测试回路的一第一方程;
步骤S3,控制所述供流模块施加一第二电流,基于基尔霍夫电压定律构建所述阻抗测试回路的一第二方程;
步骤S4,根据所述第一方程和所述第二方程求解得到所述接触电阻。
优选地,所述步骤S4包括:
步骤S41,根据所述第一方程和所述第二方程求解得到一总等效阻值;所述总等效阻值为所述接触电阻和所述等效电阻模块的阻值之和;
步骤S42,根据所述总等效阻值和所述等效电阻模块的阻值的差值,确定所述接触电阻。
优选地,所述第一方程为:
I1*R+UT*ln(1+I1/Is)=V1
其中,I1表示所述第一电流;R表示所述接触电阻和所述等效电阻模块的阻值之和;UT*ln(1+I1/Is)表示所述等效二极管防护模块于施加所述第一电流下的开启压降;UT表示温度电压当量;Is表示反向饱和电流;V1表示所述供流模块施加所述第一电流时的电压;
所述第二方程为:
I2*R+UT*ln(1+I2/Is)=V2
其中,I2表示所述第二电流;V2表示所述供流模块施加所述第二电流时的电压。
优选地,所述第一电流为直流电流;
所述第二电流为直流电流。
本发明还提供一种接触阻抗测试系统,用于实施如上述的接触阻抗测试方法,所述系统应用于一芯片,所述芯片包括功能管脚、以及于所述功能管脚和接地端之间的串联连接的一等效二极管防护模块和一等效电阻模块;
还包括:
一回路构建模块,用于提供一供流模块,所述供流模块的一端连接所述接地端,所述供流模块的另一端可控制地与所述功能管脚连接,以构建得到一阻抗测试回路;其中所述供流模块的另一端与所述功能管脚接触形成一接触电阻;
一第一方程构建模块,连接所述供流模块,用于控制所述供流模块施加一第一电流,基于基尔霍夫电压定律构建所述阻抗测试回路的一第一方程;
一第二方程构建模块,连接所述供流模块,用于控制所述供流模块施加一第二电流,基于基尔霍夫电压定律构建所述阻抗测试回路的一第二方程;
求解模块,分别连接所述第一方程构建模块和所述第二方程构建模块,用于根据所述第一方程和所述第二方程求解得到所述接触电阻。
优选地,所述求解模块包括:
第一计算单元,用于根据所述第一方程和所述第二方程求解得到一总等效阻值;所述总等效阻值为所述接触电阻和所述等效电阻模块的阻值之和;
第二计算单元,连接所述第一计算单元,用于根据所述总等效阻值和所述等效电阻模块的阻值的差值,确定所述接触电阻。
优选地,所述第一电流为直流电流;
所述第二电流为直流电流。
优选地,还包括:开关模块,所述供流模块的另一端通过所述开关模块可控制地与所述功能管脚连接。
本发明还提供一种接触测试方法,包括如上述的接触阻抗测试方法,所述方法应用于一测试治具,所述测试治具与一芯片的功能管脚接触,所述芯片还包括于所述功能管脚和接地端之间的串联连接的一等效二极管防护模块和一等效电阻模块;
所述接触测试方法包括:
根据求解得到所述接触电阻判断所述测试治具与所述芯片的功能管脚是否接触良好。
本发明技术方案的优点或有益效果在于:
本发明通过向构建得到的阻抗测试回路施加不同的电流,基于基尔霍夫电压定律构建方程组,通过解方程的方法,有效的测量得到芯片测试时的接触阻抗,避免因测试位置问题导致接触阻抗过大而引起测试误差的问题,提升芯片批量生产测试的准确度。
附图说明
图1为本发明的较佳实施例中,阻抗测试回路的电路图;
图2为本发明的较佳实施例中,接触阻抗测试方法的流程示意图;
图3为本发明的较佳实施例中,步骤S4具体实施的流程示意图;
图4为本发明的较佳实施例中,接触阻抗测试系统的结构框图;
图5为本发明的较佳实施例中,求解模块具体实施的结构框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
图1是阻抗测试回路的电路图,是在测试时实际搭建的简图,考虑到现有芯片在设计过程中,为了保护芯片内部线路,大部分芯片均会于芯片对外引出的功能管脚PINN(即PIN1…N)内部预设ESD防护线路,从而使得芯片能够免于静电、过电压应力等非正常的EOS能量损害影响,提升管脚电源鲁棒性。
进一步的,上述ESD防护线路中,寄生C和寄生L参量对直流电流影响可忽略,故此芯片内部的等效线路,可简化为等效二极管防护模块和等效电阻模块的结构,即图1中标号100的虚线框内所示的D1+Re的简化结构。
进一步的,对于芯片内部的ESD防护线路采用多路二极管并联的形式,增强EOS防护能力,同一适用D1+Re的简化结构
参见图2,本发明的较佳的实施例中,基于现有技术中存在的上述问题,现提供一种接触阻抗测试方法,应用于一芯片100,芯片100包括功能管脚PINN、以及于功能管脚PINN和接地端之间的串联连接的一等效二极管防护模块和一等效电阻模块;
方法包括:
步骤S1,提供一供流模块200,供流模块200的一端连接接地端,供流模块200的另一端可控制地与功能管脚连接,以构建得到一阻抗测试回路;其中供流模块200的另一端与功能管脚接触形成一接触电阻;
步骤S2,控制供流模块200施加一第一电流,基于基尔霍夫电压定律构建阻抗测试回路的一第一方程;
步骤S3,控制供流模块200施加一第二电流,基于基尔霍夫电压定律构建阻抗测试回路的一第二方程;
步骤S4,根据第一方程和第二方程求解得到接触电阻。
具体的,在本实施例中,首先,针对每个待测试的芯片100,构建阻抗测试回路,具体来说,是通过将供流模块200连接在接地端和功能管脚之间,从而与功能管脚接触形成接触电阻(即接触阻抗),其中供流模块200可使用恒流源实现电流的提供;通过向回路施加至少两次不同的电流,基于基尔霍夫电压定律构建方程组,然后即可求解得到接触电阻的阻抗大小。
上述方案中,通过利用芯片100内部等效二极管防护模块中的二极管的特性,采用灌入不同大小的反向直流电流,通过解方程的方式,计算出接触电阻的阻抗大小;同时,恒流源电流和电压均为芯片100生产测试使用的基础设备,无需增加额外的设备成本,即可有效规避因接触阻抗的问题引入的测试误差,提升批量生产测试的准确度,降低生产误判的比例;电路结构简单,易于实施且测试精度高。
需注意的是,本发明实施例提供的测试方法不适用于功能管脚内部无ESD防护线路结构的芯片。
作为优选的实施方式,其中,如图3所示,步骤S4包括:
步骤S41,根据第一方程和第二方程求解得到一总等效阻值;总等效阻值为接触电阻和等效电阻模块的阻值之和;
步骤S42,根据总等效阻值和等效电阻模块的阻值的差值,确定接触电阻。
具体的,通过解方程的方式得到一个总的等效阻值,由于这个总等效阻值中除接触电阻外,还包含了芯片100内部的等效电阻模块的阻值,因此本实施例中,总等效阻值和等效电阻模块的阻值的差值即为接触电阻。
作为优选的实施方式,其中,第一方程为:
I1*R+UT*ln(1+I1/Is)=V1 (1)
其中,I1表示第一电流;R表示接触电阻和等效电阻模块的阻值之和,即R=Re+Rc,Rc表示接触电阻;UT*ln(1+I1/Is)表示等效二极管防护模块于施加第一电流下的开启压降;UT表示温度电压当量;Is表示反向饱和电流;V1表示供流模块200施加第一电流时的电压;
第二方程为:
I2*R+UT*ln(1+I2/Is)=V2 (2)
其中,I2表示第二电流;V2表示供流模块200施加第二电流时的电压。
具体的,在本实施例中,芯片100各功能管脚与测试治具正常接触后,通过施加第一电流I1,建立如上述公式(1)所示的第一方程;然后施加第二电流I2,建立如上述公式(2)所示的第二方程。
上述公式(1)和(2)中,芯片100内部的等效电阻模块的阻值Re、反向饱和电流Is、第一电流I1、第二电流I2已知,V1和V2可通过外部恒流源处直接读取得到,在一些实施方式中,恒流源在提供电流同时,可同步获取电压信息,即提供恒流源的设备同步提供电流信息和电压信息。
通过上述方程组求解得到未知数UT和R,然后计算得到接触电阻Rc=R-Re。
作为优选的实施方式,其中,第一电流为直流电流;第二电流为直流电流。第一电流和第二电流的大小不同。
在一些实施方式中,功能管脚可以包括一个或两个及以上。当功能管脚包括两个及以上时,还可将供流模块200的另一端分别与待测试的两个及以上功能管脚中的任意一个功能管脚连接,并按照步骤S2-S4求解得到该功能管脚接触时形成的接触电阻。
进一步的,芯片100管脚中的GND管脚为公共复用管脚,用于接地。若GND管脚未接触时,于芯片100的任意一个功能管脚灌入反向电流I,均无法形成上述回路,此时功能管脚PINN和GND之间无法形成形成电势差V。,即表明PIN1…N和GND间任意一管脚未接触;
在一些实施方式中,本发明实施例中通过继电器实现供流模块200和功能管脚之间的通断,来控制外部恒流源I是否接入芯片100的功能管脚。
在一些实施方式中,继电器可以包括若干个,继电器的设置数量可与芯片100功能管脚数量相同。若干个继电器的一端均与恒流源的一端连接,若干个继电器的另一端分别与芯片100的功能管脚连接,用于控制接入的功能管脚。作为举例而非限定,例如继电器包括K1,…,Kn,K1用于控制PIN1管脚接入外部的恒流源,Kn用于控制PINN管脚接入外部的恒流源。
在一些实施方式中,上述供流模块200包括一个恒流源,该恒流源可控制地连接于芯片100的功能管脚和接地端之间,用于至少能够提供两种不同的直流电流。
在一些实施方式中,上述供流模块200包括至少两个恒流源,用于提供至少两种不同的直流电流。具体的,供流模块200包括第一恒流源和第二恒流源;其中第一恒流源可控制地连接于芯片100的功能管脚和接地端之间,用于施加第一电流;第二恒流源可控制地连接于芯片100的功能管脚和接地端之间,用于施加与第一电流大小不同的第二电流。
参见图4,本发明还提供一种接触阻抗测试系统,用于实施如上述的接触阻抗测试方法,系统应用于一芯片100,芯片100包括功能管脚、以及于功能管脚和接地端之间的串联连接的一等效二极管防护模块和一等效电阻模块;
还包括:
一回路构建模块1,用于提供一供流模块200,供流模块200的一端连接接地端,供流模块200的另一端可控制地与功能管脚连接,以构建得到一阻抗测试回路;其中供流模块200的另一端与功能管脚接触形成一接触电阻;
一第一方程构建模块2,连接供流模块200,用于控制供流模块200施加一第一电流,基于基尔霍夫电压定律构建阻抗测试回路的一第一方程;
一第二方程构建模块3,连接供流模块200,用于控制供流模块200施加一第二电流,基于基尔霍夫电压定律构建阻抗测试回路的一第二方程;
求解模块4,分别连接第一方程构建模块和第二方程构建模块,用于根据第一方程和第二方程求解得到接触电阻。
具体的,在本实施例中,通过利用芯片100内部等效二极管防护模块中的二极管的特性,采用灌入不同大小的反向直流电流,通过解方程的方式,计算出接触电阻的阻抗大小;同时,恒流源电流和电压均为芯片100生产测试使用的基础设备,无需增加额外的设备成本,即可有效规避因接触阻抗的问题引入的测试误差,提升批量生产测试的准确度,降低生产误判的比例;电路结构简单,易于实施且测试精度高。
作为优选的实施方式,其中,如图5所示,求解模块4包括:
第一计算单元41,用于根据第一方程和第二方程求解得到一总等效阻值;总等效阻值为接触电阻和等效电阻模块的阻值之和;
第二计算单元42,连接第一计算单元41,用于根据总等效阻值和等效电阻模块的阻值的差值,确定接触电阻。
具体的,通过解方程的方式得到一个总的等效阻值,由于这个总等效阻值中除接触电阻外,还包含了芯片100内部的等效电阻模块的阻值,因此本实施例中,总等效阻值和等效电阻模块的阻值的差值即为接触电阻。
作为优选的实施方式,其中,还包括:开关模块300,供流模块200的另一端通过开关模块300可控制地与功能管脚连接。
具体的,在本实施例中,开关模块300可通过继电器实现,来控制外部恒流源I是否接入芯片100的功能管脚。
进一步的,开关模块300还可采用开关、晶体管等其他器件实现通断功能,具体可以根据实际需要进行选择。
本发明还提供一种接触测试方法,包括如上述的接触阻抗测试方法,方法应用于一测试治具,测试治具与一芯片100的功能管脚接触,芯片100还包括于功能管脚和接地端之间的串联连接的一等效二极管防护模块和一等效电阻模块;
接触测试方法包括:
根据求解得到接触电阻判断测试治具与芯片100的功能管脚是否接触良好。
具体的,考虑到在芯片100大批量生产测试过程中,芯片100的各功能管脚与测试治具是否接触良好,对生产测试的准确度影响很大,在本实施例中,通过上述接触阻抗测试方法解方程求解得到的接触电阻,判断测试治具与芯片100的功能管脚是否接触良好,通过接触阻抗测试,可以确保测试治具与芯片100的功能管脚接触良好,从而避免因接触不良造成的测试误差,提高生产测试的准确度;同时能够及时发现并解决测试治具与芯片100的功能管脚接触不良的问题,减少因此造成的生产停滞,提高生产效率。
在一些实施方式中,若无接触电阻或接触电阻过大,则说明测试治具与芯片100的功能管脚的接触不良,需要进行调整或更换测试治具。
本发明还可提供一种测试治具,用于实施如上述的接触测试方法。
具体的,在本实施例中,测试治具通过实施上述接触测试方法来判断与芯片100的功能管脚是否接触良好,提高生产测试的准确度。
采用上述技术方案的优点或有益效果在于:本发明通过向构建得到的阻抗测试回路施加不同的电流,基于基尔霍夫电压定律构建方程组,通过解方程的方法,有效的测量得到芯片测试时的接触阻抗,避免因测试位置问题导致接触阻抗过大而引起测试误差的问题,提升芯片批量生产测试的准确度。
以上仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。

Claims (10)

1.一种接触阻抗测试方法,其特征在于,应用于一芯片,所述芯片包括功能管脚、以及于所述功能管脚和接地端之间的串联连接的一等效二极管防护模块和一等效电阻模块;
所述方法包括:
步骤S1,提供一供流模块,所述供流模块的一端连接所述接地端,所述供流模块的另一端可控制地与所述功能管脚连接,以构建得到一阻抗测试回路;其中所述供流模块的另一端与所述功能管脚接触形成一接触电阻;
步骤S2,控制所述供流模块施加一第一电流,基于基尔霍夫电压定律构建所述阻抗测试回路的一第一方程;
步骤S3,控制所述供流模块施加一第二电流,基于基尔霍夫电压定律构建所述阻抗测试回路的一第二方程;
步骤S4,根据所述第一方程和所述第二方程求解得到所述接触电阻。
2.根据权利要求1所述的接触阻抗测试方法,其特征在于,所述步骤S4包括:
步骤S41,根据所述第一方程和所述第二方程求解得到一总等效阻值;所述总等效阻值为所述接触电阻和所述等效电阻模块的阻值之和;
步骤S42,根据所述总等效阻值和所述等效电阻模块的阻值的差值,确定所述接触电阻。
3.根据权利要求1所述的接触阻抗测试方法,其特征在于,所述第一方程为:
I1*R+UT*ln(1+I1/Is)=V1
其中,I1表示所述第一电流;R表示所述接触电阻和所述等效电阻模块的阻值之和;UT*ln(1+I1/Is)表示所述等效二极管防护模块于施加所述第一电流下的开启压降;UT表示温度电压当量;Is表示反向饱和电流;V1表示所述供流模块施加所述第一电流时的电压;
所述第二方程为:
I2*R+UT*ln(1+I2/Is)=V2
其中,I2表示所述第二电流;V2表示所述供流模块施加所述第二电流时的电压。
4.根据权利要求1所述的接触阻抗测试方法,其特征在于,所述第一电流为直流电流;
所述第二电流为直流电流。
5.一种接触阻抗测试系统,其特征在于,用于实施如权利要求1-4任意一项所述的接触阻抗测试方法,所述系统应用于一芯片,所述芯片包括功能管脚、以及于所述功能管脚和接地端之间的串联连接的一等效二极管防护模块和一等效电阻模块;
还包括:
一回路构建模块,用于提供一供流模块,所述供流模块的一端连接所述接地端,所述供流模块的另一端可控制地与所述功能管脚连接,以构建得到一阻抗测试回路;其中所述供流模块的另一端与所述功能管脚接触形成一接触电阻;
一第一方程构建模块,连接所述供流模块,用于控制所述供流模块施加一第一电流,基于基尔霍夫电压定律构建所述阻抗测试回路的一第一方程;
一第二方程构建模块,连接所述供流模块,用于控制所述供流模块施加一第二电流,基于基尔霍夫电压定律构建所述阻抗测试回路的一第二方程;
求解模块,分别连接所述第一方程构建模块和所述第二方程构建模块,用于根据所述第一方程和所述第二方程求解得到所述接触电阻。
6.根据权利要求5所述的接触阻抗测试系统,其特征在于,所述求解模块包括:
第一计算单元,用于根据所述第一方程和所述第二方程求解得到一总等效阻值;所述总等效阻值为所述接触电阻和所述等效电阻模块的阻值之和;
第二计算单元,连接所述第一计算单元,用于根据所述总等效阻值和所述等效电阻模块的阻值的差值,确定所述接触电阻。
7.根据权利要求5所述的接触阻抗测试系统,其特征在于,所述第一电流为直流电流;
所述第二电流为直流电流。
8.根据权利要求5所述的接触阻抗测试系统,其特征在于,还包括:开关模块,所述供流模块的另一端通过所述开关模块可控制地与所述功能管脚连接。
9.一种接触测试方法,其特征在于,包括如权利要求1-4任意一项所述的接触阻抗测试方法,所述方法应用于一测试治具,所述测试治具与一芯片的功能管脚接触,所述芯片还包括于所述功能管脚和接地端之间的串联连接的一等效二极管防护模块和一等效电阻模块;
所述接触测试方法包括:
根据求解得到所述接触电阻判断所述测试治具与所述芯片的功能管脚是否接触良好。
10.一种测试治具,其特征在于,用于实施如权利要求9所述的接触测试方法。
CN202311317215.1A 2023-10-11 2023-10-11 接触阻抗测试方法及系统、接触测试方法、测试治具 Pending CN117590075A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311317215.1A CN117590075A (zh) 2023-10-11 2023-10-11 接触阻抗测试方法及系统、接触测试方法、测试治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311317215.1A CN117590075A (zh) 2023-10-11 2023-10-11 接触阻抗测试方法及系统、接触测试方法、测试治具

Publications (1)

Publication Number Publication Date
CN117590075A true CN117590075A (zh) 2024-02-23

Family

ID=89919003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311317215.1A Pending CN117590075A (zh) 2023-10-11 2023-10-11 接触阻抗测试方法及系统、接触测试方法、测试治具

Country Status (1)

Country Link
CN (1) CN117590075A (zh)

Similar Documents

Publication Publication Date Title
KR100466984B1 (ko) 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법
CN110098184B (zh) 晶体管器件的静电放电保护
US20140354325A1 (en) Semiconductor layout structure and testing method thereof
EP0720023A1 (en) Test method for power integrated devices
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
CN117590075A (zh) 接触阻抗测试方法及系统、接触测试方法、测试治具
US6188235B1 (en) System and method for verifying proper connection of an integrated circuit to a circuit board
CN103837809A (zh) 测试mosfet匹配性的ic布局及测试方法
US9470719B2 (en) Testing semiconductor devices
CN115565900A (zh) 测试电路及其操作方法
JP2822999B2 (ja) 高温不良選別装置及び高温不良選別方法
JP6996420B2 (ja) 半導体装置の試験方法
KR100396344B1 (ko) 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법
US4489247A (en) Integrated injection logic circuit with test pads on injector common line
CN115097279A (zh) 半导体高压器件的测试结构及晶圆
CN116540048B (zh) 半导体测试方法及测试结构
US20080122446A1 (en) Test pattern
US10859625B2 (en) Wafer probe card integrated with a light source facing a device under test side and method of manufacturing
CN103688180B (zh) 半导体装置的检验装置、检验系统、检验方法、以及检验完成的半导体装置的生产方法
JP7479498B2 (ja) 半導体試験装置および半導体試験方法
US8723528B2 (en) Active 2-dimensional array structure for parallel testing
KR101144638B1 (ko) 유기 전계 발광 소자 테스트 방법
JP2002189054A (ja) 半導体素子の信頼性試験装置
JPH0714901A (ja) 評価用半導体装置
CN115166461A (zh) 测试器件结构单元、并行测试器件结构及晶圆

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination