DE102020119595A1

DE102020119595A1 - Elektronisches testgerät und verfahren zu dessen betrieb

Info

Publication number: DE102020119595A1
Application number: DE102020119595.8A
Authority: DE
Inventors: Kevin Roche; Alfonso Diy; Emanuel-Petre Eni; Josef Niedermeyr; Efren Tarlac
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2019-08-02
Filing date: 2020-07-24
Publication date: 2021-02-04
Also published as: US20210033659A1; CN112305393A; US11740278B2

Abstract

Ein elektronisches Testgerät umfasst einen Leistungsanschluss, der dazu konfiguriert ist, Leistung zu empfangen, eine Schnittstelle für ein zu testendes Bauteil (DUT), mindestens einen Leistungstransistor, der zwischen dem Leistungsanschluss und der Schnittstelle für das DUT in Reihe geschaltet ist, und eine Schutzschaltung. Die Schutzschaltung ist so konfiguriert, dass sie: den mindestens einen Leistungstransistor einschaltet, um den Leistungsanschluss über die Schnittstelle als Teil einer Testroutine elektrisch mit dem DUT zu verbinden; und anschließend den mindestens einen Leistungstransistor nach einer vorgegebenen Verzögerung automatisch ausschaltet, um den Leistungsanschluss von dem DUT elektrisch zu trennen, unabhängig davon, ob das DUT die Testroutine besteht oder nicht. Eine Spannungsklemmschaltung für elektronische Testgeräte und entsprechende Verfahren zum Testen von Vorrichtungen, die solche elektronischen Testgeräte verwenden, werden ebenfalls beschrieben.

Description

HINTERGRUND
Konventionelle dynamische Testverfahren für Leistungshalbleiterbauteile wie Leistungs-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isoliertem Gate), HEMTs (Transistoren mit hoher Elektronenbeweglichkeit), SiC-FETs, Leistungsdioden usw. beinhalten einen induktiven Belastungstest, bei dem eine induktive Last simuliert wird, indem ein Induktor erregt und dann der Induktor von der Energiequelle getrennt wird, um festzustellen, ob ein zu testendes Bauteil (DUT) mit der vom Induktor freigesetzten Energie umgehen kann. Bei einem Test mit geklemmter induktiver Last wird die während des Tests an das DUT angelegte Spannung geklemmt, um das DUT zu schützen, wenn das DUT keine Klemmdiode enthält, und um die Testgerät zu schützen. Die Prüfung mit geklemmter induktiver Last bietet auch einen Ableitungspfad für die im Induktor gespeicherte Energie, nachdem die Prüfung abgeschlossen ist. Die Schnittstellenhardware zur Implementierung des Tests mit geklemmter induktiver Last umfasst eine Sonden-Schnittstellen-Karte für eine dynamische Wafer-Testzelle und liefert dem DUT die notwendige Energie zur Erregung von Defekten, ohne dabei gute Bauteile oder die Testhardware zu beschädigen.
Eine Herausforderung bei einem solchen dynamischen Test besteht darin, wie die Energie des Hochstrom-Klemmlasttests schnell umgeleitet werden kann, wenn ein Bauteil ausfällt, nachdem es dynamisch mit hohen Strömen und hohen Spannungen geschaltet wurde. Wenn die Energie des induktiven Hochstrom-Klemmlasttests nicht schnell abgeleitet wird, kann die Energie Löcher im zu testenden Wafer verursachen, gute Dies (Chips) beschädigen und die Testhardware, z.B. den Wafer-Chuck und die Prüfkopfnadeln, beschädigen.
Konventionelle Energieableitungstechniken für den Test mit geklemmter induktiver Last beinhalten eine parallele Überspannungsschutzschaltung, die einen Teil des Stroms umlenkt, der durch das DUT fließt, wenn die parallele Überspannungsschutzschaltung kurzgeschlossen wird. Ein Teil des Stroms fließt jedoch immer noch durch das DUT und kann groß genug sein, um Schäden zu verursachen. Außerdem gibt es eine Verzögerung, typischerweise einige Mikrosekunden, bevor die parallele Überspannungsschutzschaltung aktiv wird. Herkömmliche Wafer-Sonden-Strombegrenzer werden durch MOSFETs implementiert, die in einen linearen Bereich vorgespannt werden, wenn ein Überstromzustand auftritt. Solche MOSFETbasierten Wafer-Sonden-Strombegrenzer haben jedoch eine relativ langsame Reaktionszeit und erzeugen eine große Wärmemenge.
Daher besteht ein Bedarf an verbesserten Energieableitungs- und Wafer-Sonden-Strombegrenzungstechniken für dynamische Testverfahren für Leistungshalbleiterbauteile.
KURZFASSUNG
Gemäß einer Ausführungsform eines elektronischen Testgeräts umfasst das elektronische Testgerät: einen Leistungsanschluss, der dazu konfiguriert ist, Leistung zu empfangen; eine Schnittstelle für ein zu testendes Bauteil (DUT); mindestens einen Leistungstransistor, der zwischen dem Leistungsanschluss und der Schnittstelle für das DUT in Reihe geschaltet ist; und eine Schutzschaltung, die dazu konfiguriert ist: den mindestens einen Leistungstransistor einzuschalten, um den Leistungsanschluss über die Schnittstelle als Teil einer Testroutine elektrisch mit dem DUT zu verbinden; und anschließend den mindestens einen Leistungstransistor nach einer vorgegebenen Verzögerung automatisch auszuschalten, um den Leistungsanschluss von dem DUT elektrisch zu trennen, unabhängig davon, ob das DUT die Testroutine besteht oder nicht.
Entsprechend einer Ausführungsform einer Spannungsklemmschaltung für elektronische Testgeräte umfasst die Spannungsklemmschaltung mehrere Zweige von in Reihe geschalteten linearen Leistungs-MOSFETs, wobei jeder lineare Leistungs-MOSFET der mehreren linearen Leistungs-MOSFETs eine lineare oder nahezu lineare Beziehung zwischen Gate-Spannung und Drain-Source-Ein-Widerstand aufweist; und eine Schaltung, die dazu konfiguriert ist, zu steuern, welche linearen Leistungs-MOSFETs der mehreren linearen Leistungs-MOSFETs eingeschaltet und welche linearen Leistungs-MOSFETs der mehreren linearen Leistungs-MOSFETs ausgeschaltet sind, um kontinuierliche oder nahezu kontinuierliche Einstellungen einer durch die Spannungsklemmschaltung begrenzten Spannung bereitzustellen.
Entsprechend einer Ausführungsform eines Verfahrens zum Testen eines zu testenden Bauteils (DUT) umfasst das Verfahren das Testen des DUTs über eine DUT-Schnittstelle, wobei die DUT-Schnittstelle über mindestens einen Leistungstransistor, der zwischen der Energiequelle und der DUT-Schnittstelle in Reihe geschaltet ist, elektrisch mit einer Energiequelle verbunden werden kann; das Einschalten des mindestens einen Leistungstransistors, um die Energiequelle über die DUT-Schnittstelle als Teil einer Testroutine elektrisch mit dem DUT zu verbinden; und das anschließende automatische Ausschalten des mindestens einen Leistungstransistors nach einer vorgegebenen Verzögerung, um die Energiequelle unabhängig davon, ob das DUT die Testroutine besteht oder nicht, elektrisch vom DUT zu trennen.
Der Fachmann wird beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beigefügten Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
Figurenliste
Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgerecht zueinander. Gleiche Referenzziffern bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen abgebildeten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsbeispiele sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung detailliert beschrieben.

1 zeigt ein Blockdiagramm einer Ausführungsform eines elektronischen Testgeräts zum Testen von Leistungshalbleiterbauteilen.
2 zeigt ein schematisches Diagramm einer Ausführungsform einer Schutz-/Energieableitungsschaltung, die in dem in 1 gezeigten elektronischen Testgerät enthalten ist.
Die 3 bis 5 veranschaulichen den Stromwenderpfad für die in 2 dargestellte Schutz-/Energieableitungsschaltung während verschiedener Betriebsphasen.
6 zeigt eine schematische Darstellung einer Ausführungsform einer Spannungsklemmschaltung, die in dem in 1 gezeigten elektronischen Testgerät enthalten ist.
7 zeigt einen schematischen Schaltplan einer anderen Ausführungsform einer Spannungsklemmschaltung, die in dem in 1 gezeigten elektronischen Testgerät enthalten ist.
8 zeigt einen Schaltplan einer Strombegrenzerschaltung, die in dem in 1 gezeigten elektronischen Testgerät enthalten ist.

DETAILLIERTE BESCHREIBUNG
Beschrieben wird hier eine Energieableitungstechnik mit einer Abschaltung mit fester Zeitverzögerung für dynamische Testverfahren, wie z.B. das Testen mit geklemmter induktiver Last. Die Energieableitungstechnik wirkt sich auf gute und schlechte Vorrichtungen in gleicher Weise aus. Die hier beschriebene Energieableitungstechnik kann für das Testen mit geklemmter induktiver Last von IGBTs und anderen Arten von Leistungshalbleiterbauteilen wie SiC (Siliziumkarbid)-FETs, Leistungs-MOSFETs, Leistungsdioden usw. von Vorteil sein. Im Allgemeinen kann die hier beschriebene Energieableitungstechnik für das dynamische Testen aller Arten von Hochspannungstransistoren oder -dioden im Leistungspfad von Testgeräten verwendet werden. Im Falle des Tests mit geklemmter induktiver Last wird eine Energieableitungsschaltung zwischen einem DUT und einem Induktor, der von einer Stromversorgung geladen wird, vorgesehen. Die Energieableitungsschaltung ist mit einer vorgegebenen Abschaltzeit programmiert, die unabhängig von jeder Rückkopplung/Überwachung ist, und schaltet das DUT nach der vorgegebenen Verzögerung automatisch ab, um den Ladungsinduktor vom DUT elektrisch zu trennen, unabhängig davon, ob das DUT die Testroutine besteht oder nicht.
Es wird hierin auch eine Spannungsklemmtechnik beschrieben, die in Verbindung mit oder unabhängig von der Energieableitungstechnik verwendet werden kann. Die Spannungsklemmtechnik hat ein stufenloses oder nahezu stufenloses Spannungsklemmverhalten und wird mit linearen MOSFETs realisiert, die eine lineare Beziehung zwischen Gate-Spannung und Rdson (Drain-Source-ein-Widerstand) haben. Durch entsprechende Anpassung der Gate-Spannung der linearen MOSFETs, z.B. über einen Digital-Analog-Wandler (DAC), kann über die linearen MOSFETs ein Spannungsabfall realisiert werden, der gleich der am DUT benötigten Spannung ist. Noch andere Techniken werden hier beschrieben, wie z.B. Strombegrenzungstechniken für die Sondennadeln der Testgeräte.
1 zeigt eine Ausführungsform eines elektronischen Testgerätes 100 zum Testen von Leistungshalbleiterbauteilen wie Leistungs-MOSFETs, IGBTs, HEMTs, SiC-FETs, Leistungsdioden usw. Das elektronische Testgerät 100 umfasst einen Tester 102 zum Implementieren einer oder mehrerer Testroutinen und eine Sonden-Schnittstellen-Karte (engl. „prober interface board“, PIB) 104 zur Kopplung zwischen dem Tester 102 und einem zu testenden Bauteil (DUT) und zur Lieferung von Energie und Testsignalen an das DUT während des Tests. Im Falle des Tests mit geklemmter induktiver Last umfasst das elektronische Testgerät 100 auch eine induktive Last 108, wie z. B. einen Induktor, der vom Tester 102 angeregt wird, und einen optionalen Überspannungsschutzschalter 110 mit Vce-Spitzenwert-Erkennung als weiteren Auslöser zur Aktivierung der Energieableitung während des DUT-Tests. Beim Test mit geklemmter induktiver Last wird unter anderem die vom DUT beim Ausschalten der induktiven Last 108 abgeleitete Energie ausgewertet und/oder gemessen.
Anwendungen wie z.B. im Automobilbereich treiben eine große Anzahl von Aktuatoren wie z.B. Einspritzdüsen, Relais, Ventile (Spülung, Ansaugung, etc.) und verschiedene Spulen an, die meist ein induktives Verhalten aufweisen. Induktive Lasten wie diese und andere Arten von induktiven Lasten werden typischerweise dadurch angetrieben, dass die induktive Last an eine Batteriespannung angeschlossen bleibt und der Stromfluss durch einen Leistungsschalter gesteuert wird. In der AUS-Phase des Leistungsschalters sinkt der Laststrom auf Null, und die zuvor in der induktiven Last gespeicherte Energie sowie die von der Batterie erzeugte Energie müssen abgeführt werden. Ein kleiner Teil dieser Energie wird durch die Last selbst abgeführt, wobei die verbleibende Energie eine Erhöhung der Spannung über dem Leistungsschalter verursacht. Die Spannung über dem Leistungsschalter wird normalerweise durch eine aktive Klemmschaltung begrenzt.
Das in 1 gezeigte elektronische Testgerät 100 kann zur Simulation des Verhaltens einer induktiven Last verwendet werden, um zu prüfen, ob eine Leistungsschaltervorrichtung die Schaltanforderungen einer induktiven Last in Bezug auf hohe Spannungen und hohe Ströme erfüllen kann. Wenn die zu prüfende Leistungsschaltervorrichtung während des dynamischen Schaltens mit hohen Strömen und hohen Spannungen ausfällt, muss die Energie des Tests der induktiven Last mit Hochstromklemmung schnell abgeleitet werden, um katastrophale Schäden an dem Testgerät 100 und anderen Einrichtungen auf demselben Wafer 112 wie der zu prüfenden Leistungsschaltervorrichtung zu verhindern.
Zu diesem Zweck enthält die Sonden-Schnittstellen-Karte 106 des elektronischen Testgerätes 100 mindestens einen Leistungstransistor, wie z.B. mindestens einen SiC-Leistungstransistor, mindestens einen IGBT, mindestens einen HEMT, mindestens einen Leistungs-MOSFET usw., die in Reihe zwischen einem Leistungsanschluss zur Stromversorgung eines DUT und einer Schnittstelle für das DUT geschaltet sind. Der Leistungsanschluss wird während des Tests mit geklemmter induktiver Last von der induktiven Last 108 mit Energie versorgt, und die Schnittstelle für das DUT stellt Leistungs- und Signalisierungsanschlusspunkte an das DUT bereit. Der Leistungsanschluss, das DUT, die DUT-Schnittstelle und mindestens ein Leistungstransistor, der zwischen dem Leistungsanschluss und der DUT-Schnittstelle in Reihe geschaltet ist, sind zur besseren Veranschaulichung in 1 nicht dargestellt.
Die Sonden-Schnittstellen-Karte 106 enthält auch eine Schutzschaltung 114, die das DUT während des Tests nach einer vorgegebenen Verzögerung automatisch vom Leistungsanschluss trennt, unabhängig davon, ob das DUT die Testroutine besteht oder nicht. Während des Testens mit geklemmter induktiver Last treibt eine Gate-Treiberschaltung 118 der Sonden-Schnittstellen-Karte 106 das Gate (G) des DUT als Reaktion auf das entsprechende Steuersignal vom Tester 102. Das DUT wird so geschaltet, dass es anormal hohen Spannungs- und Strombedingungen ausgesetzt wird, wodurch potenzielle Zuverlässigkeitsdefekte beschleunigt werden. Zum Beispiel kann das DUT während des Tests mit geklemmter induktiver Last Spannungen und Strömen ausgesetzt werden, die bis zu viermal (oder mehr) höher sind als die nominalen Abschaltbedingungen, z.B. bis zum Vierfachen des Stroms, aber die Spannung ist auf die Nennspannung oder zumindest auf eine Spannung unter der typischen Durchbruchspannung des DUT begrenzt. Wenn das DUT defekt ist, kann es zu Schäden an dem Testgerät 100 und anderen Vorrichtungen auf demselben Wafer 112 wie dem DUT kommen, es sei denn, die Energie des Hochstrom-Klemmlast-Tests mit induktiver Last wird schnell abgeleitet.
Herkömmliche Ansätze, die die Kollektor-Emitter-Spannung (VCE) eines DUTs während des Tests mit geklemmter induktiver Last überwachen, bieten keine ausreichende Reaktionszeit, um die Energie des Hochstrom-Klemmlast-Tests im Falle eines defekten DUTs sicher und zuverlässig abzuleiten. Das heißt, zu dem Zeitpunkt, an dem eine problematische VCE erkannt wird und die induktive Last schließlich vom DUT abgetrennt wird, können bereits katastrophale Schäden an dem Testgerät und anderen Vorrichtungen aufgetreten sein.
Indem stattdessen das DUT nach einer vorgegebenen Verzögerung automatisch von der induktiven Last 108 getrennt wird, unabhängig davon, ob das DUT die Testroutine besteht oder nicht, wird die Energie des Hochstrom-Klemmlast-Tests sicher und zuverlässig abgeleitet, ohne das Testgerät 100 oder andere Vorrichtungen auf demselben Wafer 112 wie das DUT zu beschädigen. Während des Tests wird das DUT über die DUT-Schnittstelle getestet, die elektrisch mit einer induktiven Energiequelle 102/108 über den mindestens einen Leistungstransistor, der in Reihe zwischen der induktiven Energiequelle 102/108 und der DUT-Schnittstelle geschaltet ist, verbunden werden kann. Die Schutzschaltung 114 schaltet den mindestens einen Leistungstransistor ein, der zwischen der induktiven Energiequelle 102/108 und der DUT-Schnittstelle in Reihe geschaltet ist, um die induktive Energiequelle 102/108 als Teil einer Testroutine über die DUT-Schnittstelle elektrisch mit dem DUT zu verbinden. Die Schutzschaltung 114 schaltet anschließend und automatisch den mindestens einen Leistungstransistor, der zwischen der induktiven Energiequelle 102/108 und der DUT-Schnittstelle in Reihe geschaltet ist, nach einer vorgegebenen Verzögerung ab, um die induktive Energiequelle 102/108 vom DUT elektrisch zu trennen, unabhängig davon, ob das DUT die Testroutine besteht oder nicht.
Die vorgegebene Verzögerung, mit der die Schutzschaltung 114 die induktive Energiequelle 102/108 vom DUT trennt, kann programmierbar sein, z.B. in einem EEPROM (elektrisch löschbarer programmierbarer Festwertspeicher) oder einem anderen Typ von nichtflüchtigem Speicher (NVRAM) 116 gespeichert werden, sodass das elektronische Testgerät 100 mit verschiedenen Typen von DUTs kompatibel ist. In einer anderen Ausführungsform wird die vorgegebene Verzögerung durch einen Zähler auf einem FPGA (programmierbares Logikgatter) in einem Controller 124 für die Sonden-Schnittstellen-Karte 106 implementiert. In einer weiteren Ausführungsform wird die vorgegebene Verzögerung durch einen Funktionsgenerator mit NVRAM 116 implementiert. Dementsprechend kann das elektronische Testgerät 100 verschiedene vorgegebene Verzögerungen für das Testen verschiedener Vorrichtungstypen verwenden, ohne dass ein Neudesign oder eine andere Sonden-Schnittstellen-Karte erforderlich ist.
Das elektronische Testgerät 100 kann andere Komponenten und verschiedene Arten von Kommunikationsbussystemen wie 1-Wire, I²C, RS232, paralleler Datenbus, Glasfaser usw. enthalten, um die Kommunikation zwischen dem Tester 102 und der Sonden-Schnittstellen-Karte 106 und zwischen dem Tester 102 und/oder der Sonden-Schnittstellen-Karte 106 und anderen Vorrichtungen wie einem Host-Computer oder Server 120 zu erlauben. Die Sonden-Schnittstellen-Karte kann z.B. eine Kommunikationskarte 122 mit einem Controller 124 wie z.B. einer CPU und einem lokalen DC-DC-Wandler enthalten. Die Sonden-Schnittstellen-Karte 106 kann auch andere Schaltungen enthalten, wie z.B. einen Stromsensor (I_sen) 126, einen Strombegrenzer (I_lim) 128 für Sondennadeln (nicht in 1 dargestellt) der DUT-Schnittstelle, einen Lichtbogendetektor 130 zum Erkennen von Lichtbögen am Wafer 112 mit dem DUT über einen Lichtbogensensor 132, eine Spannungsklemmschaltung 134 mit Spitzenspannungs- und Stromerkennungsschaltung usw. Wenn eine optische Kommunikation zwischen dem Tester 102 und der Sonden-Schnittstellen-Karte 106 verwendet wird, kann die Sonden-Schnittstellen-Karte 106 eine optische Wandlerschnittstelle 136 zur Ermöglichung dieser Kommunikation enthalten. Die Kommunikationsbussysteme des elektronischen Testgerätes 100 sind in 1 durch Linien mit Pfeilen dargestellt.
2 zeigt eine Ausführungsform der Schutzschaltung 114, die in der Sonden-Schnittstellen-Karte 106 des elektronischen Testgeräts 100 enthalten oder mit dieser verbunden ist. Mindestens ein Leistungstransistor TP ist zwischen einem Leistungsanschluss 200 der Sonden-Schnittstellen-Karte 106 und einer DUT-Schnittstelle 202 der Sonden-Schnittstellen-Karte 106 in Reihe geschaltet. Bei dem mindestens einen Leistungstransistor TP kann es sich um mindestens einen SiC-Leistungstransistor, mindestens einen IGBT, mindestens einen HEMT, mindestens einen Leistungs-MOSFET usw. handeln. Im Falle von SiC-Leistungstransistoren ist SiC schneller als Si und für Hochspannungs- und Hochstrombedingungen geeignet. SiC-Leistungstransistoren eignen sich daher besonders gut als Energieableitungsschalter, z.B. beim Testen von IGBTs. SiC-Leistungstransistoren wie z.B. SiC-JFETs oder SiC-MOSFETs können als der mindestens eine Leistungstransistor TP verwendet werden. Der mindestens eine Leistungstransistor TP kann, wie dargestellt, eine integrierte Body-Diode enthalten. Im Allgemeinen können beliebige Hochspannungstransistoren im Leistungspfad des elektronischen Testgeräts 100 verwendet und mit einer vorgegebenen Abschaltzeit programmiert werden, die unabhängig von einer Rückkopplung/Überwachung ist.
Die DUT-Schnittstelle 202 enthält Sonden (nicht abgebildet) zur Herstellung eines elektrischen Kontakts mit einem DUT. Das DUT ist in 2 als IGBT dargestellt, kann aber jede Art von Leistungstransistor sein. In einer Ausführungsform ist das DUT Teil eines Halbleiterwafers 112 mit einer Vielzahl von Vorrichtungen, und die DUT-Schnittstelle 202 ist so konfiguriert, dass sie den Halbleiterwafer 112 über die Sonden sondiert.
In 2 enthält die Schutzschaltung 114, die in der Sonden-Schnittstellen-Karte 106 enthalten oder ihr zugeordnet ist, eine Gate-Treiberschaltung 204, die dazu konfiguriert ist, einen Gate-Anschluss des mindestens einen Leistungstransistors TP anzusteuern. Jede Art von Schaltung, die zur Ansteuerung eines Gate-Anschlusses eines Leistungstransistors betreibbar ist, kann verwendet werden. Zum Beispiel kann die Gate-Treiberschaltung 204 ein IC-Gate-Treiber, eine Darlington-Konfiguration usw. sein. Die Schutzschaltung enthält auch einen Controller 206, der der gleiche oder ein anderer Controller als der Hauptcontroller 124 der Sonden-Schnittstellen-Karte 106 sein kann.
Der Schutzschaltungs-Controller 206 liefert ein erstes Logiksignal S1 an die Gate-Treiberschaltung 204 zum Einschalten des mindestens einen Leistungstransistors TP und zur elektrischen Verbindung des Leistungsanschlusses 200 der Sonden-Schnittstellen-Karte 106 mit dem DUT als Teil einer Testroutine. Der Schutzschaltungs-Controller 206 liefert anschließend ein zweites Logiksignal S2 an die Gate-Treiberschaltung 204 zum Ausschalten des mindestens einen Leistungstransistors TP nach einer vorgegebenen Verzögerung, sodass der Leistungsanschluss 200 elektrisch vom DUT getrennt wird, unabhängig davon, ob das DUT die Testroutine besteht oder nicht.
Das erste Logiksignal S1 kann einem logischen High- oder Low-Signal entsprechen, und das zweite Logiksignal S2 kann den entgegengesetzten Signalpegel haben. Die Gate-Treiberschaltung 204 kann die Logiksignale S1, S2 auf den geeigneten Spannungspegel zur Betätigung des Gates des mindestens einen Leistungstransistors TP pegelverschieben. Die Signale S1, S2 zur Steuerung des Ein/Aus-Zustands des mindestens einen Leistungstransistors TP können stattdessen die richtigen Spannungspegel haben, wenn sie in die Gate-Treiberschaltung 204 für den mindestens einen Leistungstransistor TP eingegeben werden.
Der Controller 208 des Testers 102 erzeugt ein Signal DUT an/aus, das steuert, wann das DUT als Teil einer Testroutine eingeschaltet wird. In einer Ausführungsform wird der Beginn der vorgegebenen Verzögerung durch ein Gate-Signal DUT an/aus bestimmt oder ausgelöst, das von einem Controller 208 des Testers 102 erzeugt wird und das steuert, wann das DUT zu Beginn einer neuen Testroutine eingeschaltet wird. In einer anderen Ausführungsform wird ein schneller Spannungskomparator in der Spannungsklemmschaltung 134 verwendet, um den Beginn der vorgegebenen Verzögerung zu bestimmen. Das Spannungskomparator-Verfahren soll geeignete Testbedingungen gewährleisten, Waferschäden verhindern und Schwankungen von Bauteil zu Bauteil und von Charge zu Charge reduzieren.
Für den Fall, dass das vom Tester-Controller 208 erzeugte DUT an/aus-Signal ein Triggersignal für den Schutzschaltungs-Controller 206 ist, kann der Schutzschaltungs-Controller 206 eine Triggerschaltung 209 enthalten, wie z.B. einen Schmitt-Trigger zur Erkennung der steigenden oder fallenden Flanke des Signals DUT_an/aus, der steuert, wann das DUT als Teil der Testroutine eingeschaltet wird. Die Schutzschaltungs-Steuereinheit 206 kann auch eine Zähler- oder Zeitschaltung 210 enthalten, die auf die vorgegebene Verzögerung programmiert ist und auf das Ausgangssignal der Triggerschaltung 209 anspricht. Zum Beispiel kann die Triggerschaltung 209 als Reaktion auf die steigende oder fallende Flanke des DUT an/aus-Signals einen Impuls Vg mit einer Dauer ‚X‘ im Bereich von Mikrosekunden erzeugen. Der Impuls Vg betätigt die Zähler-/Zeitgeber-Schaltung 210. Der Ausgang der Zähler-/Zeitgeber-Schaltung 210 wechselt nach der vorgegebenen Verzögerung ab dem Zeitpunkt, zu dem die Triggerschaltung 209 den positiven Impuls Vg erzeugt hat, von S1 auf S2 und schaltet automatisch den mindestens einen Leistungstransistor TP ab und trennt den Leistungsanschluss 200 der Sonden-Schnittstellen-Karte 106 elektrisch vom DUT, unabhängig davon, ob das DUT die Testroutine besteht oder nicht.
Zu Beginn einer Testroutine mit geklemmter induktiver Last erzeugt der Tester-Controller 208 ein Signal S_schließen, das eine Schaltvorrichtung 212 zum Anschluss einer Energiequelle 213 des Testers 102 an die induktive Last 108 schließt.
In 3 ist der Strompfad auf gestrichelten Linien mit Pfeilen dargestellt, während sich die induktive Last 108 auflädt. Der Strom der induktiven Last wird mit I_L bezeichnet und kann mehrere hundert Ampere überschreiten.
Sobald die induktive Last 108 auf einen ausreichenden Pegel angeregt ist, der für verschiedene Typen von DUTs programmierbar sein kann, öffnet der Tester-Controller 208 die Schaltvorrichtung 212, um die Energiequelle 213 von der induktiven Last 108 zu trennen. Zu diesem Zeitpunkt erscheint die induktive Last 108 dem DUT als induktive Energiequelle, und die in der induktiven Last 108 gespeicherte Energie bewirkt eine Erhöhung der Spannung über dem DUT. Der Stromwenderpfad verläuft durch das DUT und kehrt durch die Spannungsklemmschaltung 134 zurück, die zur besseren Veranschaulichung in 2 als Zenerdioden-Implementierung dargestellt ist.
4 zeigt den Strompfad, nachdem die Energiequelle 213 von der induktiven Last 108 abgetrennt wurde, aber bevor der Schutzschaltungs-Controller 206 automatisch den mindestens einen Leistungstransistor TP abschaltet, der zwischen der Leistungsanschluss 200 der Sonden-Schnittstellen-Karte 106 und dem DUT in Reihe geschaltet ist. Strom kommutiert über eine in Durchlassrichtung vorgespannte Diodenvorrichtung 214 zum DUT und zurück zur induktiven Last 108. Wenn der Kollektorstrom Ic im DUT gegen Null geht, klemmt die Spannungsklemmschaltung 134 die Spannung über den mindestens einen Leistungstransistor TP und das DUT, das mit dem mindestens einen Leistungstransistor TP in Reihe geschaltet ist. Im Falle einer Zener-Implementierung geht die Spannungsklemmschaltung 134 beispielsweise in den Lawinenbetrieb über und beginnt zu leiten, wobei sie die Spannung über den mindestens einen Leistungstransistor TP und das DUT klemmt.
Wenn die vorgegebene Verzögerung abgelaufen ist, schaltet der Schutzschaltungs-Controller 206 den mindestens einen Leistungstransistor TP ab, der zwischen dem Leistungsanschluss 200 der Sonden-Schnittstellen-Karte 106 und dem DUT in Reihe geschaltet ist. Dadurch wird die Leistungsanschluss 200 automatisch vom DUT getrennt, unabhängig davon, ob das DUT die Testroutine besteht oder nicht. Wie oben erläutert, kann dies bedeuten, dass die Triggerschaltung 209 als Reaktion auf die steigende oder fallende Flanke des Signals DUT_an/aus einen Impuls Vg erzeugt, der steuert, wann das DUT als Teil der Testroutine mit geklemmter induktiver Last eingeschaltet wird. Der Impuls Vg betätigt die Zähler-/Zeitgeberschaltung 210 des Schutzschaltungs-Controllers 206, die ihrerseits das Signal S2 erzeugt, nachdem eine in die Zähler-/Zeitgeberschaltung 210 programmierte vorgegebene Verzögerung abgelaufen ist. Das Signal S2 bewirkt die automatische Abschaltung des mindestens einen Leistungstransistors TP, wodurch der Leistungsanschluss 200 der Sonden-Schnittstellen-Karte 106 vom DUT elektrisch getrennt wird, unabhängig davon, ob das DUT die Testroutine besteht oder nicht.
5 zeigt den Strompfad, nachdem der Schutzschaltungs-Controller 206 den mindestens einen Leistungstransistor TP abschaltet, der zwischen der Leistungsanschluss 200 der Sonden-Schnittstellen-Karte 106 und dem DUT in Reihe geschaltet ist. Der Strom Ic im DUT hat null erreicht, und die Spannungsklemmschaltung 134 befindet sich im Falle einer Zenerdioden-Implementierung vollständig im Lawinenbetrieb. Der induktive Laststrom I_L geht schließlich auf Null.
Die Strombegrenzerschaltung 128 des elektronischen Testgerätes 100 ist so konfiguriert, dass sie den Strom begrenzt, der während des Tests durch die Sonden das DUT-Schnittstelle 202 fließen darf, und die Spannungsklemmschaltung 134 ist so konfiguriert, dass sie die Spannung begrenzt, die vom Leistungsanschluss 200 der Sonden-Schnittstellen-Karte 106 an den mindestens einen Leistungstransistor TP angelegt wird. Als nächstes werden Ausführungsformen der Spannungsklemmschaltung 134 beschrieben, gefolgt von Ausführungsformen der Strombegrenzerschaltung 128.
Die Spannungsklemmschaltung 134 begrenzt die Spannung über dem DUT während des Tests. Während des Tests mit geklemmter induktiver Last absorbiert die Spannungsklemmschaltung 134 auch Energie, nachdem die induktive Last 108 von der Tester-Energiequelle 213 getrennt wurde, z.B. wie in 4-5 gezeigt.
6 zeigt eine Ausführungsform der Spannungsklemmschaltung 134 des elektronischen Testgerätes 100. Gemäß dieser Ausführungsform liefert die Spannungsklemmschaltung 134 eine Klemmspannung für das DUT in diskreten Spannungsstufen. Die Spannungsklemmschaltung 134 enthält mehrere in Reihe geschaltete Leistungs-MOSFETs Q1-Q17 mit unterschiedlichen Spannungsabgriffspunkten („XXXV Tap“). Jeder Leistungs-MOSFET Q1-Q17 ist lawinentauglich und in der Lage, Energie zu verarbeiten, die über den in den 3-5 dargestellten Stromwenderpfad gewandelt wird, wenn der mindestens eine Leistungstransistor TP, der zwischen dem Leistungsanschluss 200 der Sonden-Schnittstellen-Karte 106 und dem DUT in Reihe geschaltet ist, abgeschaltet wird.
Die Durchbruchspannung der Leistungs-MOSFETs Q1-Q17 wird verwendet, um die während des Tests über das DUT angelegte Spannung zu Begrenzen. Lawinentaugliche Leistungs-MOSFETs können mit der Energie umgehen, die nach dem Abschalten des mindestens einen Leistungstransistors TP, der zwischen dem Leistungsanschluss 200 der Sonden-Schnittstellen-Karte 106 und dem DUT in Reihe geschaltet ist, in sie hineingeleitet wird. Die Leistungs-MOSFETs Q1-Q17 haben unterschiedliche Nennspannungen, und die verschiedenen Abgriffspunkte liefern unterschiedliche Spannungspegel.
Die Spannungsklemmschaltung 134 enthält auch eine Schaltung 300, die dazu konfiguriert ist, zu steuern, welche Leistungs-MOSFETs Q1-Q17 eingeschaltet und welche Leistungs-MOSFETs Q1-Q17 ausgeschaltet sind, um über die verschiedenen Abgriffspunkte diskrete Einstellungen bis zum Grenzwert der von der Spannungsklemmschaltung 134 an den mindestens einen Leistungstransistor TP angelegten Spannung zu ermöglichen. Die Schaltung 300 zur Steuerung, welche Leistungs-MOSFETs Q1-Q17 eingeschaltet und welche Leistungs-MOSFETs Q1-Q17 ausgeschaltet sind, ist als Spannungsquellen V1, V5, V7 und V8 dargestellt, da die Schaltung 300 die Gate-Spannung der Leistungs-MOSFETs Q1-Q17 entsprechend steuert. Die Spannungen V1, V5, V7 und V8 bestimmen oder stellen die Spannung der Klemmschaltung 134 ein. Wenn einer der Leistungs-MOSFETs Q1-Q17 eingeschaltet wird, tritt an diesem MOSFET ein kleiner Spannungsabfall auf. Wenn dieser Leistungs-MOSFET ausgeschaltet wird, geht dieser MOSFET in Durchbruch und erhöht die Durchbruchspannung der Klemmschaltung 134. Die Schaltung 300 zur Steuerung der Leistungs-MOSFETs Q1-Q17 kann Teil des Hauptcontrollers 123 der Sonden-Schnittstellen-Karte 106 oder eine andere Schaltung sein. In einer anderen Ausführungsform enthält die Spannungsklemmschaltung 134 des elektronischen Testgerätes 100 eine oder mehrere in Reihe geschaltete Klemmdioden, z.B. wie schematisch durch die Zenerdiode in 2 dargestellt.
7 zeigt eine weitere Ausführungsform der Spannungsklemmschaltung 134 des elektronischen Testgeräts 100. Nach dieser Ausführungsform liefert die Spannungsklemmschaltung 134 eine Klemmspannung für den DUT, die stufenlos oder nahezu stufenlos einstellbar ist. Die Spannungsklemmschaltung 134 enthält mehrere Zweige von in Reihe geschalteten linearen Leistungs-MOSFETs Q1-Q8. Jeder lineare Leistungs-MOSFET Q1-Q8 hat eine lineare oder nahezu lineare Beziehung zwischen Gate-Spannung und Drain-Source-Ein-Widerstand (Rdson). Die Spannungsklemmschaltung 134 enthält auch eine Schaltung 400, die dazu konfiguriert ist, zu steuern, welche linearen Leistungs-MOSFETs Q1-Q8 eingeschaltet und welche linearen Leistungs-MOSFETs Q1-Q8 ausgeschaltet sind, und zwar über ein Signal VOUT, das an die jeweiligen Gates der linearen Leistungs-MOSFETs Q1-Q8 angelegt wird, um eine kontinuierliche oder nahezu kontinuierliche Anpassung der von der Spannungsklemmschaltung 134 bereitgestellten Spannungsklemmschwelle zu ermöglichen. Die geklemmte Spannung erscheint an den Anschlüssen, die in 7 mit „DUT COLLECTOR“ und „DUT EMITTER“ bezeichnet sind.
In einer Ausführungsform erhält die Schaltung 400 zur Steuerung der linearen MOSFETs Q1-Q8 einen Input VCLAMP von einem DAC. Die Gate-Spannungen der linearen Leistungs-MOSFETs Q1-Q8 können über das Signal VOUT als Reaktion auf den DAC Output VCLAMP eingestellt werden, um einen Spannungsabfall über den linearen Leistungs-MOSFETs Q1-Q8 zu erzeugen, der der am DUT zulässigen Spannung entspricht. Zum Beispiel kann der DAC Output VCLAMP im Bereich von 1V bis 5V liegen und eine Auflösung im Millivoltbereich haben. Der entsprechende Spannungsklemmbereich der Spannungsklemmschaltung 134 kann z.B. 196V bis 980V betragen.
Die Spannungsklemmschaltung 134 enthält auch ein Vorlade-Netzteil 402 mit einem oder mehreren Netzteilen 404, wie z.B. DC/DC-Wandlern, die zur Verkürzung der Reaktionszeit beitragen, sodass die Spannungsklemmschaltung 134 schneller reagieren kann. Das Vorlade-Netzteil 402 funktioniert wie ein lineares Netzteil und wird von einem Spannungsregler 406, wie z.B. einem weiteren DC/DC-Wandler, gesteuert. Die in 7 gezeigte Spannungsklemmschaltung 134 kann mit der schnellen Schutz-/Energieableitungstechnik verwendet werden, die durch die hier zuvor beschriebene Schutzschaltung 114 implementiert wurde, oder auch nicht. Bei Verwendung in Verbindung mit der Schutzschaltung 114 begrenzt die dynamische Spannungsklemme an den in 7 mit ‚SAMMLER‘ und ‚EMITTER‘ bezeichneten Anschlüssen die Spannung, die an den mindestens einen Leistungstransistor TP angelegt wird, der mit dem DUT in Reihe geschaltet ist.
8 zeigt eine Ausführungsform der Strombegrenzerschaltung 128 des elektronischen Testgerätes 100. Nach dieser Ausführungsform enthält die Strombegrenzerschaltung 128 einen separaten IGBT oder Leistungs-MOSFET 500, der elektrisch mit jeder einzelnen Sonde 502 der DUT-Schnittstelle 202 der Sonden-Schnittstellen-Karte 106 verbunden ist. Jeder separate IGBT/Leistungs-MOSFET 500 ist so konfiguriert, dass er den Strom, der durch die mit dem IGBT/Leistungs-MOSFET 500 elektrisch verbundene Sonde 502 fließen darf, begrenzt, indem er in Entsättigung arbeitet.
Wenn ein lokalisierter Kurzschluss 504 auf dem Wafer 506 auftritt, der das zu testende DUT enthält, würde ein Großteil des Stroms durch die Sonde(n) 502 fließen, die dem lokalisierten Kurzschluss am nächsten liegt (liegen), wenn die Strombegrenzer 500 nicht vorgesehen wären. Durch die Bereitstellung der Strombegrenzer 500 wird der Strom durch jede einzelne Sonde 502 begrenzt. Wenn z.B. auf der DUT-Schnittstelle 202 der Sonden-Schnittstellen-Karte 106 einhundert Sonden 502 wären und fünfzig der Sonden 502 fehlen würden, würde die Strombegrenzerschaltung 128 nur eine vorgewählte Strommenge auf die fünfzig verfügbaren Sonden 502 fließen lassen und somit einen Schutz pro Sonde bieten. Wenn jeder IGBT/Leistungs-MOSFET 500 in Entsättigung betrieben wird, bleibt der Strom bei weiter ansteigender Spannung konstant, was zu einer Strombegrenzung führt, die relativ fest oder unabhängig von Spannungsänderungen ist. Ohne die Strombegrenzer 500 fließt der Großteil des Stroms durch den/die Pin(s), der/die dem lokalisierten Kurzschluss 504 am nächsten liegt/liegen.
Obwohl die vorliegende Offenbarung nicht derart begrenzt ist, zeigen die folgenden nummerierten Beispiele einen oder mehrere Aspekte der Offenbarung.
Beispiel 1. Elektronisches Testgerät, das Folgendes umfasst: einen Leistungsanschluss, der dazu konfiguriert ist, dass er Leistung empfängt; eine Schnittstelle für ein zu testendes Bauteil (DUT); mindestens einen Leistungstransistor, der zwischen dem Leistungsanschluss und der Schnittstelle für das DUT in Reihe geschaltet ist; und eine Schutzschaltung, die dazu konfiguriert ist: den mindestens einen Leistungstransistor einzuschalten, um den Leistungsanschluss mit dem DUT über die Schnittstelle als Teil einer Testroutine elektrisch zu verbinden; und anschließend den mindestens einen Leistungstransistor nach einer vorgegebenen Verzögerung automatisch auszuschalten, um den Leistungsanschluss vom DUT elektrisch zu trennen, unabhängig davon, ob das DUT die Testroutine besteht oder nicht.
Beispiel 2. Elektronisches Testgerät nach Beispiel 1, wobei die Schutzschaltung umfasst: eine Gate-Treiberschaltung, die dazu konfiguriert ist, einen Gate-Anschluss des mindestens einen Leistungstransistors anzusteuern; und einen Controller, der dazu konfiguriert ist: ein erstes Logiksignal an die Gate-Treiberschaltung zum Einschalten des mindestens einen Leistungstransistors zu liefern, sodass der mindestens eine Leistungstransistor den Leistungsanschluss mit dem DUT über die Schnittstelle als Teil der Testroutine elektrisch verbindet; und anschließend ein zweites Logiksignal an die Gate-Treiberschaltung zum Ausschalten des mindestens einen Leistungstransistors nach der vorgegebenen Verzögerung zu liefern, sodass der mindestens eine Leistungstransistor den Leistungsanschluss vom DUT elektrisch trennt, unabhängig davon, ob das DUT die Testroutine besteht oder nicht.
Beispiel 3. Elektronisches Testgerät nach Beispiel 2, wobei ein Signal, das steuert, wann das DUT als Teil der Testroutine eingeschaltet wird, ein Triggersignal für den Controller ist, und bei der der Controller einen Zähler oder eine Zeitgeberschaltung umfasst, der/die auf die vorgegebene Verzögerung programmiert ist und auf das Triggersignal anspricht.
Beispiel 4. Elektronisches Testgerät nach einem der Beispiele 1 bis 3, wobei die vorgegebene Verzögerung programmierbar ist, sodass das elektronische Testgerät mit verschiedenen Typen von DUTs kompatibel ist.
Beispiel 5. Elektronisches Testgerät nach einem der Beispiele 1 bis 4, wobei der mindestens eine Leistungstransistor ein Siliziumkarbid-Leistungstransistor (SiC) ist.
Beispiel 6. Elektronisches Testgerät nach einem der Beispiele 1 bis 4, wobei der mindestens eine Leistungstransistor ein Bipolartransistor mit isoliertem Gate (IGBT) ist.
Beispiel 7. Elektronisches Testgerät nach einem der Beispiele 1 bis 6, wobei die Schnittstelle für das DUT eine Vielzahl von Sonden umfasst, die so konfiguriert sind, dass sie einen elektrischen Kontakt mit dem DUT herstellen.
Beispiel 8. Elektronisches Testgerät nach Beispiel 7, wobei das DUT Teil eines Halbleiterwafers mit einer Vielzahl von Vorrichtungen ist, und wobei das elektronische Testgerät eine Sonden-Schnittstellen-Karte ist, die dazu konfiguriert ist, den Halbleiterwafer über die Vielzahl von Sonden zu sondieren.
Beispiel 9. Elektronisches Testgerät nach Beispiel 7 oder 8, das ferner eine Strombegrenzerschaltung umfasst, die dazu konfiguriert ist, den Strom zu begrenzen, der durch die Vielzahl von Sonden fließen darf.
Beispiel 10. Elektronisches Testgerät nach Beispiel 9, bei dem die Strombegrenzerschaltung einen separaten IGBT umfasst, der elektrisch mit jeder einzelnen Sonde der Mehrzahl von Sonden verbunden ist, wobei jeder separate IGBT dazu konfiguriert ist, den Strom, der durch die elektrisch mit dem IGBT verbundene Sonde fließen darf, zu begrenzen, indem er in Entsättigung arbeitet.
Beispiel 11. Elektronisches Testgerät nach einem der Beispiele 1 bis 10, das ferner eine Spannungsklemmschaltung umfasst, die dazu konfiguriert ist, die vom Leistungsanschluss an den mindestens einen Leistungstransistor angelegte Spannung zu begrenzen.
Beispiel 12. Elektronisches Testgerät nach Beispiel 11, wobei der Leistungsanschluss dazu konfiguriert ist, von einer induktiven Energiequelle versorgt zu werden, und bei dem die Spannungsklemmschaltung Teil eines Stromwenderpfades mit der induktiven Energiequelle ist, wenn der mindestens eine Leistungstransistor ausgeschaltet ist.
Beispiel 13. Elektronisches Testgerät nach Beispiel 11 oder 12, wobei die Spannungsklemmschaltung eine oder mehrere in Reihe geschaltete Klemmdioden umfasst.
Beispiel 14. Elektronisches Testgerät nach Beispiel 11 oder 12, wobei die Spannungsklemmschaltung umfasst: eine Vielzahl von in Reihe geschalteten Leistungs-MOSFETs mit verschiedenen Spannungsabgriffspunkten, wobei jeder Leistungs-MOSFET der Vielzahl von Leistungs-MOSFETs lawinentauglich ist und in der Lage ist, Energie zu verarbeiten, die durch den Stromwenderpfad gewandelt wird, wenn der mindestens eine Leistungstransistor ausgeschaltet ist; und eine Schaltung, die dazu konfiguriert ist, zu steuern, welche Leistungs-MOSFETs der Vielzahl von Leistungs-MOSFETs eingeschaltet sind und welche Leistungs-MOSFETs der Vielzahl von Leistungs-MOSFETs ausgeschaltet sind, um diskrete Einstellungen des Grenzwerts der an den mindestens einen Leistungstransistor durch die Spannungsklemmschaltung angelegten Spannung bereitzustellen.
Beispiel 15. Elektronisches Testgerät nach Beispiel 11 oder 12, wobei die Spannungsklemmschaltung umfasst: mehrere Zweige von in Reihe geschalteten linearen Leistungs-MOSFETs, wobei jeder lineare Leistungs-MOSFET der mehreren linearen Leistungs-MOSFETs eine lineare oder nahezu lineare Beziehung zwischen Gate-Spannung und Drain-Source-Ein-Widerstand aufweist; und eine Schaltung, die dazu konfiguriert ist, zu steuern, welche linearen Leistungs-MOSFETs der mehreren linearen Leistungs-MOSFETs eingeschaltet und welche linearen Leistungs-MOSFETs der mehreren linearen Leistungs-MOSFETs ausgeschaltet sind, um kontinuierliche oder nahezu kontinuierliche Einstellungen des Grenzwerts der Spannung bereitzustellen, die durch die Spannungsklemmschaltung an den mindestens einen Leistungstransistor angelegt wird.
Beispiel 16. Spannungsklemmschaltung für ein elektronisches Testgerät, wobei die Spannungsklemmschaltung Folgendes umfasst: eine Vielzahl von Zweigen von in Reihe geschalteten linearen Leistungs-MOSFETs, wobei jeder lineare Leistungs-MOSFET der mehreren linearen Leistungs-MOSFETs eine lineare oder nahezu lineare Beziehung zwischen Gate-Spannung und Drain-Source-Ein-Widerstand aufweist; und eine Schaltung, die dazu konfiguriert ist, zu steuern, welche linearen Leistungs-MOSFETs der mehreren linearen Leistungs-MOSFETs eingeschaltet sind und welche linearen Leistungs-MOSFETs der mehreren linearen Leistungs-MOSFETs ausgeschaltet sind, um kontinuierliche oder nahezu kontinuierliche Einstellungen einer durch die Spannungsklemmschaltung begrenzten Spannung bereitzustellen.
Beispiel 17. Verfahren zum Testen eines zu testenden Bauteils (DUT), wobei das Verfahren Folgendes umfasst: Testen des DUT über eine DUT-Schnittstelle, wobei die DUT-Schnittstelle elektrisch mit einer Energiequelle über mindestens einen Leistungstransistor, der zwischen der Energiequelle und der DUT-Schnittstelle in Reihe geschaltet ist, verbunden werden kann; Einschalten des mindestens einen Leistungstransistors, um die Energiequelle als Teil einer Testroutine über die DUT-Schnittstelle elektrisch mit dem DUT zu verbinden; und anschließendes automatisches Ausschalten des mindestens einen Leistungstransistors nach einer vorgegebenen Verzögerung, um die Energiequelle unabhängig davon, ob das DUT die Testroutine besteht oder nicht, elektrisch vom DUT zu trennen.
Beispiel 18. Verfahren nach Beispiel 17, ferner umfassend: Begrenzen des Stroms, der durch eine Vielzahl von Sonden er DUT-Schnittstelle zum DUT fließen darf, durch Betreiben eines separaten IGBT, der mit jeder einzelnen Sonde der Vielzahl von Sonden elektrisch verbunden ist, in Entsättigung.
Beispiel 19. Verfahren nach Beispiel 17 oder 18, ferner umfassend: Begrenzen der Spannung, die von der Energiequelle an den wenigstens einen Leistungstransistor angelegt wird, durch Steuern einer Vielzahl von lawinentauglichen Leistungs-MOSFETs, die mit verschiedenen Spannungsabgriffspunkten in Reihe geschaltet sind, durch Steuern, welche Leistungs-MOSFETs der Vielzahl von Leistungs-MOSFETs eingeschaltet sind und welche Leistungs-MOSFETs der Vielzahl von Leistungs-MOSFETs ausgeschaltet sind, wodurch diskrete Einstellungen des Grenzwerts der an den wenigstens einen Leistungstransistor angelegten Spannung bereitgestellt werden.
Beispiel 20. Verfahren nach Beispiel 17 oder 18, ferner umfassend: Begrenzen der Spannung, die von der Energiequelle an den wenigstens einen Leistungstransistor angelegt wird, durch Steuern einer Vielzahl von Zweigen von in Reihe geschalteten linearen Leistungs-MOSFETs, die eine lineare oder nahezu lineare Beziehung zwischen Gate-Spannung und Drain-Source-Ein-Widerstand aufweisen, durch Steuern, welche linearen Leistungs-MOSFETs der Vielzahl von linearen Leistungs-MOSFETs eingeschaltet sind und welche linearen Leistungs-MOSFETs der Vielzahl von linearen Leistungs-MOSFETs ausgeschaltet sind, wodurch kontinuierliche oder nahezu kontinuierliche Einstellungen des Grenzwerts der an den wenigstens einen Leistungstransistor angelegten Spannung bereitgestellt werden.
Begriffe wie „erster“, „zweiter“ und dergleichen werden verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sind auch nicht als Einschränkung gedacht. Ähnliche Begriffe beziehen sich in der gesamten Beschreibung auf ähnliche Elemente.
In der hier verwendeten Form sind die Begriffe „haben“, „enthalten“, „einschließen“, „umfassen“ und dergleichen offene Begriffe, die auf das Vorhandensein der angegebenen Elemente oder Merkmale hinweisen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der“ sollen sowohl den Plural als auch den Singular einschließen, sofern aus dem Kontext nicht eindeutig etwas anderes hervorgeht.
Es ist zu verstehen, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich anders angegeben.
Obwohl hier spezifische Ausführungsformen illustriert und beschrieben worden sind, wird der Fachmann erkennen, dass eine Vielzahl von alternativen und/oder gleichwertigen Ausführungsformen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne vom Anwendungsbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Variationen der hier diskutierten spezifischen Ausführungsformen abdecken. Es ist daher beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt wird.

Claims

Elektronisches Testgerät, umfassend: einen Leistungsanschluss, der dazu konfiguriert ist, Leistung zu empfangen; eine Schnittstelle für ein zu testendes Bauteil (DUT); mindestens einen Leistungstransistor, der zwischen dem Leistungsanschluss und der Schnittstelle für das DUT in Reihe geschaltet ist; und eine Schutzschaltung, die dazu konfiguriert ist: den mindestens einen Leistungstransistor einzuschalten, um den Leistungsanschluss als Teil einer Testroutine über die Schnittstelle elektrisch mit dem DUT zu verbinden; und anschließend den mindestens einen Leistungstransistor nach einer vorgegebenen Verzögerung automatisch abzuschalten, um den Leistungsanschluss vom DUT elektrisch zu trennen, unabhängig davon, ob das DUT die Testroutine besteht oder nicht.
Elektronisches Testgerät nach Anspruch 1, bei dem die Schutzschaltung umfasst: eine Gate-Treiberschaltung, die zum Treiben eines Gate-Anschlusses des mindestens einen Leistungstransistors konfiguriert ist; und einen Controller, der dazu konfiguriert ist: ein erstes Logiksignal an die Gate-Treiberschaltung zum Einschalten des mindestens einen Leistungstransistors zu liefern, sodass der mindestens eine Leistungstransistor als Teil der Testroutine den Leistungsanschluss über die Schnittstelle elektrisch mit dem DUT verbindet; und anschließend ein zweites Logiksignal an die Gate-Treiberschaltung zu liefern, um den mindestens einen Leistungstransistor nach der vorgegebenen Verzögerung abzuschalten, sodass der mindestens eine Leistungstransistor den Leistungsanschluss vom DUT elektrisch trennt, unabhängig davon, ob das DUT die Testroutine besteht oder nicht.
Elektronisches Testgerät nach Anspruch 2, wobei ein Signal, das steuert, wann das DUT als Teil der Testroutine eingeschaltet wird, ein Triggersignal für den Controller ist, und wobei der Controller eine Zähler- oder Zeitgeberschaltung aufweist, die auf die vorgegebene Verzögerung programmiert ist und auf das Triggersignal anspricht.
Elektronisches Testgerät nach einem der vorhergehenden Ansprüche, wobei die vorgegebene Verzögerung programmierbar ist, sodass das elektronische Testgerät mit verschiedenen Typen von DUTs kompatibel ist.
Elektronisches Testgerät nach einem der vorhergehenden Ansprüche, wobei der mindestens eine Leistungstransistor ein Siliziumkarbid (SiC)-Leistungstransistor ist.
Elektronisches Testgerät nach einem der Ansprüche 1 bis 4, wobei der mindestens eine Leistungstransistor ein Bipolartransistor mit isoliertem Gate (IGBT) ist.
Elektronisches Testgerät nach einem der vorhergehenden Ansprüche, wobei die Schnittstelle für das DUT eine Vielzahl von Sonden umfasst, die so konfiguriert sind, dass sie einen elektrischen Kontakt mit dem DUT herstellen.
Elektronisches Testgerät nach Anspruch 7, wobei das DUT Teil eines Halbleiterwafers mit einer Vielzahl von Vorrichtungen ist, und wobei das elektronische Testgerät eine Sonden-Schnittstellen-Karte ist, die dazu konfiguriert ist, den Halbleiterwafer über die Vielzahl von Sonden zu sondieren.
Elektronisches Testgerät nach Anspruch 7 oder 8, das ferner eine Strombegrenzerschaltung umfasst, die dazu konfiguriert ist, sie den Strom begrenzt, der durch die Vielzahl von Sonden fließen darf.
Elektronisches Testgerät nach Anspruch 9, wobei die Strombegrenzerschaltung einen separaten IGBT umfasst, der elektrisch mit jeder einzelnen Sonde der Vielzahl von Sonden verbunden ist, wobei jeder separate IGBT dazu konfiguriert ist, er den Strom, der durch die elektrisch mit dem IGBT verbundene Sonde fließen darf, begrenzt, indem er in Entsättigung arbeitet.
Elektronisches Testgerät nach einem der vorhergehenden Ansprüche, ferner umfassend: eine Spannungsklemmschaltung, die dazu konfiguriert ist, sie die an den mindestens einen Leistungstransistor vom Leistungsanschluss aus angelegte Spannung begrenzt.
Elektronisches Testgerät nach Anspruch 11, wobei der Leistungsanschluss dazu konfiguriert ist, von einer induktiven Energiequelle versorgt zu werden, und wobei die Spannungsklemmschaltung einen Teil eines Stromwenderpfades mit der induktiven Energiequelle bildet, wenn der mindestens eine Leistungstransistor ausgeschaltet ist.
Elektronisches Testgerät nach Anspruch 11 oder 12, wobei die Spannungsklemmschaltung eine oder mehrere in Reihe geschaltete Klemmdioden aufweist.
Elektronisches Testgerät nach einem der Ansprüche 11 bis 13, wobei die Spannungsklemmschaltung umfasst: eine Vielzahl von mit verschiedenen Spannungsabgriffspunkten in Reihe geschalteten Leistungs-MOSFETs, wobei jeder Leistungs-MOSFET der Vielzahl von Leistungs-MOSFETs lawinentauglich ist und in der Lage ist, Energie zu verarbeiten, die durch den Stromwenderpfad gewandelt wird, wenn der mindestens eine Leistungstransistor ausgeschaltet ist; und eine Schaltung, die dazu konfiguriert ist, zu steuern, welche Leistungs-MOSFETs der Vielzahl von Leistungs-MOSFETs eingeschaltet sind und welche Leistungs-MOSFETs der Vielzahl von Leistungs-MOSFETs ausgeschaltet sind, um diskrete Einstellungen des Grenzwerts der an den mindestens einen Leistungstransistor durch die Spannungsklemmschaltung angelegten Spannung bereitzustellen.
Elektronisches Testgerät nach Anspruch 11 oder 12, wobei die Spannungsklemmschaltung umfasst: mehrere Zweige von in Reihe geschalteten linearen Leistungs-MOSFETs, wobei jeder lineare Leistungs-MOSFET der mehreren linearen Leistungs-MOSFETs eine lineare oder nahezu lineare Beziehung zwischen Gate-Spannung und Drain-Source-Ein-Widerstand aufweist; und eine Schaltung, die dazu konfiguriert ist, zu steuern, welche linearen Leistungs-MOSFETs der Vielzahl von linearen Leistungs-MOSFETs eingeschaltet sind und welche linearen Leistungs-MOSFETs der Vielzahl von linearen Leistungs-MOSFETs ausgeschaltet sind, um kontinuierliche oder nahezu kontinuierliche Anpassungen des Grenzwerts der an den mindestens einen Leistungstransistor durch die Spannungsklemmschaltung angelegten Spannung bereitzustellen.
Spannungsklemmschaltung für ein elektronisches Testgerät, wobei die Spannungsklemmschaltung umfasst: mehrere Zweige von in Reihe geschalteten linearen Leistungs-MOSFETs, wobei jeder lineare Leistungs-MOSFET der mehreren linearen Leistungs-MOSFETs eine lineare oder nahezu lineare Beziehung zwischen Gate-Spannung und Drain-Source-Ein-Widerstand aufweist; und eine Schaltung, die dazu konfiguriert ist, zu steuern, welche linearen Leistungs-MOSFETs der Vielzahl von linearen Leistungs-MOSFETs eingeschaltet sind und welche linearen Leistungs-MOSFETs der Vielzahl von linearen Leistungs-MOSFETs ausgeschaltet sind, um kontinuierliche oder nahezu kontinuierliche Einstellungen einer durch die Spannungsklemmschaltung begrenzten Spannung bereitzustellen.
Verfahren zum Testen eines zu testenden Bauteils (DUT), wobei das Verfahren umfasst: Sondieren des DUT über eine DUT-Schnittstelle, wobei die DUT-Schnittstelle elektrisch mit einer Energiequelle über mindestens einen Leistungstransistor, der in Reihe zwischen der Energiequelle und der DUT-Schnittstelle geschaltet ist, verbunden werden kann; Einschalten des mindestens einen Leistungstransistors, um die Energiequelle über die DUT-Schnittstelle als Teil einer Testroutine elektrisch mit dem DUT zu verbinden; und anschließend automatisches Ausschalten des mindestens einen Leistungstransistors nach einer vorgegebenen Verzögerung, um die Energiequelle vom DUT elektrisch zu trennen, unabhängig davon, ob das DUT die Testroutine besteht oder nicht.
Verfahren nach Anspruch 17, ferner umfassend: Begrenzen des Stroms, der durch eine Vielzahl von Sonden der DUT-Schnittstelle zum DUT fließen darf, durch Betreiben eines separaten IGBTs, der mit jeder einzelnen Sonde der Vielzahl von Sonden elektrisch verbunden ist, in Entsättigung.
Verfahren nach Anspruch 17 oder 18, ferner umfassend: Begrenzen der Spannung, die von der Energiequelle an den mindestens einen Leistungstransistor angelegt wird, durch Steuern einer Vielzahl von lawinentauglichen Leistungs-MOSFETs, die mit verschiedenen Spannungsabgriffspunkten in Reihe geschaltet sind, durch Steuern, welche Leistungs-MOSFETs der Vielzahl von Leistungs-MOSFETs eingeschaltet sind und welche Leistungs-MOSFETs der Vielzahl von Leistungs-MOSFETs ausgeschaltet sind, wodurch diskrete Einstellungen des Grenzwerts der an den mindestens einen Leistungstransistor angelegten Spannung bereitgestellt werden.
Verfahren nach Anspruch 17 oder 18, ferner umfassend: Begrenzen der Spannung, die von der Energiequelle an den mindestens einen Leistungstransistor angelegt wird, durch Steuern mehrerer Zweige in Reihe geschalteter linearer Leistungs-MOSFETs, die eine lineare oder nahezu lineare Beziehung zwischen Gate-Spannung und Drain-Source-Ein-Widerstand aufweisen, durch Steuern, welche linearen Leistungs-MOSFETs der mehreren linearen Leistungs-MOSFETs eingeschaltet sind und welche linearen Leistungs-MOSFETs der mehreren linearen Leistungs-MOSFETs ausgeschaltet sind, wodurch kontinuierliche oder nahezu kontinuierliche Einstellungen des Grenzwerts der an den mindestens einen Leistungstransistor angelegten Spannung bereitgestellt werden.