CN112305393A - 电子测试设备装置及其操作方法 - Google Patents

电子测试设备装置及其操作方法 Download PDF

Info

Publication number
CN112305393A
CN112305393A CN202010755416.XA CN202010755416A CN112305393A CN 112305393 A CN112305393 A CN 112305393A CN 202010755416 A CN202010755416 A CN 202010755416A CN 112305393 A CN112305393 A CN 112305393A
Authority
CN
China
Prior art keywords
dut
power
test equipment
power transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010755416.XA
Other languages
English (en)
Inventor
K·罗什
A·迪伊
E-P·埃尼
J·尼德迈尔
E·塔拉克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN112305393A publication Critical patent/CN112305393A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices
    • G01R31/2639—Circuits therefor for testing other individual devices for testing field-effect devices, e.g. of MOS-capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2633—Circuits therefor for testing diodes for measuring switching properties thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/36—Overload-protection arrangements or circuits for electric measuring instruments
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31912—Tester/user interface

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种电子测试设备装置，其包括：被配置为接收功率的功率端子；用于被测器件(DUT)的接口；串联连接在功率端子和用于DUT的接口之间的至少一个功率晶体管；以及保护电路。保护电路被配置为：作为测试例程的一部分，接通至少一个功率晶体管，以通过接口将功率端子电连接到DUT；以及随后在预定的延迟之后自动关断至少一个功率晶体管，以将功率端子与DUT电断开，而不管DUT是通过还是未通过测试例程。还描述了用于电子测试设备的电压钳位电路以及使用这样的电子测试设备来测试器件的相应的方法。

Description

电子测试设备装置及其操作方法
背景技术
用于功率半导体器件(例如，功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、HEMT(高电子迁移率晶体管)、SiC FET、功率二极管等)的常规动态测试方法包括感性负载测试，在感性负载测试中，通过给感应器通电并且然后将感应器与能量源断开来模拟感性负载，以确定被测器件(DUT)是否可以处理从感应器释放的能量。在钳位感性负载测试的情况下，在测试期间施加到DUT的电压被钳位，以保护DUT(如果DUT不包括钳位二极管)，并且保护测试设备。钳位感性负载测试也为测试完成之后存储在感应器中的能量提供了耗散路径。用于实施钳位感性负载测试的接口硬件包括用于动态晶圆测试单元的探测器接口板，并且向DUT传递所需的能量以用于激发缺陷，同时又不会损坏良好的器件或测试硬件。
这样的动态测试的一个挑战是在以高电流和高电压动态切换之后，在器件未通过测试时如何快速转移高电流钳位感性负载测试的能量。如果高电流钳位感性负载测试的能量没有被快速转移，则该能量会在正在被测试的晶圆中造成孔洞、损坏良好的管芯(芯片)并且损坏测试硬件，例如晶圆卡盘和探针。
用于钳位感性负载测试的常规能量转移技术包括并联的撬棒电路，在并联的撬棒电路短路时，所述撬棒电路会使流动通过DUT的一些电流分流。然而，一些电流仍然会流动通过DUT，并且可能大到足以造成损坏。而且，在并联的撬棍电路开始工作之前，通常会有几微秒的延迟。常规的晶圆探测电流限制器由MOSFET实施，在发生过流情况时，这些MOSFET会偏置到线性区域中。然而，这样的基于MOSFET的晶圆探测电流限制器具有相对慢的反应时间，并且会生成大量的热量。
因此，对于用于功率半导体器件的动态测试方法而言，需要改进的能量转移和晶圆探测电流限制技术。
发明内容
根据电子测试设备装置的实施例，该电子测试设备装置包括：被配置为接收功率的功率端子；用于被测器件(DUT)的接口；串联连接在功率端子和用于DUT的接口之间的至少一个功率晶体管；以及保护电路，其被配置为：作为测试例程的一部分，接通至少一个功率晶体管，以通过接口将功率端子电连接到DUT；以及随后在预定的延迟之后自动关断至少一个功率晶体管，以将功率端子与DUT电断开，而不管DUT是通过还是未通过测试例程。
根据用于电子测试设备的电压钳位电路的实施例，该电压钳位电路包括：串联连接的线性功率MOSFET的多个分支，该多个线性功率MOSFET中的每个线性功率MOSFET在栅极电压和漏极-源极导通电阻之间具有线性或接近线性的关系；以及电路，该电路被配置为控制多个线性功率MOSFET中的哪个线性功率MOSFET导通和多个线性功率MOSFET中的哪个线性功率MOSFET截止，以为由电压钳位电路限制的电压提供连续或接近连续的调节。
根据测试被测器件(DUT)的方法的实施例，该方法包括：经由DUT接口探测DUT，该DUT接口通过串联连接在能量源和DUT接口之间的至少一个功率晶体管可电连接到能量源；作为测试例程的一部分，接通至少一个功率晶体管，以通过DUT接口将能量源电连接到DUT；以及随后在预定的延迟之后自动关断至少一个功率晶体管，以将能量源与DUT电断开，而不管DUT是通过还是未通过测试例程。
本领域中的技术人员在阅读以下具体实施方式并在查看附图之后将认识到额外的特征和优点。
附图说明
附图的要素不必相对于彼此成比例。相似的附图标记指定对应的类似的部分。除非它们相互排斥，否则可以组合各个所示的实施例的特征。在附图中描绘了实施例，并且在下面的说明书中详细描述了实施例。
图1示出了用于测试功率半导体器件的电子测试设备装置的实施例的框图。
图2示出了图1中所示的电子测试设备装置中所包括的保护/能量转移电路的实施例的示意图。
图3至图5示出了在不同操作阶段期间图2中所示的保护/能量转移电路的电流换向路径。
图6示出了图1中所示的电子测试设备装置中所包括的电压钳位电路的实施例的电路示意图。
图7示出了图1中所示的电子测试设备装置中所包括的电压钳位电路的另一个实施例的电路示意图。
图8示出了图1中所示的电子测试设备装置中所包括的电流限制器电路的实施例的电路示意图。
具体实施方式
本文描述了一种能量转移技术，其在固定的时间延迟停止，以用于诸如钳位感性负载测试的动态测试方法。能量转移技术对良好和不良的器件的影响是一样的。本文描述的能量转移技术可能对IGBT和其他类型的功率半导体器件(例如SiC(碳化硅)FET、功率MOSFET、功率二极管等)的钳位感性负载测试有益。一般而言，本文描述的能量转移技术可以用于测试设备的功率路径中的任何类型的高电压晶体管或二极管的动态测试。在钳位感性负载测试的情况下，在DUT和由电源充电的感应器之间提供了能量转移电路。能量转移电路被编程有独立于任何反馈/监测的预定的关闭时间，并且在预定的延迟之后自动关断DUT，以将电荷感应器与DUT电断开，而不管DUT是通过还是未通过测试例程。
本文还描述了电压钳位技术，该电压钳位技术可以与能量转移技术结合使用或独立于能量转移技术使用。电压钳位技术具有连续可变或接近连续可变的电压钳位特性，并且该电压钳位技术使用线性MOSFET来实施，所述线性MOSFET在栅极电压和Rdson(漏极-源极导通电阻)之间具有线性的关系。通过例如经由数模转换器(DAC)相应地调节线性MOSFET的栅极电压，可以跨线性MOSFET实现等于在DUT上所需的电压的电压降。本文还描述了其他技术，例如用于测试设备的探针的电流限制技术。
图1示出了用于测试功率半导体器件(例如，功率MOSFET、IGBT、HEMT、SiC FET、功率二极管等)的电子测试设备装置100的实施例。电子测试设备装置100包括测试器102和探测器接口板(PIB)106，所述测试器102用于实施一个或多个测试例程，并且所述探测器接口板(PIB)106用于在测试器102和被测器件(DUT)之间进行接口连接，并且在测试期间向DUT传递能量和测试信号。在钳位感性负载测试的情况下，电子测试设备装置100还包括感性负载108(例如由测试器102通电的感应器)，以及具有Vce峰值检测的可选的撬棒开关110，所述撬棒开关110在DUT测试期间作为用于激活能量转移的另一触发器。除此之外，钳位感性负载测试涉及评估和/或测量在感性负载108关断时由DUT耗散的能量。
诸如汽车应用的应用驱动了大量的致动器，例如喷射器、继电器、(吹扫、进气等)阀和各种螺线管，它们大多具有感性特性。通常通过保持感性负载连接到电池电压并控制流动通过功率开关的电流来驱动此类感性负载和其他类型的感性负载。在功率开关的截止阶段，负载电流降低到零，并且必须使先前存储在感性负载中的能量和由电池生成的能量耗散。该能量的一小部分是由负载本身耗散的，其中剩余的能量造成跨功率开关的电压的增加。跨功率开关的电压通常受到有源钳位电路的限制。
图1中所示的电子测试设备装置100可以用于模拟感性负载的特性，以用于测试功率开关器件是否可以满足感性负载的高电压和高电流切换要求。如果被测功率开关器件在以高电流和高电压动态切换期间未通过测试，则必须快速转移高电流钳位感性负载测试的能量，以防止对测试设备100和与被测功率开关器件在同一晶圆112上的其他器件的灾难性损坏。
为此，电子测试设备装置100的探测器接口板106包括串联连接在用于向DUT供电的功率端子和用于DUT的接口之间的至少一个功率晶体管，例如，至少一个SiC功率晶体管、至少一个IGBT、至少一个HEMT、至少一个功率MOSFET等。该功率端子在钳位感性负载测试期间从感性负载108接收功率，并且DUT接口将功率和连接的信号传递点提供给DUT。为了便于说明，在图1中未示出功率端子、DUT、DUT接口以及串联连接在功率端子与DUT接口之间的至少一个功率晶体管。
探测器接口板106还包括保护电路114，保护电路114在测试期间在预定的延迟之后将DUT与功率端子自动断开，而不管DUT是通过还是未通过测试例程。在钳位感性负载测试期间，探测器接口板106的栅极驱动器电路118响应于来自测试器102的相应的控制信号而驱动DUT的栅极(G)。DUT被切换以便经受异常高的电压和电流条件，由此加速了潜在的可靠性缺陷。例如，在钳位感性负载测试期间，DUT经受的电压和电流可能比标称关断条件高多达四倍(或更多)，例如，电流高了多达四倍，但电压限制于额定电压或至少低于DUT的典型击穿电压的电压。如果DUT是有缺陷的，则测试设备100和与DUT在同一晶圆112上的其他器件可能会发生损坏，除非高电流钳位感性负载测试的能量被快速转移。
在钳位感性负载测试期间监测DUT的集电极-发射极电压(Vce)的常规方式无法提供足够快的反应时间，以用于在DUT发生缺陷时安全和可靠地转移高电流钳位感性负载测试的能量。也就是说，在检测到有问题的Vce并且最终将感性负载与DUT断开时，测试设备和其他器件可能已经发生了灾难性的损坏。
通过相反在预定的延迟之后将DUT与感性负载108自动断开，而不管DUT是通过还是未通过测试例程，安全和可靠地转移了高电流钳位感性负载测试的能量，而不会损坏测试设备100或与DUT在同一晶圆112上的其他器件。在测试期间，经由DUT接口探测DUT，该DUT接口通过串联连接在感性能量源102/108和DUT接口之间的至少一个功率晶体管可电连接到感性能量源102/108。作为测试例程的一部分，保护电路114接通串联连接在感性能量源102/108与DUT接口之间的至少一个功率晶体管，以通过DUT接口将感性能量源102/108电连接到DUT。保护电路114随后并且自动地在预定的延迟之后关断串联连接在感性能量源102/108和DUT接口之间的至少一个功率晶体管，以将感性能量源102/108与DUT电断开，而不管DUT是通过还是未通过测试例程。
保护电路114将感性能量源102/108与DUT断开的预定的延迟可以是可编程的(例如，存储在EEPROM(电可擦除可编程只读存储器)或其他类型的非易失性存储器(NVRAM)116中)，使得电子测试设备装置100与不同类型的DUT兼容。在另一个实施例中，预定的延迟是由用于探测器接口板106的控制器124中的FPGA(现场可编程门阵列)上的计数器实施的。在又一个实施例中，预定的延迟是使用具有NVRAM 116的函数发生器实施的。因此，电子测试设备装置100可以利用不同的预定的延迟以用于测试不同类型的器件，而无需重新设计或无需不同的探测器接口板。
电子测试设备装置100可以包括其他部件和不同类型的通信总线系统，例如1-Wire、I2C、RS232、并行数据总线、光纤等，以用于促进在测试器102和探测器接口板106之间、以及在测试器102和/或探测器接口板106与其他设备(例如主机计算机或服务器120)之间的通信。例如，探测器接口板可以包括具有控制器124(例如CPU和本地DC-DC转换器)的通信板122。探测器接口板106还可以包括其他电路，例如电流传感器(I_sen)126、用于DUT接口的探针(图1中未示出)的电流限制器(I_lim)128、用于经由电弧传感器132在具有DUT的晶圆112处检测电弧的电弧检测器130、具有峰值电压和电流检测电路的电压钳位电路134等。如果在测试器102和探测器接口板106之间采用光通信，则探测器接口板106可以包括用于促进这样的通信的光转换器接口136。电子测试设备装置100的通信总线系统在图1中由具有箭头的线示出。
图2示出了电子测试设备装置100的探测器接口板106中所包括的或与探测器接口板106相关联的保护电路114的实施例。至少一个功率晶体管TP串联连接在探测器接口板106的功率端子200与探测器接口板106的DUT接口202之间。至少一个功率晶体管TP可以是至少一个SiC功率晶体管、至少一个IGBT、至少一个HEMT、至少一个功率MOSFET等。在SiC功率晶体管的情况下，SiC比Si更快，并且适用于高电压和高电流条件。因此，SiC功率晶体管例如在IGBT的测试中作为能量转移开关是特别有效的。诸如SiC JFET或SiC MOSFET的SiC功率晶体管例如可以用作至少一个功率晶体管TP。如图所示，至少一个功率晶体管TP可以包括集成的体二极管。一般而言，任何高电压晶体管可以用于电子测试设备装置100的功率路径中，并且可以被编程有独立于任何反馈/监测的预定的关闭时间。
DUT接口202包括用于与DUT进行电接触的探针(未示出)。DUT在图2中被示出为IGBT，但可以是任何类型的功率晶体管。在一个实施例中，DUT是具有多个器件的半导体晶圆112的一部分，并且DUT接口202被配置为经由探针来探测半导体晶圆112。
在图2中，探测器接口板106中所包括的或与探测器接口板106相关联的保护电路114包括栅极驱动器电路204，栅极驱动器电路204被配置为驱动至少一个功率晶体管TP的栅极端子。可以使用可操作用于驱动功率晶体管的栅极端子的任何类型的电路。例如，栅极驱动器电路204可以是IC栅极驱动器、达林顿构造等。保护电路还包括控制器206，控制器206可以是与探测器接口板106的主控制器124相同或不同的控制器。
作为测试例程的一部分，保护电路控制器206将第一逻辑信号S1提供给栅极驱动器电路204，以用于接通至少一个功率晶体管TP，并且将探测器接口板106的功率端子200电连接到DUT。保护电路控制器206随后将第二逻辑信号S2提供给栅极驱动器电路204，以用于在预定的延迟之后关断至少一个功率晶体管TP，使得功率端子200与DUT电断开，而不管DUT是通过还是未通过测试例程。
第一逻辑信号S1可以对应于逻辑高或逻辑低信号，并且第二逻辑信号S2可以具有相反的信号电平。栅极驱动器电路204可以将逻辑信号S1、S2电平移位到适当的电压电平，以用于启动至少一个功率晶体管TP的栅极。相反，用于控制至少一个功率晶体管TP的导通/截止状态的信号S1、S2在被输入到用于至少一个功率晶体管TP的栅极驱动器电路204时，可以具有合适的电压电平。
作为测试例程的一部分，测试器102的控制器208生成控制何时接通DUT的信号DUT_导通/截止。在一个实施例中，预定的延迟的开始通过由测试器102的控制器208生成的栅极信号DUT_导通/截止来确定或触发，并且该栅极信号DUT_导通/截止在新的测试例程的开始时控制何时接通DUT。在另一个实施例中，电压钳位电路134中的快速电压比较器用于确定预定的延迟的开始。电压比较器方法应当确保合适的测试条件，防止晶圆损坏并减少零件间和批次间的差异。
在由测试器控制器208生成的DUT_导通/截止信号是到保护电路控制器206的触发器输入的情况下，作为测试例程的一部分，保护电路控制器206可以包括诸如施密特触发器的触发器电路209，以用于检测控制何时接通DUT的信号DUT_导通/截止的上升沿或下降沿。保护电路控制器206还可以包括被编程为预定的延迟并响应于触发器电路209的输入的计数器或定时器电路210。例如，触发器电路209可以响应DUT_导通/截止信号的上升沿或下降沿，生成具有在微秒范围中的持续时间“X”的脉冲Vg。脉冲Vg启动计数器/定时器电路210。在从触发器电路209生成正脉冲Vg时开始的预定的延迟之后，计数器/定时器电路210的输出从S1变化为S2，从而自动关断至少一个功率晶体管TP，并且将探测器接口板106的功率端子200与DUT电断开，而不管DUT是通过还是未通过测试例程。
在钳位感性负载测试例程开始时，测试器控制器208生成信号S_闭合，信号S_闭合将用于将测试器102的能量源213连接到感性负载108的开关器件212闭合。
图3用具有箭头的虚线示出了当感性负载108充电时的电流路径。感性负载电流标记为IL，并且可能超过数百安培。
一旦感性负载108通电到可以为不同类型的DUT编程的足够的电平，测试器控制器208就会打开开关器件212，以将能量源213与感性负载108断开。此时，感性负载108看起来是DUT的感性能量源，并且存储在感性负载108中的能量引起跨DUT的电压增加。电流换向路径通过DUT并通过电压钳位电路134返回，为便于说明，在图2中将电压钳位电路134示出为齐纳二极管实施方式。
图4示出了在能量源213与感性负载108断开之后，但是在保护电路控制器206自动关断串联连接在探测器接口板106的功率端子200和DUT之间的至少一个功率晶体管TP之前的电流路径。电流通过正向偏置的二极管器件214换向到DUT并回到感性负载108。随着DUT中的集电极电流Ic接近零，电压钳位电路134将跨至少一个功率晶体管TP和与至少一个功率晶体管TP串联连接的DUT的电压钳位。例如，在齐纳二极管实施方式的情况下，电压钳位电路134进入雪崩状态并且开始传导，从而将跨至少一个功率晶体管TP和DUT的电压钳位。
一旦预定的延迟期满，保护电路控制器206关断串联连接在探测器接口板106的功率端子200和DUT之间的至少一个功率晶体管TP。这样做会自动将功率端子200与DUT断开，而不管DUT是通过还是未通过测试例程。如以上所解释的，作为钳位感性负载测试例程的一部分，这可能涉及触发器电路209，所述触发器电路209响应于控制何时接通DUT的信号DUT_导通/截止的上升沿或下降沿而生成脉冲Vg。脉冲Vg启动保护电路控制器206的计数器/定时器电路210，该计数器/定时器电路210继而在被编程到计数器/定时器电路210中的预定的延迟期满之后生成信号S2。信号S2引起至少一个功率晶体管TP自动关断，由此将探测器接口板106的功率端子200与DUT电断开，而不管DUT是通过还是未通过测试例程。
图5示出了在保护电路控制器206关断串联连接在探测器接口板106的功率端子200和DUT之间的至少一个功率晶体管TP之后的电流路径。在齐纳二极管实施方式的情况下，DUT中的电流Ic已经达到零，并且电压钳位电路134完全处于雪崩状态。感性负载电流IL最终归零。
电子测试设备装置100的电流限制器电路128被配置为限制在测试期间允许流动通过DUT接口202的探针的电流，并且电压钳位电路134被配置为限制从探测器接口板106的功率端子200施加到至少一个功率晶体管TP的电压。接下来描述电压钳位电路134的实施例，之后是电流限制器电路128的实施例。
电压钳位电路134在测试期间限制跨DUT的电压。在钳位感性负载测试期间，例如如图4-图5所示，在感性负载108与测试器能量源213断开之后，电压钳位电路134也吸收能量。
图6示出了电子测试设备装置100的电压钳位电路134的实施例。根据该实施例，电压钳位电路134以离散的电压步长为DUT提供钳位电压。电压钳位电路134包括与不同的电压抽头点(“XXXV抽头”)串联连接的多个功率MOSFET Q1-Q17。在串联连接在探测器接口板106的功率端子200和DUT之间的至少一个功率晶体管TP关断时，每个功率MOSFET Q1-Q17是雪崩级的，并且能够处理通过在图3-图5中所示的电流换向路径所换向的能量。
功率MOSFET Q1-Q17的击穿电压用于在测试期间限制跨DUT施加的电压。在关断串联连接在探测器接口板106的功率端子200与DUT之间的至少一个功率晶体管TP之后，雪崩级功率MOSFET可以处理被倾倒到其中的能量。功率MOSFET Q1-Q17具有不同的电压额定值，并且不同的抽头点提供不同的电压电平。
电压钳位电路134还包括电路300，电路300被配置为控制哪个功率MOSFET Q1-Q17导通和哪个功率MOSFET Q1-Q17截止，以经由不同的抽头点为通过电压钳位电路134施加到至少一个功率晶体管TP的电压的限制提供离散的调节。用于控制哪个功率MOSFET Q1-Q17导通和哪个功率MOSFET Q1-Q17截止的电路300被示出为电压源V1、V5、V7和V8，因为电路300相应地控制功率MOSFET Q1-Q17的栅极电压。电压V1、V5、V7和V8确定或设置钳位电路134的电压。如果功率MOSFET Q1-Q17中的一个导通，则跨该MOSFET会发生小的电压降。如果该功率MOSFET截止，则该MOSFET进入击穿状态并增加钳位电路134的击穿电压。用于控制功率MOSFET Q1-Q17的电路300可以是探测器接口板106的主控制器124的一部分，或可以是不同的电路。在另一个实施例中，电子测试设备装置100的电压钳位电路134包括串联连接的一个或多个钳位二极管，例如，如由图2中的齐纳二极管示意性示出的。
图7示出了电子测试设备装置100的电压钳位电路134的另一个实施例。根据该实施例，电压钳位电路134为DUT提供连续可变或接近连续可变的钳位电压。电压钳位电路134包括串联连接的线性功率MOSFET Q1-Q8的多个分支。每个线性功率MOSFET Q1-Q8在栅极电压和漏极-源极导通电阻(Rdson)之间具有线性或接近线性的关系。电压钳位电路134还包括电路400，电路400被配置为经由施加到线性功率MOSFET Q1-Q8的各个栅极的信号VOUT来控制哪个线性功率MOSFET Q1-Q8导通和哪个线性功率MOSFET Q1-Q8截止，以为通过钳位电路134提供的电压钳位限制提供连续或接近连续的调节。钳位电压出现在图7中标有“DUTCOLLECTOR”和“DUT EMITTER”的端子两端。
在一个实施例中，用于控制线性MOSFET Q1-Q8的电路400从DAC接收输入VCLAMP。可以响应于DAC输出VCLAMP，经由信号VOUT调节线性功率MOSFET Q1-Q8的栅极电压，以使跨线性功率MOSFET Q1-Q8的电压降等于DUT处所允许的电压。例如，DAC输出VCLAMP的范围可以为从1V至5V，并且具有毫伏范围内的分辨率。例如，电压钳位电路134的对应的电压钳位范围可以是196V至980V。
电压钳位电路134还包括具有一个或多个电源404(例如DC/DC转换器)的预充电电源402，所述预充电电源402有助于减少反应时间，从而允许电压钳位电路134更快地作出反应。预充电电源402的功能如同线性电源，并且由诸如另一个DC/DC转换器的电压调节器406控制。图7中所示的电压钳位电路134可以与或可以不与由本文先前描述的保护电路114实施的快速保护/能量转移技术一起使用。如果与保护电路114结合使用，则图7中标记为“COLLECTOR”和“EMITTER”的端子两端的动态电压钳位限制了跨与DUT串联连接的至少一个功率晶体管TP施加的电压。
图8示出了电子测试设备装置100的电流限制器电路128的实施例。根据该实施例，电流限制器电路128包括电连接到探测器接口板106的DUT接口202的每个个体的探针502的单独的IGBT或功率MOSFET 500。每个单独的IGBT/功率MOSFET 500被配置为通过在去饱和状态下操作来限制允许流动通过电连接到IGBT/功率MOSFET 500的探针502的电流。
在包括被测试的DUT的晶圆506上发生局部短路504的情况下，如果不提供电流限制器500，则大部分电流将流动通过最接近局部短路的(一个或多个)探针502。通过提供电流限制器500，电流被限制通过每个个体的探针502。例如，如果探测器接口板106的DUT接口202具有一百个探针502，并且缺少五十个探针502，则电流限制器电路128将仅允许预选量的电流到五十个可用的探针502上，由此提供每个探针的保护。通过在去饱和状态下操作每个IGBT/功率MOSFET 500，电流在电压连续增加时保持恒定，从而产生相对固定或独立于电压变化的电流限制。在没有电流限制器500的情况下，大部分电流将流动通过最接近局部短路504的(一个或多个)引脚。
尽管本公开不限于此，但是以下编号的示例说明了本公开的一个或多个方面。
示例1：一种电子测试设备装置，包括：被配置为接收功率的功率端子；用于被测器件(DUT)的接口；串联连接在功率端子和用于DUT的接口之间的至少一个功率晶体管；以及保护电路，其被配置为：作为测试例程的一部分，接通至少一个功率晶体管，以通过接口将功率端子电连接到DUT；以及随后在预定的延迟之后自动关断至少一个功率晶体管，以将功率端子与DUT电断开，而不管DUT是通过还是未通过测试例程。
示例2：示例1的电子测试设备装置，其中，保护电路包括：栅极驱动器电路，所述栅极驱动器电路被配置为驱动至少一个功率晶体管的栅极端子；以及控制器，所述控制器被配置为：作为测试例程的一部分，将第一逻辑信号提供给栅极驱动器电路，以用于接通至少一个功率晶体管，使得至少一个功率晶体管通过接口将功率端子电连接到DUT；以及随后将第二逻辑信号提供给栅极驱动器电路，以用于在预定的延迟之后关断至少一个功率晶体管，使得至少一个功率晶体管将功率端子与DUT电断开，而不管DUT是通过还是未通过测试例程。
示例3：示例2的电子测试设备装置，其中，作为测试例程的一部分，控制何时导通DUT的信号是到控制器的触发器输入，并且其中，控制器包括被编程为预定的延迟并响应于触发器输入的计数器或定时器电路。
示例4：示例1至3中任一项的电子测试设备装置，其中，预定的延迟是可编程的，使得电子测试设备装置与不同类型的DUT兼容。
示例5：示例1至4中任一项的电子测试设备装置，其中，至少一个功率晶体管是碳化硅(SiC)功率晶体管。
示例6：示例1至4中的任一项的电子测试设备装置，其中，至少一个功率晶体管是绝缘栅双极型晶体管(IGBT)。
示例7：示例1至6中任一项的电子测试设备装置，其中，用于DUT的接口包括多个探针，所述多个探针被配置为与DUT进行电接触。
示例8：示例7的电子测试设备装置，其中，DUT是具有多个器件的半导体晶圆的一部分，并且其中，电子测试设备装置是被配置为经由多个探针探测半导体晶圆的探测器接口板。
示例9：示例7或8的电子测试设备装置，还包括电流限制器电路，该电流限制器电路被配置为限制允许流动通过多个探针的电流。
示例10：示例9的电子测试设备装置，其中，电流限制器电路包括单独的IGBT，该单独的IGBT电连接到多个探针中的每个个体的探针，每个单独的IGBT被配置为通过在去饱和状态下操作来限制允许流动通过电连接到IGBT的探针的电流。
示例11：示例1至10中的任一项的电子测试设备装置，还包括电压钳位电路，该电压钳位电路被配置为限制从功率端子施加到至少一个功率晶体管的电压。
示例12：示例11的电子测试设备装置，其中，功率端子被配置为由感性能量源供电，并且其中，在至少一个功率晶体管截止时，电压钳位电路与感性能量源形成电流换向路径的一部分。
示例13：示例11或12的电子测试设备装置，其中，电压钳位电路包括串联连接的一个或多个钳位二极管。
示例14：示例11或12的电子测试设备装置，其中，电压钳位电路包括：与不同的电压抽头点串联连接的多个功率MOSFET，在至少一个功率晶体管关断时，多个功率MOSFET中的每个功率MOSFET是雪崩级的，并且能够处理通过电流换向路径所换向的能量；以及电路，该电路被配置为控制多个功率MOSFET中的哪个功率MOSFET导通和多个功率MOSFET中的哪个功率MOSFET截止，以为通过电压钳位电路施加到至少一个功率晶体管的电压的限制提供离散的调节。
示例15：示例11或12的电子测试设备装置，其中，电压钳位电路包括：串联连接的线性功率MOSFET的多个分支，该多个线性功率MOSFET中的每个线性功率MOSFET在栅极电压与漏极-源极导通电阻之间具有线性或接近线性的关系；以及电路，该电路被配置为控制多个线性功率MOSFET中的哪个线性功率MOSFET导通和多个线性功率MOSFET中的哪个线性功率MOSFET截止，以为通过电压钳位电路施加到至少一个功率晶体管的电压的限制提供连续或接近连续的调节。
示例16：一种用于电子测试设备的电压钳位电路，该电压钳位电路包括：串联连接的线性功率MOSFET的多个分支，该多个线性功率MOSFET中的每个线性功率MOSFET在栅极电压和漏极-源极导通电阻之间具有线性或接近线性的关系；以及电路，该电路被配置为控制多个线性功率MOSFET中的哪个线性功率MOSFET导通和多个线性功率MOSFET中的哪个线性功率MOSFET截止，以为由电压钳位电路限制的电压提供连续或接近连续的调节。
示例17：一种测试被测器件(DUT)的方法，该方法包括：经由DUT接口探测DUT，该DUT接口通过串联连接在能量源和DUT接口之间的至少一个功率晶体管可电连接到能量源；作为测试例程的一部分，接通至少一个功率晶体管，以通过DUT接口将能量源电连接到DUT；以及随后在预定的延迟之后自动关断至少一个功率晶体管，以将能量源与DUT电断开，而不管DUT是通过还是未通过测试例程。
示例18：示例17的方法，还包括：通过在去饱和状态下操作电连接到多个探针中的每个个体的探针的单独的IGBT，来限制允许通过DUT接口的多个探针流动到DUT的电流。
示例19：示例17或18的方法，还包括：通过控制与不同的电压抽头点串联连接的多个雪崩级功率MOSFET，通过控制多个功率MOSFET中的哪个功率MOSFET导通和多个功率MOSFET中的哪个功率MOSFET截止，来限制从能量源施加到至少一个功率晶体管的电压，由此为施加到至少一个功率晶体管的电压的限制提供离散的调节。
示例20：示例17或18的方法，还包括：通过控制在栅极电压和漏极-源极导通电阻之间具有线性或接近线性的关系的串联连接的线性功率MOSFET的多个分支，通过控制多个线性功率MOSFET中的哪个线性功率MOSFET导通和多个线性功率MOSFET中的哪个线性功率MOSFET截止，来限制从能量源施加到至少一个功率晶体管的电压，由此为施加到至少一个功率晶体管的电压的限制提供连续或接近连续的调节。
诸如“第一”、“第二”等的术语用于描述各种元件、区域、区段等，并且也不旨在是限制性的。在整个说明书中，相似的术语指代相似的元件。
如本文中所使用的，术语“具有”、“包含”、“包括”等是开放式术语，其指示所陈述的元件或特征的存在，但是不排除额外的元件或特征。除非上下文另外明确指出，否则冠词“一”和“所述”旨在包括复数和单数。
应当理解，除非另外特别指出，否则本文描述的各个实施例的特征可以彼此组合。
虽然本文已经示出和描述了特定实施例，但是本领域中的普通技术人员将理解，在不脱离本发明的范围的情况下，可以用各种各样的替代和/或等效实施方式来代替所示出和描述的特定实施例。本申请旨在涵盖本文所讨论的特定实施例的任何修改或变型。因此，本发明旨在仅由权利要求及其等同物来限制。

Claims (20)

1.一种电子测试设备装置，包括：
被配置为接收功率的功率端子；
用于被测器件(DUT)的接口；
至少一个功率晶体管，所述至少一个功率晶体管串联连接在所述功率端子和用于所述DUT的所述接口之间；以及
保护电路，所述保护电路被配置为：
作为测试例程的一部分，接通所述至少一个功率晶体管，以通过所述接口将所述功率端子电连接到所述DUT；以及
随后在预定的延迟之后自动关断所述至少一个功率晶体管，以将所述功率端子与所述DUT电断开，而不管所述DUT是通过还是未通过所述测试例程。
2.根据权利要求1所述的电子测试设备装置，其中，所述保护电路包括：
栅极驱动器电路，所述栅极驱动器电路被配置为驱动所述至少一个功率晶体管的栅极端子；以及
控制器，所述控制器被配置为：
作为所述测试例程的一部分，将第一逻辑信号提供给所述栅极驱动器电路，以用于接通所述至少一个功率晶体管，使得所述至少一个功率晶体管通过所述接口将所述功率端子电连接到所述DUT；以及
随后将第二逻辑信号提供给所述栅极驱动器电路，以用于在所述预定的延迟之后关断所述至少一个功率晶体管，使得所述至少一个功率晶体管将所述功率端子与所述DUT电断开，而不管所述DUT是通过还是未通过所述测试例程。
3.根据权利要求2所述的电子测试设备装置，其中，作为所述测试例程的一部分而控制何时导通所述DUT的信号是到所述控制器的触发器输入，并且其中，所述控制器包括被编程为所述预定的延迟并响应于所述触发器输入的计数器或定时器电路。
4.根据权利要求1所述的电子测试设备装置，其中，所述预定的延迟是可编程的，使得所述电子测试设备装置与不同类型的DUT兼容。
5.根据权利要求1所述的电子测试设备装置，其中，所述至少一个功率晶体管是碳化硅(SiC)功率晶体管。
6.根据权利要求1所述的电子测试设备装置，其中，所述至少一个功率晶体管是绝缘栅双极型晶体管(IGBT)。
7.根据权利要求1所述的电子测试设备装置，其中，用于所述DUT的所述接口包括多个探针，所述多个探针被配置为与所述DUT进行电接触。
8.根据权利要求7所述的电子测试设备装置，其中，所述DUT是具有多个器件的半导体晶圆的一部分，并且其中，所述电子测试设备装置是被配置为经由所述多个探针探测所述半导体晶圆的探测器接口板。
9.根据权利要求7所述的电子测试设备装置，还包括电流限制器电路，所述电流限制器电路被配置为限制允许流动通过所述多个探针的电流。
10.根据权利要求9所述的电子测试设备装置，其中，所述电流限制器电路包括单独的IGBT，所述单独的IGBT电连接到所述多个探针中的每个个体的探针，每个单独的IGBT被配置为通过在去饱和状态下操作而限制允许流动通过电连接到所述IGBT的所述探针的所述电流。
11.根据权利要求1所述的电子测试设备装置，还包括电压钳位电路，所述电压钳位电路被配置为限制从所述功率端子施加到所述至少一个功率晶体管的电压。
12.根据权利要求11所述的电子测试设备装置，其中，所述功率端子被配置为由感性能量源供电，并且其中，在所述至少一个功率晶体管截止时，所述电压钳位电路与所述感性能量源形成电流换向路径的一部分。
13.根据权利要求11所述的电子测试设备装置，其中，所述电压钳位电路包括串联连接的一个或多个钳位二极管。
14.根据权利要求11所述的电子测试设备装置，其中，所述电压钳位电路包括：
多个功率MOSFET，所述多个功率MOSFET与不同的电压抽头点串联连接，在所述至少一个功率晶体管关断时，所述多个功率MOSFET中的每个功率MOSFET是雪崩级的，并且能够处理通过所述电流换向路径所换向的能量；以及
电路，所述电路被配置为控制所述多个功率MOSFET中的哪个功率MOSFET导通和所述多个功率MOSFET中的哪个功率MOSFET截止，以为通过所述电压钳位电路施加到所述至少一个功率晶体管的所述电压的所述限制提供离散的调节。
15.根据权利要求11所述的电子测试设备装置，其中，所述电压钳位电路包括：
串联连接的线性功率MOSFET的多个分支，所述多个线性功率MOSFET中的每个线性功率MOSFET在栅极电压和漏极-源极导通电阻之间具有线性或接近线性的关系；以及
电路，所述电路被配置为控制所述多个线性功率MOSFET中的哪个线性功率MOSFET导通和所述多个线性功率MOSFET中的哪个线性功率MOSFET截止，以为通过所述电压钳位电路施加到所述至少一个功率晶体管的所述电压的所述限制提供连续或接近连续的调节。
16.一种用于电子测试设备的电压钳位电路，所述电压钳位电路包括：
串联连接的线性功率MOSFET的多个分支，所述多个线性功率MOSFET中的每个线性功率MOSFET在栅极电压和漏极-源极导通电阻之间具有线性或接近线性的关系；以及
电路，所述电路被配置为控制所述多个线性功率MOSFET中的哪个线性功率MOSFET导通和所述多个线性功率MOSFET中的哪个线性功率MOSFET截止，以为由所述电压钳位电路限制的电压提供连续或接近连续的调节。
17.一种测试被测器件(DUT)的方法，所述方法包括：
经由DUT接口探测所述DUT，所述DUT接口通过串联连接在能量源和所述DUT接口之间的至少一个功率晶体管能够电连接到所述能量源；
作为测试例程的一部分，接通所述至少一个功率晶体管，以通过所述DUT接口将所述能量源电连接到所述DUT；以及
随后在预定的延迟之后自动关断所述至少一个功率晶体管，以将所述能量源与所述DUT电断开，而不管所述DUT是通过还是未通过所述测试例程。
18.根据权利要求17所述的方法，还包括：
通过在去饱和状态下操作电连接到所述多个探针中的每个个体的探针的单独的IGBT，来限制允许通过所述DUT接口的多个探针流动到所述DUT的所述电流。
19.根据权利要求17所述的方法，还包括：
通过控制与不同的电压抽头点串联连接的多个雪崩级功率MOSFET，通过控制所述多个功率MOSFET中的哪个功率MOSFET导通和所述多个功率MOSFET中的哪个功率MOSFET截止，来限制从所述能量源施加到所述至少一个功率晶体管的电压，由此为施加到所述至少一个功率晶体管的所述电压的限制提供离散的调节。
20.根据权利要求17所述的方法，还包括：
通过控制在栅极电压和漏极-源极导通电阻之间具有线性或接近线性的关系的串联连接的线性功率MOSFET的多个分支，通过控制所述多个线性功率MOSFET中的哪个线性功率MOSFET导通和所述多个线性功率MOSFET中的哪个线性功率MOSFET截止，来限制从所述能量源施加到所述至少一个功率晶体管的电压，由此为施加到所述至少一个功率晶体管的所述电压的限制提供连续或接近连续的调节。
CN202010755416.XA 2019-08-02 2020-07-31 电子测试设备装置及其操作方法 Pending CN112305393A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/529,940 US11740278B2 (en) 2019-08-02 2019-08-02 Electronic test equipment apparatus and methods of operating thereof
US16/529,940 2019-08-02

Publications (1)

Publication Number Publication Date
CN112305393A true CN112305393A (zh) 2021-02-02

Family

ID=74174827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010755416.XA Pending CN112305393A (zh) 2019-08-02 2020-07-31 电子测试设备装置及其操作方法

Country Status (3)

Country Link
US (1) US11740278B2 (zh)
CN (1) CN112305393A (zh)
DE (1) DE102020119595A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113640556A (zh) * 2021-08-11 2021-11-12 山东大学 一种探针台针卡
CN114325285A (zh) * 2021-12-31 2022-04-12 浙江大学杭州国际科创中心 一种具有可调栅压结构的SiC MOSFET重复短路测试方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114594360A (zh) * 2022-03-18 2022-06-07 山东阅芯电子科技有限公司 提高功率半导体器件动态测试效率的电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243274A (en) * 1992-08-07 1993-09-07 Westinghouse Electric Corp. Asic tester
US5581432A (en) * 1995-07-25 1996-12-03 Motorola, Inc. Clamp circuit and method for identifying a safe operating area
AT500263B1 (de) * 2004-03-15 2007-04-15 T I P S Messtechnik Gmbh Verfahren und schaltung zum schutz von prüfkontakten bei der hochstrom-messung von halbleiter-bauelementen
JP2011220767A (ja) * 2010-04-07 2011-11-04 Panasonic Corp 電流検出回路
US9097759B2 (en) * 2011-07-29 2015-08-04 Fairchild Semiconductor Corporation Apparatus related to an inductive switching test
US20140070831A1 (en) * 2012-08-27 2014-03-13 Advantest Corporation System and method of protecting probes by using an intelligent current sensing switch
US8760180B1 (en) * 2013-07-29 2014-06-24 Analog Test Engines Systems and methods mitigating temperature dependence of circuitry in electronic devices
US10094863B2 (en) * 2016-03-02 2018-10-09 Texas Instruments Incorporated High-resolution power electronics measurements
JP6775189B2 (ja) * 2016-08-30 2020-10-28 パナソニックＩｐマネジメント株式会社 点灯装置及び車両
US10970445B2 (en) * 2017-06-28 2021-04-06 Intel Corporation Methods and apparatus for performing timing driven hardware emulation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113640556A (zh) * 2021-08-11 2021-11-12 山东大学 一种探针台针卡
CN114325285A (zh) * 2021-12-31 2022-04-12 浙江大学杭州国际科创中心 一种具有可调栅压结构的SiC MOSFET重复短路测试方法

Also Published As

Publication number Publication date
US20210033659A1 (en) 2021-02-04
US11740278B2 (en) 2023-08-29
DE102020119595A1 (de) 2021-02-04

Similar Documents

Publication Publication Date Title
US20200366279A1 (en) On-line monitoring system for measuring on-state voltage drop of power semiconductor devices
CN112305393A (zh) 电子测试设备装置及其操作方法
CN109596960B (zh) 评估在晶体管器件中的栅极-源极漏电流
US7355433B2 (en) Configurations and method for carrying out wafer level unclamped inductive switching (UIS) tests
CN106416072B (zh) 为用于半导体功率开关的驱动电路产生动态基准信号的装置和方法
US20120153974A1 (en) Test apparatus
US11367719B2 (en) Adaptive thermal overshoot and current limiting protection for MOSFETs
Jones et al. A fast overcurrent protection scheme for GaN GITs
JP7388052B2 (ja) パワー半導体用試験装置およびパワー半導体試験方法
CN111337807B (zh) 开关器件的高频高压动态导通电阻测试电路及测量方法
US9057756B2 (en) Test apparatus
US10516272B2 (en) Power control current sharing circuit
US11879930B2 (en) Test circuit and testing method
US11271560B2 (en) Gate drive device and switching device
US20220060184A1 (en) Switch Module, Driver Circuit and Related Methods
Degrenne et al. Short-circuit robustness of discrete SiC MOSFETs in half-bridge configuration
US11929666B2 (en) Gate drive circuit and power conversion device
JP7367505B2 (ja) パワー半導体用試験方法およびパワー半導体用試験装置
US20180205375A1 (en) Circuit arrangement for a secure digital switched output, test method for and output module for the same
CN115605769B (zh) 用于测量氮化物基半导体器件的动态导通电阻的设备
US20230408571A1 (en) Method for reduction of sic mosfet gate voltage glitches
KR20230055364A (ko) 스위치의 단락 보호 장치
US10802070B2 (en) Testing device and testing method with spike protection
CN116840648A (zh) 一种用于功率器件的dv/dt耐受能力测试电路及方法
Qin et al. Research on Solid State Circuit Breaker Based on SiC MOSFET with Soft Switch off Method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination