CN109596960B - 评估在晶体管器件中的栅极-源极漏电流 - Google Patents

评估在晶体管器件中的栅极-源极漏电流 Download PDF

Info

Publication number
CN109596960B
CN109596960B CN201811140197.3A CN201811140197A CN109596960B CN 109596960 B CN109596960 B CN 109596960B CN 201811140197 A CN201811140197 A CN 201811140197A CN 109596960 B CN109596960 B CN 109596960B
Authority
CN
China
Prior art keywords
gate
source
node
voltage level
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811140197.3A
Other languages
English (en)
Other versions
CN109596960A (zh
Inventor
A·泰尔
C·J·马奎斯·马丁斯
S·蒂勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109596960A publication Critical patent/CN109596960A/zh
Application granted granted Critical
Publication of CN109596960B publication Critical patent/CN109596960B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/10—Measuring sum, difference or ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及评估在晶体管器件中的栅极‑源极漏电流。所公开的是一种方法、一种电路装置以及一种电子电路。该方法包括：将晶体管器件的栅极‑源极电容从第一电压水平放电到第二电压水平并且测量与放电相关联的第一放电时间，其中第一电阻器与栅极‑源极电容并联连接；以及将栅极‑源极电容从第一电压水平放电到第二电压水平并且测量与放电相关联的第二放电时间，其中第一电阻器和第二电阻器与栅极‑源极电容并联连接。该方法还包括将第一放电时间和第二放电时间之间的比率与预定义的阈值进行比较，以及基于比较检测故障。

Description

评估在晶体管器件中的栅极-源极漏电流
技术领域
本公开总体涉及用于评估在晶体管器件(特别地，MOS晶体管器件)中的栅极-源极漏电流或栅极-源极电阻的方法和电子电路。
背景技术
MOS晶体管器件(诸如，MOSFET(金属氧化物半导体场效应晶体管)或IGBT(绝缘栅双极晶体管))是电压控制的晶体管器件，其依赖于内部电容的充电状态而处在闭合状态(导通状态)或断开状态(阻断状态)。该内部电容被连接在控制节点(栅极节点)和负载节点(源极节点)之间，并且通常被称作栅极-源极电容。在晶体管器件的闭合状态，可能发生漏电流，这使栅极-源极电容放电。过多的漏电流可以指示晶体管器件存在缺陷。
用以评估栅极-源极漏电流的一种途径是在栅极节点和源极节点之间施加比在正常操作期间在栅极节点和在源极节点之间施加的驱动电压高的电压，并且测量在栅极节点和在源极节点之间流过的电流。如果电流比预定义的阈值高，则驱动器设备被视为存在缺陷。然而，施加高的测试电压会引起应力，其可以降低驱动器设备的寿命。因此，可以期望以更柔性的方式评估栅极-源极漏电流。
发明内容
一个示例涉及一种方法。该方法包括：将晶体管器件的栅极-源极电容从第一电压水平放电到第二电压水平并且测量与放电相关联的第一放电时间，其中第一电阻器与栅极-源极电容并联连接；以及将栅极-源极电容从第一电压水平放电到第二电压水平并且测量与放电相关联的第二放电时间，其中第一电阻器和第二电阻器与栅极-源极电容并联连接。方法还包括将第一放电时间和第二放电时间之间的比率与预定义的阈值进行比较，以及基于比较检测故障。
另一示例涉及一种电路装置。该电路装置包括晶体管器件和电子电路，该晶体管器件具有栅极节点、源极节点、在栅极节点和源极节点之间的栅极-源极电容、以及在栅极节点和源极节点之间的栅极-源极电阻，该电子电路被连接在栅极节点和源极节点之间，并且电子电路包括控制电路、第一电阻器和第二电阻器，第一电阻器被连接在栅极节点和源极节点之间。控制电路被配置为：在第一测试循环中，测量第一放电时间，第一放电时间与栅极-源极电容从第一电压水平到第二电压水平的放电相关联；在第二测试循环中，将第二电阻器连接在栅极节点和源极节点之间并且测量第二放电时间，第二放电时间与栅极-源极电容从第一电压水平到第二电压水平的放电相关联。控制电路还被配置为将第一放电时间和第二放电时间之间的比率与预定义的阈值进行比较，以及基于比较检测故障。
又一示例涉及一种电子电路。该电子电路被配置为被连接到晶体管器件的栅极节点和源极节点，并且包括第一电阻器和第二电阻器以及控制电路，第一电阻器和第二电阻器各自被配置为被连接在栅极节点和源极节点之间。控制电路被配置为：在第一测试循环中，测量第一放电时间，第一放电时间与栅极-源极电容从第一电压水平到第二电压水平的放电相关联，其中第一电阻器被连接在栅极节点和源极节点之间；以及在第二测试循环中，测量第二放电时间，第二放电时间与栅极-源极电容从第一电压水平到第二电压水平的放电相关联，其中第一电阻器和第二电阻器被连接在栅极节点和源极节点之间。控制电路还被配置为将第一放电时间和第二放电时间之间的比率与预定义的阈值进行比较，以及基于比较检测故障。
附图说明
下面参照附图对示例进行解释。附图用于说明某些原理，从而仅图示了用于理解这些原理所必要的方面。附图未按比例绘制。在附图中，相同的附图标记表示相似的特征。
图1示出根据一个示例的晶体管器件的等同电路图；
图2A至图2C示出晶体管器件可以如何用作电子开关的不同示例；
图3示出具有被配置为评估栅极-源极漏电流的电子电路以及晶体管器件的电子电路的一个示例；
图4是图示用于评估栅极-源极漏电流的方法的一个示例的流程图；
图5示出栅极-源极电压的波形；
图6图示以在图4中所图示的方法所计算的放电时间比率与用于图4中所图示的方法的第一电阻器的电阻和内部栅极-源极电阻间的电阻比率之间的关系；
图7更详细地示出电子电路的一个示例；
图8示出具有晶体管器件、电子电路和驱动电路的电子设备；
图9示出包括电子电路的驱动电路的一个示例；以及
图10示出图示在图9中所示的驱动电路的操作的信号波形。
具体实施方式
在以下详细的描述中，对附图进行参照。附图形成描述的一部分，并且出于图示的目的，附图示出可以如何使用以及实施本发明的示例。应当理解，本文所描述的各种实施例的特征可以互相结合，除非另有特定说明。
图1图示晶体管器件1的一个示例，晶体管器件1特别地是MOS(金属氧化物半导体)晶体管器件，其也可以被称作IG(绝缘栅)晶体管器件。晶体管器件包括控制节点G(在下文中被称作栅极节点)、第一负载节点S(在下文中被称作源极节点)和第二负载节点D(在下文中被称作漏极节点)。仅处于图示的目的，在图1中所示出的晶体管器件是MOSFET(金属氧化物半导体场效应晶体管)，特别地是n型增强型MOSFET。然而，这仅仅是一个示例，在下文中所提供的描述和解释适用于任何其他类型的MOS晶体管器件，诸如p型增强型MOSFET、n型耗尽型MOSFET或p型耗尽型MOSFET、或者IGBT(绝缘栅双极晶体管)也是如此。
图1中所示出的类型的晶体管器件可以被用作各种类型的电子电路中的电子开关。图2A至图2C中图示了晶体管器件1可以如何被用作电子开关的一些示例。参照图2A，晶体管器件1可以被用作低侧开关。在该情况下，晶体管器件1的漏极节点D和源极节点S之间的负载路径D-S被连接在负载Z和电路节点之间，在电路节点中负供电电势或者接地GND是可用的。具有负载Z以及晶体管器件1的负载路径D-S的串联电路被连接在正供电电势V+的电路节点和负供电电势或接地GND的电路节点之间。
参照图2B，电子电路可以被用作高侧开关。在该示例中，晶体管器件1的负载路径D-S被连接在正供电电势V+的电路节点和负载Z之间。根据图2C中所示出的另一示例，负载路径D-S被连接在两个负载Z1、Z2之间，其中包括负载Z1、Z2和负载路径D-S的串联电路被连接在正供电电势V+的电路节点和负供电电势或接地GND的电路节点之间。
图1中所示出的晶体管器件1是电压控制的晶体管器件，其依赖于栅极节点G和源极节点S之间的栅极-源极电压VGS而处在闭合状态(导通状态)或断开状态(阻断状态)。在内部，晶体管器件包括在栅极节点G和源极节点S之间的电容，其通常被称作栅极-源极电容CGS。该栅极-源极电容由在图1所示的电路图中的被连接在栅极节点G和源极节点S之间的电容器来表示。在图1所示出的电路图中的被连接在栅极节点G和源极节点S之间的电阻器表示漏电流路径。通常，漏电流路径的电阻RGS至少是几兆欧(MΩ)或者至少几十MΩ。如果例如在闭合状态中的栅极-源极电压VGS是大约10伏(V)，则在晶体管器件的无故障状态中，这导致漏电流IGS小于几微安(μA)。低栅极-源极电阻RGS可以指示晶体管器件存在缺陷。因此，可以期望评估栅极-源极电阻RGS或漏电流IGS是，以便检测晶体管器件1的缺陷。
图3示出被配置为评估栅极-源极电阻RGS或栅极-源极电流IGS的电子电路的一个示例。电子电路2包括第一节点和第二节点，第一节点被配置为被连接到栅极节点G，第二节点被配置为被连接到晶体管器件1的源极节点S。电子电路2还包括被连接在第一节点和第二节点之间的第一电阻器21，使得当晶体管器件1被连接到电子电路2时，第一电阻器21被连接在栅极节点G和源极节点S之间。第二电阻器22与电子开关23串联连接，其中具有第二电阻器22和电子开关23的串联电路被连接在第一节点和第二节点之间，并且因此与第一电阻器21并联连接。电子开关23由控制电路3来控制，其中当控制电路3接通电子开关23时第二电阻器22与第一电阻器21并联连接，并且当控制电路3关断电子开关23时第二电阻器22与栅极节点G和源极节点S断开连接。控制电路3被连接到栅极节点G和源极节点S，以便检测栅极-源极电压VGS。进一步地，控制电路3被配置为输出表示测试结果的状态信号SSTATUS。根据一个示例，控制电路3被配置为生成具有通过水平和故障水平中的一个水平的状态信号SSTATUS，其中通过水平指示栅极-源极电阻RGS已通过测试，并且故障水平指示栅极-源极电阻RGS未通过测试。
在图4中图示了通过图3中所示出的电子电路2来评估栅极-源极电阻RGS的方法的一个示例。图4示出方法的流程图。在第一步骤或者测试循环101中，方法包括：将栅极-源极电容CGS从第一电压水平V1放电到第二电压水平V2，其中第一电阻器21与栅极-源极电容CGS并联连接，并且第二电阻器22不与栅极-源极电容CGS并联连接；以及测量与放电相关联的第一放电时间T1。因此，在第一方法步骤101中，控制电路3关断电子开关23，以便将第二电阻器22从栅极节点和源极节点S断开连接。在第二方法步骤或者测试循环102中，方法包括：将栅极-源极电容CGS从第一电压水平V1放电到第二电压水平V2，其中第一电阻器21和第二电阻器22与栅极-源极电容CGS并联连接；以及测量与放电相关联的第二放电时间T2。自然地，在第一步骤101和第二步骤102之间，栅极-源极电容被再次充电到第一电压水平V1或者更高。然而，在根据图4的流程图中未明确示出该再次充电。参照图4，在下一步骤103中，方法还包括将第一放电时间T1和第二放电时间T2之间的比率T1/T2与预定义的阈值进行比较，以便检测故障或者过多的漏电流。
图5中图示了在第一步骤101和第二步骤102中对栅极-源极电容CGS进行放电。图5示出在第一步骤101中表示栅极-源极电压VGS的第一曲线201以及在第二步骤102中表示栅极-源极电压VGS的第二曲线202。栅极-源极电压VGS基本上等于栅极-源极电容CGS两端的电压。“栅极-源极电压VGS基本上等于栅极-源极电容CGS两端的电压”意味着：存在于栅极-源极电容CGS和栅极节点G之间的(寄生)栅极电阻RG(在图1和图4中以虚线图示)比第一电阻器21和第二电阻器22中的每个电阻小得多。“小得多”意味着该栅极电阻RG小于第一电阻器21的电阻R21或者第二电阻器22的电阻R22的0.01(10-2)倍，或者甚至小于第一电阻器21的电阻R21或者第二电阻器22的电阻R22的0.001(10-3)倍。
基本上，第一曲线201和第二曲线202中的每个曲线是指数曲线，即在第一步骤101和第二步骤102中的每个步骤中，栅极-源极电容以指数方式放电。在该方法中，第一放电时间T1由以下给出：
Figure BDA0001815618600000061
其中CGS表示栅极-源极电容。ln(.)表示自然对数，并且R1表示电阻器21和栅极-源极电阻RGS并联连接的电阻，即：
Figure BDA0001815618600000062
其中RGS表示栅极-源极电阻，并且R21表示第一电阻器21的电阻。第二放电时间T2可以被表示为：
Figure BDA0001815618600000071
其中CGS表示栅极-源极电容，并且R2表示第一电阻器21、第二电阻器22和栅极-源极电阻RGS并联连接的电阻，即，
Figure BDA0001815618600000072
在下面，R1和R2分别称作第一电阻和第二电阻。基于等式(1a)和(1b)，第一放电时间T1和第二放电时间T2之间的比率r由以下给出：
Figure BDA0001815618600000073
根据一个示例，选择第一电阻器R21，以使在晶体管器件1的无故障状态中，电阻R21比栅极-源极电阻RGS小得多。根据一个示例，选择第一电阻器的电阻R21，以使在晶体管器件1的无故障状态中，电阻R21比栅极-源极电阻RGS的5％小、比栅极-源极电阻RGS的1％小、或者比栅极-源极电阻RGS的0.1％小。在该情况下，第一电阻R1由第一电阻器21的电阻R21主导，以使：
R1≈R21 (4a)。
根据一个示例，还选择第二电阻器22，以使其电阻R22比栅极-源极电阻RGS小得多。进一步地，第二电阻器22的电阻R22是第一电阻器21的电阻R21的m倍，即，R22＝m·R21。根据一个示例，m从0.01(10-2)和10之间选择，特别地，从0.01(10-2)和1之间选择。如果第一电阻器的电阻R21和第二电阻器的电阻R22比栅极-源极电阻RGS小得多，则这些电阻R21、R22主导第二电阻R2，以使第二电阻R2近似由以下给出：
Figure BDA0001815618600000081
基于等式(4a)和(4b)，在晶体管器件1的无故障状态中，第一放电时间T1和第二放电时间T2之间的比率r是：
Figure BDA0001815618600000082
如果例如m＝1，以使R21＝R22，则在无故障状态中比率r是2(r＝2)，即，第一放电时间T1是第二放电时间T2的两倍。随着电阻R22相对于电阻R21减小，比率r增大。如果例如R22是R21的0.5倍，则r＝3。也就是说，第一放电时间T1是第二放电时间T2的三倍。
在另一方面，如果晶体管器件存在缺陷，以使栅极-源极电阻RGS比在无缺陷状态中小得多。比率r比在无缺陷状态中小，即，小于(m+1)/m。随着栅极-源极电阻RGS减小，比率r接近1。这可以从等式(2a)、等式(2b)和等式(3)中容易看出。参照等式(2a)和等式(2b)，如果栅极-源极电阻RGS变得比第一电阻器21的电阻R21和第二电阻器R22的电阻小得多，则第一电阻R1和第二电阻R2中的每个电阻接近栅极-源极电阻RGS，以使参数等式(3)，比率r接近1。图6中也对这进行了图示，图6示出依赖于在第一电阻器的电阻R21和栅极-源极电阻RGS之间的比率R21/RGS的比率r。基于m＝1已获得了在图6中所示出的曲线。如可以从图6中看出的，如果栅极-源极电阻RGS大于R21的100倍，即，如果R21小于栅极-源极电阻RGS的1％，则比率r基本上由等式(5)限定。随着栅极-源极电阻RGS相对于R21减小，比率r落在(m+1)/m之下，并且向1减小。
根据一个示例，如果比率r落在预定义的阈值之下，则检测到晶体管器件1的故障。根据一个示例，基于(m+1)/m选择该预定义的阈值。根据一个示例，阈值从(m+1)/m的0.8倍和(m+1)/m的0.999倍之间选择，特别地，从(m+1)/m的0.9倍和(m+1)/m的0.99倍之间选择。
图7更详细地示出控制电路3的一个示例。参照图7，控制电路3包括控制器31、电流源32和电压源34，控制器31被配置为控制控制电路3的操作。具有电流源32和电压源34的串联电路被连接在电子电路2的第一节点和第二节点之间。电流源32由控制器31控制。参照图7，通过控制器31控制电流源32可包括与电流源32串联连接的电子开关33，其中当控制器31接通电子开关33时，电流源32将充电电流驱动到栅极节点G中；当控制器31关断电子开关33时，电流源32不将充电电流驱动到栅极节点G中。通过控制电子开关33来控制电流源32仅仅是一个示例。通过控制器31来激活或者去激活电流源32的其他方式也可以被实施。
参照图7，控制电路3还包括第一参考电压源351和第二参考电压源352，第一参考电压源351被配置为生成具有第一电压水平的第一电压V1，第二参考电压源352被配置为生成具有第二电压水平的第二电压V2。第一比较器361将第一电压V1与栅极-源极电压VGS进行比较，并且第二比较器362将第二电压V2与栅极-源极电压VGS进行比较。第一比较器361的输出信号S361由控制器31接收，并且指示栅极-源极电压VGS是高于第一电压水平V1还是低于第一电压水平V1，并且第二比较器362的输出信号S362由控制器31接收，并且指示栅极-源极电压VGS是高于第二电压水平V2还是低于第二电压水平V2。在图7中所示的示例中，由第一比较器对第一电压V1和栅极-源极电压VGS进行比较是通过以下方式来获得的：即，使第一比较器361的第一输入节点被耦合到第一参考电压源351，并且使第一比较器361的第二输入节点被耦合到栅极节点G。同样地，第二比较器362的第一输入节点被耦合到第二参考电压源352，并且第二比较器362的第二输入节点被耦合到栅极节点G。在该示例中，第一参考电压源351的背离第一比较器361的电路节点和第二参考电压源352的背离第二比较器362的电路节点被连接到电子电路2的第二节点。
图7中所示出的为了评估栅极-源极电阻RGS的控制电路3的操作如下。在参照图4所解释的第一步骤101中对栅极-源极电容CGS进行放电之前，控制器31接通电子开关33，以使栅极-源极电容CGS由电流源32进行充电。根据一个示例，控制器31接通电子开关33达足够长的时间，以使栅极-源极电压VGS升高到第一电压水平V1之上。根据一个示例，控制器31接通电子开关33达足够长的时间，以使栅极-源极电压VGS增大到由供电电压源34所提供的供电电压的电压水平VSUP。根据另一示例(图7中以虚线图示)，控制电路3包括另一参考电压源350，其提供具有电压水平V0的参考电压，其中该电压水平V0在第一电压水平V1和供电电压水平VSUP之间。在该示例中，当电子开关33被接通时，控制器31监控栅极-源极电压VGS，并且当栅极-源极电压VGS已达到第三电压水平V0时，控制器31关断电子开关33。在控制器31已关断电子开关33后，栅极-源极电容CGS由具有第一电阻器21和栅极-源极电阻RGS的并联电路进行放电。控制器31监控栅极-源极电压VGS，并且当栅极-源极电压VGS已达到第一电压水平V1时，控制器31开始测量第一放电时间T1。控制器31还监控栅极-源极电压VGS，并且当栅极-源极电压VGS已减小到第二电压水平V2时，控制器31停止测量。在该测量的开始和终止之间的时间是第一放电时间T1。
在已测量第一放电时间T1后，控制器31再次接通电子开关33，以便再次对栅极-源极电容CGS进行充电。在栅极-源极电容CGS已被再次充电后，控制器31关断电子开关33并且接通与第二电阻器22串联连接的电子开关23(其可以在再次充电之前已被接通)，以使栅极-源极电容CGS现在由具有第一电阻器21、第二电阻器22和栅极-源极电阻RGS的并联电路进行放电。控制器31再次测量当栅极-源极电压VGS达到(越过)第一电压水平V1时的时刻与当栅极-源极电压VGS达到(越过)第二电压水平V2时的时刻之间的时间。该时间等于第二放电时间T2。
不可避免地，在当栅极-源极电压VGS达到第一电压水平V1和第二电压水平V2时的时间与当控制器开始和终止测量第一放电时间T1和第二放电时间T2时的那些时间之间可以存在延迟时间。然而，这些延迟以相同的方式发生在开始和终止测量的时候，它们不会负面影响测量第一放电时间T1和第二放电时间T2。
根据一个示例，电子电路2是仅用于评估栅极-源极电阻RGS的专用电路。在该情况中，参照图8，驱动电路5可以被连接到晶体管器件1的栅极节点G和源极节点S。该驱动电路5可以被配置为通过依赖于输入信号SIN对栅极-源极电容CGS进行充电或放电来接通或关断晶体管器件1。
根据图9中所示的另一示例，电子电路3不仅被配置为评估栅极-源极电容CGS，并且还被配置为依赖于输入信号SIN接通或关断晶体管器件1。在该示例中，电子电路3被配置为取决于操作模式信号SMODE来操作测试模式和驱动模式这两个操作模式中的一个操作模式。在测试模式中，电子电路3以上文所解释的方式评估栅极-源极电阻RGS。在驱动模式中，电子电路3基于输入信号SIN驱动晶体管器件1。
在图9中所示的示例中，控制器31接收输入信号SIN和操作模式信号SMODE，并且或者以测试模式或者以驱动模式来操作电子电路3。除了参照图7所解释的部件，电子电路3附加地包括被耦合在第一节点和第二节点之间的另一电流源52，以使当第二电流源52被连接到电子电路2时，第二电流源52被连接在晶体管器件1的栅极节点G和源极节点S之间。控制器31被配置为控制该另一电流源52。控制器可以通过控制与另一电流源52串联连接的又一电子开关53(如图9中所图示)或者以任何其他方式来控制(激活或去激活)又一电流源53。
另一电流源52被用在驱动模式中，以对栅极-源极电容CGS进行放电并且关断晶体管器件1。可选地，电流源32和/或另一电流源52是可调电流源。也就是说，由相应的电流源32、52所提供的电流的电流水平可以通过控制器31来调节。在测试模式中，图9中所示的电子电路2可以用与图7中所示的电子电路相同的方式操作。在驱动模式中，控制器31例如通过依赖于输入信号SIN接通或关断相关联的开关33、53来激活或去激活电流源32、52。特别地，当输入信号SIN指示需要接通晶体管器件1时，控制器31激活电流源32并去激活另一电流源52。当输入信号SIN指示需要关断晶体管器件1时，控制器31去激活电流源32并激活另一电流源52。后者对栅极-源极电容CGS进行放电，以便关断晶体管器件1。在驱动模式中，第一电阻器21提供安全功能。当另一电流源52存在缺陷并且无法对栅极-源极电容CGS进行放电时，第一电阻器21对栅极-源极电容CGS进行放电。然而，电阻器21对栅极-源极电容CGS进行放电比电流源52慢得多，以使当电子电路2正确操作时，电阻器21不会显著影响由电流源32和另一电流源52驱动晶体管器件1。
根据一个示例，参考电压水平V0、V1和V2中的至少一个参考电压水平被电子电路2用在驱动模式中。参照图10对其进行解释。图10示出输入信号SIN、栅极电流IG和栅极-源极电压VGS的信号波形。在该示例中，通过依赖于栅极-源极电压VGS来调整由电流源32所提供的电流的电流水平，控制器31适配被驱动到栅极节点G中的栅极电流IG。在图10中所示的示例中，t1表示当输入信号SIN的信号水平从断开水平(其在图10中由低信号水平表示)改变到闭合水平(其在图10中的由高信号水平表示)的时刻。当输入信号SIN的信号水平从断开水平改变到闭合水平时，控制器31控制电流源32，以使其提供具有第一电流水平I1的栅极电流IG。当栅极-源极电压VGS达到第二电压水平V2时，控制器31通过控制电流源32来将栅极电流IG的电流水平减小到比第一水平I1低的第二水平I2，直到栅极-源极电压VGS达到第一电压水平V1。在栅极-源极电压VGS已达到第一电压水平V1后，控制器31通过控制电流源32来将栅极电流IG的电流水平增加到第三水平I3，第三水平I3比第二水平I2高。第三水平I3可以等于第一水平I1或者与第一水平I1不同。可选地，如图10中所图示的，当栅极-源极电压VGS达到第三水平V0时，控制器31将将栅极电流IG的电流水平减小到第四水平I4。根据一个示例，选择第二电压水平V2以使其基本上等于晶体管器件1的阈值电压。通过图10中所图示的驱动序列，栅极-源极电容CGS由第一电流水平I1快速进行充电，直到晶体管器件1接通并且进入Miller阶段。在Miller阶段期间，电流被减小到第二水平I2，并且在Miller阶段后，电流再次增加(到第三水平I3)。在该示例中，Miller阶段的终止是由第一电压水平V2所表示的。根据一个示例，第二电压水平V2从0.5V和1.5V之间的范围选择，并且第一电压水平V1从2V和5V之间的范围选择。例如，可选的第三电压水平V0从7V和12V之间的范围选择。可以选择第四电流水平I4，以使其将栅极-源极电压VGS保持在第三水平V0上。特别地，选择该第四电流水平I4，以使其通过第一电阻器21来补偿栅极-源极电容CGS的放电。
当输入信号SIN的信号水平从闭合水平改变到断开水平时，如图10中在时间t2所图示，控制器31去激活电流源32，并且激活另一电流源52。参照图10，关断晶体管器件可以包括：在时刻t2之后，迅速对栅极-源极电容CGS进行放电，直到栅极-源极电压VGS达到第一电压水平V1；当栅极-源极电压VGS在第一电压水平V1和第二电压水平V2之间时，减慢对栅极-源极电容CGS进行放电；以及当栅极-源极电压VGS低于第二电压水平时，再次迅速对栅极-源极电容CGS进行放电，直到栅极-源极电压VGS达到零。在图10中，在时刻t2后电流IG的负电流水平表示放电电流的电流水平，其以与充电电流的电流方向相反的电流方向流动。在放电过程的不同阶段中放电电流的电流水平的幅度可以等于在充电电流的不同阶段中充电电流的幅度。也就是说，(1)当栅极-源极电压VGS在零和第二电压水平V2之间时在充电过程的第一阶段中栅极电流IG的幅度可以等于当栅极-源极电压VGS也在零和第二电压水平V2之间时在放电过程的第三阶段中栅极电流的幅度；(2)当栅极-源极电压VGS在第二电压水平V2和第一电压水平V1之间时在充电过程的第二阶段中栅极电流IG的幅度可以等于当栅极-源极电压VGS也在第二电压水平V2和第一电压水平V1之间时在放电过程的第二阶段中栅极电流的幅度；以及(3)当栅极-源极电压VGS在第一电压水平V1和第三电压水平V0之间时在充电过程的第三阶段中栅极电流IG的幅度可以等于当栅极-源极电压VGS也在第一电压水平V1和第三电压水平V0之间时在放电过程的第一阶段中栅极电流的幅度。
然而，在充电和放电过程中具有相同的阶段数目以及在充电和放电过程的对应阶段中具有相同的电流水平幅度仅仅是一个示例。放电过程可以比充电过程具有更多阶段或者更少阶段，并且这些阶段可以由与主导充电过程的第一水平V1、第二水平V2和第三水平V0不同的电压水平来主导。进一步地，即使在充电过程和放电过程中存在相同数目的阶段，并且充电过程和放电过程的阶段由相同的电压水平主导，在对应的阶段中的栅极电流的幅度也可以不同。
参照图9和图10中所图示的示例，可以选择第一电压水平V1和第二电压水平V2，以使当栅极-源极电压VGS在这些电压水平之间时，晶体管器件1在闭合状态。根据另一示例，这些电压水平V1、V2均被选择，以使它们在晶体管器件的阈值电压之下。这使得能够在没有接通晶体管器件的情况下测试晶体管器件1。在可以以测试模式和驱动模式操作的图9中所示的类型的电子电路中，在该示例中可以提供附加的参考电压源和比较器，用于测试晶体管器件的参考电压源和比较器、以及用于驱动晶体管器件的参考电压源和比较器。
以下示例可以说明本公开的一个或多个方面。
示例1：一种方法，包括：将晶体管器件的栅极-源极电容从第一电压水平放电到第二电压水平并且测量与放电相关联的第一放电时间，其中第一电阻器与栅极-源极电容并联连接；将栅极-源极电容从第一电压水平放电到第二电压水平并且测量与放电相关联的第二放电时间，其中第一电阻器和第二电阻器与栅极-源极电容并联连接；将第一放电时间和第二放电时间之间的比率与预定义的阈值进行比较；以及基于比较检测故障。
示例2：根据示例1的方法，其中第一电阻器具有第一电阻，并且第二电阻器具有第二电阻；其中第二电阻是第一电阻的m倍；并且其中如果比率小于(m+1)/m的0.999倍，则检测到故障。
示例3：根据示例2的方法，其中如果比率小于(m+1)/m的0.9倍，则检测到故障。
示例4：根据示例1至示例3的任何组合的方法，其中第一电压水平和第二电压水平中的至少一个电压水平低于晶体管器件的阈值电压。
示例5：根据示例4的方法，其中第一电压水平和第二电压水平中的每个电压水平低于晶体管器件的阈值电压。
示例6：根据示例1至示例5的任何组合的方法，其中晶体管器件是IGBT和MOSFET中的一个。
示例7：根据示例1至示例6的任何组合的方法，还包括在放电中的每次放电之前，将栅极-源极电容充电到比第一电压水平高的电压水平。
示例8：一种电路装置，包括：晶体管器件，具有栅极节点、源极节点、在栅极节点和源极节点之间的栅极-源极电容、以及在栅极节点和源极节点之间的栅极-源极电阻；电子电路，被连接在栅极节点和源极节点之间，并且包括控制电路、第一电阻器和第二电阻器，第一电阻器被连接在栅极节点和源极节点之间；其中控制电路被配置为：在第一测试循环中，测量第一放电时间，第一放电时间与栅极-源极电容从第一电压水平到第二电压水平的放电相关联；在第二测试循环中，将第二电阻器连接在栅极节点和源极节点之间并且测量第二放电时间，第二放电时间与栅极-源极电容从第一电压水平到第二电压水平的放电相关联；将第一放电时间和第二放电时间之间的比率与预定义的阈值进行比较；以及基于比较检测故障。
示例9：根据示例8的电路装置，还包括与第二电阻器串联连接的电子开关，其中具有电子开关和第二电阻器的串联电路被连接在栅极节点和源极节点之间；以及其中通过控制电路将第二电阻器与栅极-源极电容并联连接包括接通电子开关。
示例10：根据示例8或示例9的电路装置，其中第一电阻器具有第一电阻，并且第二电阻器具有第二电阻；其中第一电阻是第二电阻的m倍；并且其中控制电路被配置为如果比率小于(m+1)/m的0.999倍，则检测到故障。
示例11：根据示例8至示例10的电路装置，其中控制电路包括：第一电流源装置，被配置为对栅极-源极电容进行充电；比较器装置，被配置为将在栅极节点和源极节点之间的栅极-源极电压与第一电压水平和第二电压水平进行比较，并且基于比较输出至少一个比较器信号；以及控制器，被配置为接收至少一个比较器信号，并且基于至少一个比较器信号测量第一放电时间和第二放电时间。
示例12：根据示例11的电路装置，其中第一电流源装置被连接在栅极节点和供电节点之间，在供电节点中供电电势可用。
示例13：根据示例8至示例12的任何组合的电路装置，其中电子电路还包括第二电流源装置，其被连接在栅极节点和源极节点之间。
示例14：根据示例13的电路装置，其中控制器被配置为在测试模式和驱动模式中的一个模式中操作；以及其中在驱动模式中，控制器被配置为基于输入信号驱动第一电流源装置以及第二电流源装置。
示例15：根据示例14的电路装置，其中在驱动模式中，控制器被配置为：当输入信号具有第一信号水平时，激活第一电流源装置并且去激活第二电流源装置；以及当输入信号具有第二信号水平时，去激活第一电流源装置并且激活第二电流源装置。
示例16：根据示例14或示例15的电路装置，其中在驱动模式中，控制器被配置为基于将在栅极节点和源极节点之间的电压与第一电压水平和第二电压水平之间的至少一个电压水平进行比较来调整由第一电流源装置所提供的电流。
示例17：根据示例8至示例16的任何组合的电路装置，其中晶体管器件是IGBT和MOSFET中的一个。
示例18：一种电子电路，被配置为被连接到晶体管器件的栅极节点和源极节点，并且包括第一电阻器和第二电阻器，以及控制电路，第一电阻器和第二电阻器各自被配置为被连接在栅极节点和源极节点之间，其中控制电路被配置为：在第一测试循环中，测量第一放电时间，第一放电时间与栅极-源极电容从第一电压水平到第二电压水平的放电相关联，其中第一电阻器被连接在栅极节点和源极节点之间；在第二测试循环中，测量第二放电时间，第二放电时间与栅极-源极电容从第一电压水平到第二电压水平的放电相关联，其中第一电阻器和第二电阻器被连接在栅极节点和源极节点之间；将第一放电时间和第二放电时间之间的比率与预定义的阈值进行比较；以及基于比较检测故障。
尽管已经公开了本发明的各种示例性实施例，对于本领域的技术人员来说清楚的是，在不偏离本发明的精神和范围的情况下，可以进行各种改变和修改，这些改变和修改将实现本发明的优势中的一些优势。对于本领域的普通技术人员来说明显的是，可以适当地替换执行相同功能的其他部件。应提及，参照具体附图所说明的特征可以与其他附图的特征相结合，即使在尚未对其进行明确提及的那些情况中也是如此。进一步地，本发明的方法可以或者在使用合适的处理器指令的所有软件实现中得以实现，或者在利用软件逻辑与硬件逻辑的组合以实现相同结果的混合实现中得以实现。对发明性的概念的这种修改旨在由随附的权利要求来覆盖。
空间上的相对术语(诸如，“下方”、“之上”、“较低”、“上方”、“较高”等)被用于便于描述，以解释一个元件相对于第二元件的定位。除了与附图中所描述的那些取向的不同取向之外，这些术语旨在包括设备的不同取向。进一步地，术语(诸如“第一”、“第二”等)还被用于描述各种元件、区域、部分等，并且也不旨在限制。在整个描述中，相似的术语指代相似的元件。
如本文所采用的，术语“具有”、“含有”、“包括”、“包含”等是开放式术语，其指示存在所声明的元件或特征，但是并不排除附加的元件或特征。除非内容另有明确指示，否则冠词“一”、“一个”和“这”旨在包括复数以及单数。
考虑到上述范围的变化和应用，应当理解，本发明不受上述描述的限制，并且不受附图的限制。相反地，本发明仅受到随附的权利要求及其法律等同物的限制。

Claims (18)

1.一种检测故障的方法，包括：
将晶体管器件的栅极-源极电容从第一电压水平放电到第二电压水平并且测量与所述放电相关联的第一放电时间，其中第一电阻器与所述栅极-源极电容并联连接；
将所述栅极-源极电容从所述第一电压水平放电到所述第二电压水平并且测量与所述放电相关联的第二放电时间，其中所述第一电阻器和第二电阻器与所述栅极-源极电容并联连接；
将所述第一放电时间和所述第二放电时间之间的比率与预定义的阈值进行比较；以及
基于所述比较检测故障。
2.根据权利要求1所述的方法，
其中所述第一电阻器具有第一电阻，并且所述第二电阻器具有第二电阻；
其中所述第二电阻是所述第一电阻的m倍；并且
其中如果所述比率小于(m+1)/m的0.999倍，则检测到故障。
3.根据权利要求2所述的方法，其中如果所述比率小于(m+1)/m的0.9倍，则检测到故障。
4.根据权利要求1所述的方法，其中所述第一电压水平和所述第二电压水平中的至少一个电压水平低于所述晶体管器件的阈值电压。
5.根据权利要求4所述的方法，其中所述第一电压水平和所述第二电压水平中的每个电压水平低于所述晶体管器件的阈值电压。
6.根据权利要求1所述的方法，其中所述晶体管器件是IGBT和MOSFET中的一个。
7.根据权利要求1所述的方法，还包括：
在所述放电中的每次放电之前，将所述栅极-源极电容充电到比所述第一电压水平高的电压水平。
8.一种电路装置，包括：
晶体管器件，具有栅极节点、源极节点、在所述栅极节点和所述源极节点之间的栅极-源极电容、以及在所述栅极节点和所述源极节点之间的栅极-源极电阻；
电子电路，被连接在所述栅极节点和所述源极节点之间，并且包括控制电路、第一电阻器和第二电阻器，所述第一电阻器被连接在所述栅极节点和所述源极节点之间；
其中所述控制电路被配置为：
在第一测试循环中，测量第一放电时间，所述第一放电时间与所述栅极-源极电容从第一电压水平到第二电压水平的放电相关联；
在第二测试循环中，将所述第二电阻器连接在所述栅极节点和所述源极节点之间并且测量第二放电时间，所述第二放电时间与所述栅极-源极电容从所述第一电压水平到所述第二电压水平的放电相关联；
将所述第一放电时间和所述第二放电时间之间的比率与预定义的阈值进行比较；以及
基于所述比较检测故障。
9.根据权利要求8所述的电路装置，还包括与所述第二电阻器串联连接的电子开关，
其中具有所述电子开关和所述第二电阻器的串联电路被连接在所述栅极节点和所述源极节点之间；以及
其中通过所述控制电路将所述第二电阻器与所述栅极-源极电容并联连接包括接通所述电子开关。
10.根据权利要求8所述的电路装置，
其中所述第一电阻器具有第一电阻，并且所述第二电阻器具有第二电阻；
其中所述第一电阻是所述第二电阻的m倍；并且
其中所述控制电路被配置为如果所述比率小于(m+1)/m的0.999倍，则检测到故障。
11.根据权利要求8所述的电路装置，其中所述控制电路包括：
第一电流源装置，被配置为对所述栅极-源极电容进行充电；
比较器装置，被配置为将在所述栅极节点和所述源极节点之间的栅极-源极电压与所述第一电压水平和所述第二电压水平进行比较，并且基于所述比较输出至少一个比较器信号；以及
控制器，被配置为接收所述至少一个比较器信号，并且基于所述至少一个比较器信号测量所述第一放电时间和所述第二放电时间。
12.根据权利要求11所述的电路装置，
其中所述第一电流源装置被连接在所述栅极节点和供电节点之间，在所述供电节点中供电电势可用。
13.根据权利要求8所述的电路装置，其中所述电子电路还包括：
第二电流源装置，被连接在所述栅极节点和所述源极节点之间。
14.根据权利要求13所述的电路装置，其中所述控制电路包括：
第一电流源装置，被配置为对所述栅极-源极电容进行充电；
比较器装置，被配置为将在所述栅极节点和所述源极节点之间的栅极-源极电压与所述第一电压水平和所述第二电压水平进行比较，并且基于所述比较输出至少一个比较器信号；以及
控制器，被配置为接收所述至少一个比较器信号，并且基于所述至少一个比较器信号测量所述第一放电时间和所述第二放电时间；以及
其中所述控制器被配置为在测试模式和驱动模式中的一个模式中操作；以及
其中在所述驱动模式中，所述控制器被配置为基于输入信号驱动所述第一电流源装置以及所述第二电流源装置。
15.根据权利要求14所述的电路装置，其中在所述驱动模式中，所述控制器被配置为：
当所述输入信号具有第一信号水平时，激活所述第一电流源装置并且去激活所述第二电流源装置；以及
当所述输入信号具有第二信号水平时，去激活所述第一电流源装置并且激活所述第二电流源装置。
16.根据权利要求14所述的电路装置，
其中在所述驱动模式中，所述控制器被配置为基于将在所述栅极节点和所述源极节点之间的电压与所述第一电压水平和所述第二电压水平之间的至少一个电压水平进行比较来调整由所述第一电流源装置所提供的电流。
17.根据权利要求8所述的电路装置，其中所述晶体管器件是IGBT和MOSFET中的一个。
18.一种电子电路，被配置为被连接到晶体管器件的栅极节点和源极节点，并且包括：
第一电阻器和第二电阻器，以及控制电路，所述第一电阻器和所述第二电阻器各自被配置为被连接在所述栅极节点和所述源极节点之间；
其中所述控制电路被配置为：
在第一测试循环中，测量第一放电时间，所述第一放电时间与栅极-源极电容从第一电压水平到第二电压水平的放电相关联，其中所述第一电阻器被连接在所述栅极节点和所述源极节点之间；
在第二测试循环中，测量第二放电时间，所述第二放电时间与所述栅极-源极电容从所述第一电压水平到所述第二电压水平的放电相关联，其中所述第一电阻器和所述第二电阻器被连接在所述栅极节点和所述源极节点之间；
将所述第一放电时间和所述第二放电时间之间的比率与预定义的阈值进行比较；以及
基于所述比较检测故障。
CN201811140197.3A 2017-09-29 2018-09-28 评估在晶体管器件中的栅极-源极漏电流 Active CN109596960B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/720,250 2017-09-29
US15/720,250 US10451669B2 (en) 2017-09-29 2017-09-29 Evaluating a gate-source leakage current in a transistor device

Publications (2)

Publication Number Publication Date
CN109596960A CN109596960A (zh) 2019-04-09
CN109596960B true CN109596960B (zh) 2022-07-22

Family

ID=65727908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811140197.3A Active CN109596960B (zh) 2017-09-29 2018-09-28 评估在晶体管器件中的栅极-源极漏电流

Country Status (3)

Country Link
US (1) US10451669B2 (zh)
CN (1) CN109596960B (zh)
DE (1) DE102018123856A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105356727B (zh) * 2015-11-27 2018-11-27 矽力杰半导体技术(杭州)有限公司 用于开关电源的开关管驱动控制方法以及控制电路
JP6416447B1 (ja) * 2017-04-26 2018-10-31 三菱電機株式会社 半導体素子の駆動方法および駆動装置、ならびに、電力変換装置
US10928438B2 (en) * 2017-07-20 2021-02-23 International Business Machines Corporation Embedded photodetector as device health monitor for hot carrier injection (HCI) in power semiconductors
JP7338279B2 (ja) * 2019-07-11 2023-09-05 富士電機株式会社 パワー半導体モジュール及びその漏れ電流試験方法
DE102020103874B3 (de) * 2020-02-14 2021-06-10 Infineon Technologies Ag Verfahren und schaltung zum überprüfen der funktionsfähigkeit eines transistorbauelements
US11175350B2 (en) * 2020-04-20 2021-11-16 Lear Corporation Leakage current monitoring system
US11506696B2 (en) * 2020-10-15 2022-11-22 Western Digital Technologies, Inc. Hold-up capacitance health measurement with current leakage detection
US11774517B2 (en) 2021-11-03 2023-10-03 Nxp B. V. Leakage and loading detector circuit
US20230231468A1 (en) * 2022-01-19 2023-07-20 Dialog Semiconductor Inc. In-circuit detection of early failure of power switch transistors in switching power converters
CN115014136B (zh) * 2022-04-19 2023-10-20 华东光电集成器件研究所 一种数码雷管点火桥丝故障检测电路及检测方法
US20230417841A1 (en) * 2022-06-27 2023-12-28 Infineon Technologies Austria Ag Current leak detection for solid state devices
CN115047321B (zh) * 2022-08-12 2022-11-04 合肥晶合集成电路股份有限公司 一种逻辑芯片漏电失效分析方法
CN116660715B (zh) * 2023-07-31 2023-10-20 采埃孚汽车科技(张家港)有限公司 电动助力转向系统的驱动晶体管的老化检测系统和方法
CN117595845A (zh) * 2023-11-21 2024-02-23 一汽解放汽车有限公司 一种驱动电路、控制方法及车辆

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101135716A (zh) * 2006-08-30 2008-03-05 东部高科股份有限公司 测量漏电流的方法与装置
CN103730384A (zh) * 2013-12-13 2014-04-16 深圳市华星光电技术有限公司 一种tft电性量测方法及装置
CN106461723A (zh) * 2014-05-27 2017-02-22 雷诺有限合伙公司 场效应晶体管和相关的故障检测装置
CN109061431A (zh) * 2018-08-22 2018-12-21 徐州中矿大传动与自动化有限公司 一种基于栅极电荷的SiC MOSFET栅极故障诊断系统及诊断方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6301188B2 (ja) * 2014-05-14 2018-03-28 エイブリック株式会社 充放電制御回路およびバッテリ装置
US9664713B2 (en) * 2014-10-30 2017-05-30 Infineon Technologies Austria Ag High speed tracking dual direction current sense system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101135716A (zh) * 2006-08-30 2008-03-05 东部高科股份有限公司 测量漏电流的方法与装置
CN103730384A (zh) * 2013-12-13 2014-04-16 深圳市华星光电技术有限公司 一种tft电性量测方法及装置
CN106461723A (zh) * 2014-05-27 2017-02-22 雷诺有限合伙公司 场效应晶体管和相关的故障检测装置
CN109061431A (zh) * 2018-08-22 2018-12-21 徐州中矿大传动与自动化有限公司 一种基于栅极电荷的SiC MOSFET栅极故障诊断系统及诊断方法

Also Published As

Publication number Publication date
US10451669B2 (en) 2019-10-22
CN109596960A (zh) 2019-04-09
US20190101585A1 (en) 2019-04-04
DE102018123856A1 (de) 2019-04-04

Similar Documents

Publication Publication Date Title
CN109596960B (zh) 评估在晶体管器件中的栅极-源极漏电流
CN109425816B (zh) 测试mos功率开关
TWI261967B (en) Rush current limiting circuit for a PFM control charge pump
US8289669B2 (en) Semiconductor device including over voltage protection circuit having gate discharge circuit operated based on temperature and voltage as to output transistor
US8766671B2 (en) Load driving apparatus
US9455569B2 (en) Procedures for the operation of an electrical circuit
CN107078733B (zh) 驱动电路
US9735767B2 (en) Electronic control apparatus having switching element and drive circuit
US8610487B2 (en) Electronic device with switching element driven by control voltage
TWI484755B (zh) 切換裝置以及測試裝置
CN112305393A (zh) 电子测试设备装置及其操作方法
US11519955B2 (en) Method and circuit for testing the functionality of a transistor component
US9625927B2 (en) Drive circuit
EP3229355B1 (en) Load driving device and in-vehicle control device using same
US9059703B2 (en) Switch circuit
US20220393623A1 (en) Drive circuit of bridge circuit, motor drive apparatus with drive circuit, and electronic device
JP2013195291A (ja) 電圧変化検出回路および電圧変化検出方法
JP2012191724A (ja) スイッチング素子の駆動回路
JP6977486B2 (ja) 半導体装置の試験装置
JP6314823B2 (ja) 開閉用スイッチング素子の駆動回路及び開閉用スイッチング素子の駆動装置
CN113447789B (zh) Mosfet检测电路及方法
WO2022255008A1 (ja) ゲート駆動装置
JP3748993B2 (ja) プログラマブルロード回路
JP6699306B2 (ja) ゲート電圧制御回路
CN111537865A (zh) Uis测试电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant