DE102018123856A1

DE102018123856A1 - Auswerten eines Gate-Source-Leckstroms in einem Transistorbauelement

Info

Publication number: DE102018123856A1
Application number: DE102018123856.8A
Authority: DE
Inventors: Aron Theil; Carlos Joao Marques Martins; Steffen Thiele
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2017-09-29
Filing date: 2018-09-27
Publication date: 2019-04-04
Also published as: US20190101585A1; US10451669B2; CN109596960A; CN109596960B

Abstract

Beschrieben wird ein Verfahren, eine Schaltungsanordnung und eine elektronische Schaltung. Das Verfahren umfasst das Entladen einer Gate-Source-Kapazität eines Transistorbauelements von einem ersten Spannungspegel auf einen zweiten Spannungspegel, wenn ein erster Widerstand parallel zu der Gate-Source-Kapazität geschaltet ist, und Messen einer ersten Entladezeit im Zusammenhang mit dem Entladen, und das Entladen der Gate-Source-Kapazität von dem ersten Spannungspegel auf den zweiten Spannungspegel, wenn der erste Widerstand und der zweite Widerstand parallel zu der Gate-Source-Kapazität geschaltet sind, und das Messen einer zweiten Entladezeit im Zusammenhang mit dem Entladen. Das Verfahren umfasst außerdem das Vergleichen eines Verhältnisses zwischen der ersten Entladezeit und der zweiten Entladezeit mit einer vordefinierten Schwelle und das Detektieren eines Fehlers basierend auf dem Vergleichen.

Description

Diese Beschreibung betrifft allgemein ein Verfahren und eine elektronische Schaltung zum Auswerten eines Gate-Source-Leckstroms oder eines Gate-Source-Widerstands in einem Transistorbauelement, insbesondere einem MOS-Transistorbauelement.
Ein MOS-Transistorbauelement, wie beispielsweise ein MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) oder ein IGBT (Insulated Gate Bipolar Transistor) ist ein spannungsgesteuertes Transistorbauelement, das sich abhängig von einem Ladezustand einer internen Kapazität in einem Ein-Zustand (leitenden Zustand) oder einem Aus-Zustand (sperrenden Zustand) befindet. Diese interne Kapazität ist zwischen einen Steuerknoten (Gateknoten) und einen Lastknoten (Sourceknoten) geschaltet und wird üblicherweise als Gate-Source-Kapazität bezeichnet. Im Ein-Zustand des Transistorbauelements können Leckströme auftreten, die die Gate-Source-Kapazität entladen. Übermäßige Leckströme können ein Anzeichen dafür sein, dass das Transistorbauelement defekt ist.
Ein Ansatz, den Gate-Source-Leckstrom auszuwerten, besteht darin, eine Spannung zwischen den Gateknoten und den Sourceknoten anzulegen, die höher ist als eine zwischen den Gateknoten und den Sourceknoten im Normalbetrieb angelegte Ansteuerspannung, und den zwischen dem Gateknoten und dem Sourceknoten fließenden Strom zu messen. Das Transistorbauelement wird als defekt angesehen, wenn der Strom höher ist als eine vorgegebene Schwelle. Das Anlegen einer hohen Testspannung bewirkt allerdings eine Belastung, die die Lebensdauer des Transistorbauelements verringern kann. Es ist daher wünschenswert, den Gate-Source-Leckstrom auf sanftere Weise auszuwerten.
Ein Beispiel betrifft ein Verfahren. Das Verfahren umfasst das Entladen einer Gate-Source-Kapazität eines Transistorbauelements von einem ersten Spannungspegel auf einen zweiten Spannungspegel, wenn ein erster Widerstand parallel zu der Gate-Source-Kapazität geschaltet ist, und das Messen einer ersten Entladezeit, die im Zusammenhang mit dem Entladen steht, und das Entladen der Gate-Source-Kapazität von dem ersten Spannungspegel auf den zweiten Spannungspegel, wenn der erste Widerstand und ein zweiter Widerstand parallel zu der Gate-Source-Kapazität geschaltet sind, und das Messen einer zweiten Entladezeit, die im Zusammenhang mit dem Entladen steht. Das Verfahren umfasst außerdem das Vergleichen eines Verhältnisses zwischen der ersten Entladezeit und der zweiten Entladezeit mit einer vorgegebenen Schwelle und das Detektieren eines Fehlers basierend auf dem Vergleichen.
Ein weiteres Beispiel betrifft eine Schaltungsanordnung. Die Schaltungsanordnung umfasst ein Transistorbauelement mit einem Gateknoten, einem Sourceknoten einer Gate-Source-Kapazität zwischen dem Gateknoten und dem Sourceknoten und einem Gate-Source-Widerstand zwischen dem Gateknoten und dem Sourceknoten und eine elektronische Schaltung, die zwischen den Gateknoten und den Sourceknoten geschaltet ist und die eine Steuerschaltung, einen zwischen den Gateknoten und den Sourceknoten geschalteten ersten Widerstand und einen zweiten Widerstand umfasst. Die Steuerschaltung ist dazu ausgebildet, in einem ersten Testzyklus eine Entladezeit im Zusammenhang mit einem Entladen der Gate-Source-Kapazität von einem ersten Spannungspegel auf einen zweiten Spannungspegel zu messen, in einem zweiten Testzyklus den zweiten Widerstand zwischen den Gateknoten und den Sourceknoten zu schalten und eine zweite Entladezeit im Zusammenhang mit dem Entladen der Gate-Source-Kapazität von dem ersten Spannungspegel auf den zweiten Spannungspegel zu messen. Die Steuerschaltung ist weiterhin dazu ausgebildet, ein Verhältnis zwischen der ersten Entladezeit und der zweiten Entladezeit mit einer vorgegebenen Schwelle zu vergleichen und einen Fehler basierend auf dem Vergleichen zu detektieren.
Noch ein weiteres Beispiel betrifft eine elektronische Schaltung. Die elektronische Schaltung ist dazu ausgebildet, an einen Gateknoten und einen Sourceknoten eines Transistorbauelements angeschlossen zu werden und umfasst einen ersten Widerstand und einen zweiten Widerstand, die jeweils dazu ausgebildet sind, zwischen den Gateknoten und den Sourceknoten geschaltet zu werden, und eine Steuerschaltung. Die Steuerschaltung ist dazu ausgebildet, in einem ersten Testzyklus eine erste Entladezeit im Zusammenhang mit dem Entladen der Gate-Source-Kapazität von einem ersten Spannungspegel auf einen zweiten Spannungspegel zu messen, wenn der erste Widerstand zwischen den Gateknoten und den Sourceknoten geschaltet ist, und in einem zweiten Testzyklus eine zweite Entladezeit im Zusammenhang mit einem Entladen der Gate-Source-Kapazität von dem ersten Spannungspegel auf den zweiten Spannungspegel zu messen, wenn der erste Widerstand und der zweite Widerstand zwischen den Gateknoten und den Sourceknoten geschaltet sind. Die Steuerschaltung ist weiterhin dazu ausgebildet, ein Verhältnis zwischen der ersten Entladezeit und der zweiten Entladezeit mit einer vorgegebenen Schwelle zu vergleichen und einen Fehler basierend auf dem Vergleichen zu detektieren.
Beispiele sind nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.

1 zeigt ein Ersatzschaltbild eines Transistorbauelements gemäß einem Beispiel;
2A bis 2C zeigen verschiedene Beispiele, wie das Transistorbauelement als elektronischer Schalter verwendet werden kann;
3 zeigt ein Beispiel einer elektronischen Schaltung mit einem Transistorbauelement und einer elektronischen Schaltung, die dazu ausgebildet ist, einen Gate-Source-Leckstrom auszuwerten;
4 ist ein Flussdiagramm, das ein Beispiel eines Verfahrens zum Auswerten des Gate-Source-Leckstroms veranschaulicht;
5 zeigt Signalverläufe einer Gate-Source-Spannung;
6 veranschaulicht eine Beziehung zwischen einem Entladezeitverhältnis, das bei dem in 4 veranschaulichten Verfahren berechnet wurde, und einem Widerstandswertverhältnis zwischen einem Widerstandswert eines bei dem in 4 veranschaulichten Verfahren verwendeten ersten Widerstands und einem internen Gate-Source-Widerstandswert;
7 zeigt ein Beispiel der elektronischen Schaltung weiter im Detail;
8 zeigt eine elektronische Schaltung mit einem Transistorbauelement, einer elektronischen Schaltung und einer Ansteuerschaltung;
9 zeigt ein Beispiel einer Ansteuerschaltung, die eine elektronische Schaltung umfasst; und
10 zeigt Signalverläufe, die den Betrieb der in 9 gezeigten Ansteuerschaltung veranschaulichen.

In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung Beispiele, wie die Erfindung verwendet und realisiert werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nicht explizit etwas anderes angegeben ist.
1 veranschaulicht ein Beispiel eines Transistorbauelements 1, insbesondere eines MOS-(Metal Oxide Semiconductor)-Transistorbauelements, das auch als IG-(Insulated Gate)-Transistorbauelement bezeichnet werden kann. Das Transistorbauelement umfasst einen Steuerknoten G, der nachfolgend als Gateknoten bezeichnet wird, einen ersten Lastknoten S, der nachfolgend als Sourceknoten bezeichnet wird, und einen zweiten Lastknoten D, der nachfolgend als Drainknoten bezeichnet wird. Lediglich zur Veranschaulichung ist das in 1 gezeigte Transistorbauelement ein MOSFET (Metal Oxide Semiconductor Field-Effect Transistor), insbesondere ein n-leitender Anreicherungs-MOSFET. Dies ist jedoch nur ein Beispiel. Die nachfolgende Beschreibung und Erläuterung, gilt für eine beliebige andere Art von MOS-Transistorbauelement, wie beispielsweise einen p-leitenden Anreicherungs-MOSFET, einen n-leitenden oder p-leitenden Verarmungs-MOSFET oder einen IGBT (Insulated Gate Bipolar Transistor) ebenso.
Ein Transistorbauelement des in 1 gezeigten Typs kann als elektronischer Schalter in verschiedenen Arten von elektronischen Schaltungen verwendet werden. Einige Beispiele, wie das Transistorbauelement als elektronischer Schalter verwendet werden kann, sind in den 2A bis 2C veranschaulicht. Bezugnehmend auf 2A kann das Transistorbauelement 1 als Low-Side-Schalter verwendet werden. In diesem Fall ist eine Laststrecke D-S zwischen dem Drainknoten D und dem Sourceknoten S des Transistorbauelements 1 zwischen eine Last Z und einen Schaltungsknoten, an dem ein negatives Versorgungspotential oder Masse GND verfügbar ist, geschaltet. Eine Reihenschaltung mit der Laststrecke D-S des Transistorbauelements 1 und der Last Z ist zwischen einen Schaltungsknoten für ein positives Versorgungspotential V+ und den Schaltungsknoten für das negative Versorgungspotential oder Masse GND geschaltet.
Bezugnehmend auf 2B kann die elektronische Schaltung als High-Side-Schalter verwendet werden. Bei diesem Beispiel ist die Laststrecke D-S des Transistorbauelements 1 zwischen den Schaltungsknoten für das positive Versorgungspotential V+ und die Last Z geschaltet. Gemäß einem weiteren Beispiel, das in 2C gezeigt ist, ist die Laststrecke D-S zwischen zwei Lasten Z1, Z2 geschaltet, wobei eine Reihenschaltung, die die Lasten Z1, Z2 und die Laststrecke D-S umfasst, zwischen Schaltungsknoten für das positive Versorgungspotential V+ und das negative Versorgungspotential oder Masse GND geschaltet ist.
Das in 1 gezeigte Transistorbauelement 1 ist ein spannungsgesteuertes Transistorbauelement, das abhängig von einer Gate-Source-Spannung VGS zwischen dem Gateknoten G und dem Sourceknoten S in einem Ein-Zustand (leitenden Zustand) oder einem Aus-Zustand (sperrenden Zustand) ist. Intern umfasst das Transistorbauelement eine Kapazität zwischen dem Gateknoten G und dem Sourceknoten S, die üblicherweise als Gate-Source-Kapazität C_GS bezeichnet wird. Diese Gate-Source-Kapazität ist in dem in 1 gezeigten Schaltbild durch einen zwischen den Gateknoten G und den Sourceknoten S geschalteten Kondensator repräsentiert. Ein in dem in 1 gezeigten Schaltbild zwischen den Gateknoten G und den Sourceknoten S geschalteter Widerstand repräsentiert einen Leckstrompfad. Üblicherweise ist ein Widerstandswert R_GS des Leckstrompfads wenigstens einige Megaohm (MΩ) oder wenigstens einige 10 MΩ. Dies führt in einem fehlerlosen Zustand des Transistorbauelements zu einen Leckstrom I_GS von weniger als einigen Mikroampere (µA), wenn beispielsweise die Gate-Source-Spannung V_GS im Ein-Zustand etwa 10 Volt (V) ist. Ein niedriger Gate-Source-Widerstandswert R_GS kann ein Anzeichen dafür sein, dass das Transistorbauelement defekt ist. Es ist daher wünschenswert, den Gate-Source-Widerstandswert R_GS oder den Leckstrom I_GS auszuwerten, um einen Defekt des Transistorbauelements 1 zu detektieren.
3 zeigt ein Beispiel einer elektronischen Schaltung, die dazu ausgebildet ist, den Gate-Source-Widerstandswert R_GS oder den Gate-Source-Strom I_GS auszuwerten. Die elektronische Schaltung 2 umfasst einen ersten Knoten, der dazu ausgebildet ist, an den Gateknoten G angeschlossen zu werden, und einen zweiten Knoten, der dazu ausgebildet ist, an den Sourceknoten S des Transistorbauelements 1 angeschlossen zu werden. Die elektronische Schaltung 2 umfasst außerdem einen ersten Widerstand 21, der zwischen den ersten Knoten und den zweiten Knoten geschaltet ist, so dass der erste Widerstand 21 zwischen den Gateknoten G und den Sourceknoten S geschaltet ist, wenn das Transistorbauelement 1 an die elektronische Schaltung 2 angeschlossen ist. Ein zweiter Widerstand 22 ist in Reihe zu einem elektronischen Schalter 23 geschaltet, wobei eine Reihenschaltung mit dem zweiten Widerstand 22 und dem elektronischen Schalter 23 zwischen den ersten Knoten und den zweiten Knoten, und damit parallel zu dem ersten Widerstand 21 geschaltet ist. Der elektronische Schalter 23 wird durch eine Steuerschaltung 3 gesteuert, wobei der zweite Widerstand 22 parallel zu dem ersten Widerstand 21 geschaltet ist, wenn die Steuerschaltung 3 den elektronischen Schalter 23 einschaltet, und von dem Gateknoten G und dem Sourceknoten S getrennt ist, wenn die Steuerschaltung 3 den elektronischen Schalter 23 ausschaltet. Die Steuerschaltung 3 ist an den Gateknoten und den Sourceknoten S angeschlossen, um die Gate-Source-Spannung V_GS zu detektieren. Außerdem ist die Steuerschaltung 3 dazu ausgebildet, ein Statussignal S_STATUS auszugeben, das ein Testergebnis repräsentiert. Gemäß einem Beispiel ist die Steuerschaltung dazu ausgebildet, das Statussignal S_STATUS mit einem von einem Bestanden-Pegel und einem Fehler-Pegel auszugeben, wobei der Bestanden-Pegel anzeigt, dass der Gate-Source-Widerstandswert R_GS den Test bestanden hat, und der Fehler-Pegel anzeigt, dass der Gate-Source-Widerstandswert R_GS den Test nicht bestanden hat.
Ein Beispiel eines Verfahrens zum Auswerten des Gate-Source-Widerstandswerts R_GS durch die in 3 gezeigte elektronische Schaltung 2 ist in 4 veranschaulicht. 4 zeigt ein Flussdiagramm des Verfahrens. In einem ersten Schritt oder Testzyklus 101 umfasst das Verfahren das Entladen der Gate-Source-Kapazität C_GS von einem ersten Spannungspegel V1 auf einen zweiten Spannungspegel V2, wenn der erste Widerstand 21 parallel zu der Gate-Source-Kapazität C_GS geschaltet ist und wenn der zweite Widerstand 22 nicht parallel zu der Gate-Source-Kapazität C_GS geschaltet ist, und das Messen einer ersten Entladezeit T1 im Zusammenhang mit dem Entladen. Damit schaltet die Steuerschaltung 3 im ersten Verfahrensschritt 101 den elektronischen Schalter 23 aus, um den zweiten Widerstand 22 von dem Gateknoten und dem Sourceknoten S zu trennen. In einem zweiten Verfahrensschritt oder Testzyklus 102 umfasst das Verfahren das Entladen der Gate-Source-Kapazität C_GS von dem ersten Spannungspegel V1 zu dem weiten Spannungspegel V2, wenn der erste Widerstand 21 und der zweite Widerstand 22 parallel zu der Gate-Source-Kapazität C_GS geschaltet sind, und das Messen einer zweiten Entladezeit T2 im Zusammenhang mit dem Entladen. Selbstverständlich wird die Gate-Source-Kapazität zwischen dem ersten Schritt 101 und dem zweiten Schritt 102 wieder auf den ersten Spannungspegel V1 oder höher geladen. Dieses erneute Laden ist in dem Flussdiagramm gemäß 4 allerdings nicht explizit gezeigt. Bezugnehmend auf 4 umfasst das Verfahren außerdem in einem Schritt 103 das Vergleichen eines Verhältnisses T1/T2 zwischen der ersten Entladezeit T1 und der zweiten Entladezeit T2 mit einer vordefinierten Schwelle, um einen Fehler oder einen übermäßigen Leckstrom zu detektieren.
Das Entladen der Gate-Source-Kapazität C_GS in dem ersten Schritt 101 und dem zweiten Schritt 102 ist in 5 veranschaulicht. 5 zeigt eine erste Kurve 201, die die Gate-Source-Spannung V_GS in dem ersten Schritt 101 repräsentiert, und eine zweite Kurve 202, die die Gate-Source-Spannung V_GS in dem zweiten Schritt 102 repräsentiert. Die Gate-Source-Spannung V_GS ist im Wesentlichen gleich der Spannung über der Gate-Source-Kapazität C_GS . „Dass die Gate-Source-Spannung V_GS im Wesentlichen gleich der Spannung über der Gate-Source-Kapazität C_GS ist“ bedeutet, dass ein (parasitärer) Gatewiderstand RG (der in 1 in gestrichelten Linien dargestellt ist), der zwischen der Gate-Source-Kapazität C_GS und dem Gateknoten G vorhanden ist, wesentlich kleiner ist als jeder der ersten und zweiten Widerstände 21, 22. „Wesentlich kleiner“ bedeutet, dass dieser Gatewiderstand RG kleiner ist als das 0,01-(10^-2)-fache oder sogar kleiner als das 0,001-(10^-3)-fache eines Widerstandswerts R21 des ersten Widerstands 21 oder eines Widerstandswerts R22 des zweiten Widerstands R22.
Grundsätzlich ist jede der ersten und zweiten Kurven 201, 202 eine exponentielle Kurve, das heißt, die Gate-Source-Kapazität wird in den ersten und zweiten Schritten 101, 102 jeweils exponentiell entladen. Bei diesem Verfahren ist die erste Entladezeit T1 gegeben durch $T 1 = R 1 \cdot C_{G S} \cdot ln (\frac{V 1}{V 2})$
wobei C_GS die Gate-Source-Kapazität bezeichnet. In(.) bezeichnet den natürlichen Logarithmus und R1 bezeichnet einen Widerstandswert der Parallelschaltung mit dem ersten Widerstand 21 und der Gate-Source-Kapazität R_GS , das heißt, $R 1 = 1 / (\frac{1}{R_{G S}} + \frac{1}{R 21})$
wobei R_GS den Gate-Source-Widerstandswert bezeichnet und R21 den Widerstandswert des ersten Widerstands 21 bezeichnet. Die zweite Entladezeit T2 kann ausgedrückt werden als: $T 2 = R 2 \cdot C_{G S} \cdot ln (\frac{V 1}{V 2})$
wobei C_GS die Gate-Source-Kapazität bezeichnet und R1 einen Widerstandswert einer Parallelschaltung des ersten Widerstands 21, des zweiten Widerstands 22 und des Gate-Source-Widerstandswerts R_GS bezeichnet, das heißt, $R 2 = 1 / (\frac{1}{R_{G S}} + \frac{1}{R 21} + \frac{1}{R 22})$

Nachfolgend werden R1 und R2 als erster Widerstandswert bzw. zweiter Widerstandswert bezeichnet. Basierend auf den Gleichungen (1a) und (1b) ist ein Verhältnis r zwischen der ersten Entladezeit T1 und der zweiten Entladezeit T2 gegeben durch: $r = \frac{T 1}{T 2} = \frac{R 1 \cdot C_{G S} \cdot ln (\frac{V 1}{V 2})}{R 2 \cdot C_{G S} \cdot ln (\frac{V 1}{V 2})} = \frac{R 1}{R 2}$

Gemäß einem Beispiel ist der erste Widerstand 21 so gewählt, dass dessen Widerstandswert R21 in einem fehlerfreien Zustand des Transistorbauelements 1 wesentlich kleiner ist als der Gate-Source-Widerstandswert R_GS . Gemäß einem Beispiel ist der Widerstandswert R21 des ersten Widerstands so gewählt, dass er kleiner ist als 5%, kleiner als 1% oder sogar kleiner als 0,1% des Gate-Source-Widerstandswerts R_GS im fehlerfreien Zustand des Transistorbauelements 1. In diesem Fall ist der erste Widerstandswert R1 bestimmt durch den Widerstandswert R21 des ersten Widerstands 21, so dass $R 1 \approx R 21$

Gemäß einem Beispiel ist der zweite Widerstand 22 ebenfalls so gewählt, dass dessen Widerstandswert R22 wesentlich kleiner ist als der Gate-Source-Widerstandswert R_GS. Außerdem ist der Widerstandswert R22 des zweiten Widerstands m mal der Widerstandswert R21 des ersten Widerstands 21, das heißt, R22 = m·R21. Gemäß einem Beispiel ist m ausgewählt aus zwischen 0,01 (10^-2) und 10, insbesondere aus zwischen 0,01 (10^-2) und 1. Wenn die Widerstandswerte R21 und R22 des ersten und zweiten Widerstands wesentlich kleiner sind als der Gate-Source-Widerstandswert R_GS , bestimmen diese Widerstandswerte R21, R22 den zweiten Widerstandswert R2, so dass der zweite Widerstandswert R2 annäherungsweise gegeben ist durch $R 2 \approx \frac{R 21 \cdot R 22}{R 21 + R 22} = \frac{m}{m + 1} \cdot R 21$

Basierend auf den Gleichungen (4a) und (4b) ist das Verhältnis r zwischen der ersten Entladezeit T1 und der zweiten Entladezeit T2 im fehlerfreien Zustand des Transistorbauelements 1 $r = \frac{m + 1}{m}$

Wenn beispielsweise m=1 ist, so dass R21=R22 ist, ist das Verhältnis r im fehlerfreien Zustand 2 (r=2), das heißt, die erste Entladezeit T1 ist das Zweifache der zweiten Entladezeit T2. Das Verhältnis r nimmt zu, wenn der Widerstandswert R22 relativ zu dem Widerstandswert R21 abnimmt. Wenn beispielsweise R22 das 0,5-fache von R21 ist, gilt r=3. Das heißt, die erste Entladezeit T1 ist das Dreifache der zweiten Entladezeit T2.
Wenn das Transistorbauelement andererseits defekt ist, so dass der Gate-Source-Widerstandswert R_GS wesentlich kleiner ist als im fehlerfreien Zustand, ist das Verhältnis r kleiner als im fehlerfreien Zustand, das heißt kleiner als (m+1)/m. Da der Gate-Source-Widerstandswert R_GS abnimmt, nähert sich das Verhältnis r 1 an. Dies kann leicht anhand der Gleichungen (2a), (2b) und (3) gesehen werden. Bezugnehmend auf die Gleichungen (2a) und (2b) nähern sich der erste Widerstandswert R1 und der zweite Widerstandswert R2 jeweils dem Gate-Source-Widerstandswert R_GS an, wenn der Gate-Source-Widerstandswert R_GS wesentlich kleiner wird als die Widerstandswerte R21, R22 des ersten und zweiten Widerstands 21, 22, so dass bezugnehmend auf Gleichung (3) das Verhältnis r sich 1 annähert. Dies ist auch in 6 veranschaulicht, welche das Verhältnis r abhängig von einem Verhältnis R21/R_GS zwischen dem Widerstandswert R21 des ersten Widerstands und dem Gate-Source-Widerstandswert R_GS zeigt. Die in 6 gezeigte Kurve wurde basierend auf m=1 erhalten. Wie anhand von 6 ersichtlich ist, ist das Verhältnis r im Wesentlichen definiert durch Gleichung (5), wenn der Gate-Source-Widerstandswert R_GS größer als das 100-fache von R21 ist, das heißt, wenn R21 weniger als 1% des Gate-Source-Widerstandswerts R_GS ist. Da der Gate-Source-Widerstandswert R_GS relativ zu R21 absinkt, fällt das Verhältnis r unter (m+1)/m und sinkt Richtung 1 ab.
Gemäß einem Beispiel wird ein Fehler des Transistorbauelements 1 detektiert, wenn das Verhältnis r unter eine vordefinierte Schwelle absinkt. Gemäß einem Beispiel ist diese vordefinierte Schwelle basierend auf (m+1)/m gewählt. Gemäß einem Beispiel ist diese Schwelle ausgewählt aus zwischen dem 0,8-fachen von (m+1)/m und dem 0,999-fachen von (m+1)/m, insbesondere aus zwischen dem 0,9-fachen von (m+1)/m und dem 0,99-fachen von (m+1)/m.
7 zeigt ein Beispiel der Steuerschaltung 3 weiter im Detail. Bezugnehmend auf 7 umfasst die Steuerschaltung 3 einen Controller 31, der dazu ausgebildet ist, einen Betrieb der Steuerschaltung 3 zu steuern, eine Stromquelle 32 und eine Spannungsquelle 34. Eine Reihenschaltung mit der Stromquelle 32 und der Spannungsquelle 34 ist zwischen den ersten Knoten und den zweiten Knoten der elektronischen Schaltung 2 geschaltet. Die Stromquelle 32 wird durch den Controller 31 gesteuert. Bezugnehmend auf 7 kann das Steuern der Stromquelle 32 durch den Controller 31 das Steuern eines elektronischen Schalters 33, der in Reihe zu der Stromquelle 32 geschaltet ist, umfassen, wobei die Stromquelle 32 einen Ladestrom in den Gateknoten G treibt, wenn der Controller 31 den elektronischen Schalter 33 einschaltet, und keinen Ladestrom in den Gateknoten G treibt, wenn der Controller 31 den elektronischen Schalter 33 ausschaltet. Das Steuern der Stromquelle 32 durch Steuern des elektronischen Schalters 33 ist nur ein Beispiel. Andere Möglichkeiten, die Stromquelle 32 durch den Controller 31 zu aktivieren oder zu deaktivieren können ebenfalls realisiert werden.
Bezugnehmend auf 7 umfasst die Steuerschaltung 3 außerdem eine erste Referenzspannungsquelle 35₁ , die dazu ausgebildet ist, eine erste Spannung V1 mit einem ersten Spannungspegel zu erzeugen, und eine zweite Referenzspannungsquelle 35₂ , die dazu ausgebildet ist, eine zweite Spannung V2 mit einem zweiten Spannungspegel zu erzeugen. Ein erster Komparator 36₁ vergleicht die erste Spannung V1 mit der Gate-Source-Spannung V_GS und ein zweiter Komparator 36₂ vergleicht die zweite Spannung V2 mit der Gate-Source-Spannung V_GS . Ein Ausgangssignal S36₁ des ersten Komparators 36₁ wird durch den Controller 31 erhalten und zeigt an, ob die Gate-Source-Spannung V_GS oberhalb oder unterhalb des ersten Spannungspegels V1 ist, und ein Ausgangssignal S36₂ des zweiten Komparators 36₂ wird durch den Controller 31 erhalten und zeigt an, ob die Gate-Source-Spannung V_GS oberhalb oder unterhalb des zweiten Spannungspegels V2 ist. Bei dem in 7 gezeigten Beispiel wird das Vergleichen der ersten Spannung V1 mit der Gate-Source-Spannung V_GS durch den ersten Komparator dadurch erreicht, dass ein erster Eingangsknoten des ersten Komparators 36₁ an die erste Referenzspannungsquelle 35₁ gekoppelt ist und ein zweiter Eingangsknoten des ersten Komparators 36₁ an den Gateknoten G gekoppelt ist. Entsprechend ist ein erster Eingangsknoten des zweiten Komparators 36₂ an die zweite Referenzspannungsquelle 35₂ gekoppelt und ein zweiter Eingangsknoten des zweiten Komparators 36₂ ist an den Gateknoten G gekoppelt. Schaltungsknoten der ersten und zweiten Referenzspannungsquellen 35₁ , 35₂ , die den ersten und zweiten Komparatoren 36₁ , 36₂ abgewandt sind, sind bei diesem Beispiel an den zweiten Knoten der elektronischen Schaltung 2 angeschlossen.
Um den Gate-Source-Widerstandswert R_GS auszuwerten, ist der Betrieb der in 7 gezeigten Steuerschaltung 3 wie folgt. Vor dem Entladen der Gate-Source-Kapazität C_GS im ersten Schritt 101, der anhand von 4 erläutert wurde, schaltet der Controller 31 den elektronischen Schalter 33 ein, so dass die Gate-Source-Kapazität C_GS durch die Stromquelle 32 geladen wird. Gemäß einem Beispiel schaltet der Controller 31 den elektronischen Schalter 33 lange genug ein, damit die Gate-Source-Spannung V_GS über den ersten Spannungspegel V1 ansteigen kann. Gemäß einem Beispiel schaltet der Controller 31 den elektronischen Schalter 33 lange genug ein, damit die Gate-Source-Spannung V_GS auf einen Spannungspegel V_SUP einer Versorgungsspannung, die durch die Versorgungsspannungsquelle 34 bereitgestellt wird, ansteigen kann. Gemäß einem weiteren (in 7 in gestrichelten Linien dargestellten) Beispiel umfasst die Steuerschaltung 3 eine weitere Referenzspannungsquelle 35₀ , die eine Referenzspannung mit einem Spannungspegel V0 bereitstellt, wobei dieser Spannungspegel V0 zwischen dem ersten Spannungspegel V1 und dem Versorgungsspannungspegel V_SUP ist. Bei diesem Beispiel überwacht der Controller 31 die Gate-Source-Spannung V_GS , wenn der elektronische Schalter 33 eingeschaltet ist, und schaltet den elektronischen Schalter 33 aus, wenn die Gate-Source-Spannung V_GS den dritten Spannungspegel V0 erreicht hat. Nachdem der Controller 31 den elektronischen Schalter 33 ausgeschaltet hat, wird die Gate-Source-Kapazität C_GS durch die Parallelschaltung mit dem ersten Widerstand 21 und den Gate-Source-Widerstandswert R_GS entladen. Der Controller 31 überwacht die Gate-Source-Spannung V_GS und beginnt die erste Entladezeit T1 zu messen, wenn die Gate-Source-Spannung V_GS den ersten Spannungspegel V1 erreicht hat. Der Controller 31 überwacht außerdem die Gate-Source-Spannung V_GS und beendet das Messen, wenn die Gate-Source-Spannung V_GS auf den zweiten Spannungspegel V2 abgesunken ist. Die Zeit zwischen dem Beginn und dem Ende dieser Messung ist die erste Entladezeit T1.
Nachdem die erste Entladezeit T1 gemessen wurde, schaltet der Controller 31 den elektronischen Schalter 33 wieder ein, um die Gate-Source-Kapazität C_GS wieder zu laden. Nachdem die Gate-Source-Kapazität C_GS erneut geladen wurde, schaltet der Controller 31 den elektronischen Schalter 33 aus und schaltet den elektronischen Schalter 23 (der schon vor dem erneuten Laden eingeschaltet sein kann), der in Reihe zu dem zweiten Widerstand 22 geschaltet ist, ein, so dass die Gate-Source-Kapazität C_GS nun durch die Parallelschaltung mit dem ersten Widerstand 21, dem zweiten Widerstand 22 und dem Gate-Source-Widerstandswert R_GS entladen wird. Der Controller 31 misst wieder die Zeit zwischen dem Zeitpunkt, zu dem die Gate-Source-Spannung V_GS den ersten Spannungspegel V1 erreicht (kreuzt), und dem Zeitpunkt, zu dem die Gate-Source-Spannung V_GS die zweite Spannung V2 erreicht (kreuzt). Diese Zeit ist gleich der zweiten Entladezeit T2.
Unvermeidlich können Verzögerungszeiten zwischen den Zeiten, zu denen die Gate-Source-Spannung V_GS die ersten und zweiten Spannungspegel V1, V2 erreicht, und solchen Zeiten, zu denen der Controller das Messen der ersten Entladezeit T1 und der zweiten Entladezeit T2 beginnt und endet, vorhanden sein. Da diese Verzögerungen allerdings am Beginn und am Ende der Messung in derselben Weise auftreten, beeinflussen sie das Messen der ersten und zweiten Entladezeiten T1, T2 nicht negativ.
Gemäß einem Beispiel ist die elektronische Schaltung 2 eine dedizierte Schaltung, die nur dazu verwendet wird, den Gate-Source-Widerstandswert R_GS auszuwerten. In diesem Fall kann bezugnehmend auf 8 eine Ansteuerschaltung 5 an den Gateknoten G und den Sourceknoten S des Transistorbauelements 1 angeschlossen werden. Diese Ansteuerschaltung 5 kann dazu ausgebildet sein, das Transistorbauelement 1 durch Laden oder Entladen der Gate-Source-Kapazität C_GS abhängig von einem Eingangssignal S_IN einzuschalten oder auszuschalten.
Gemäß einem weiteren Beispiel, das in 9 gezeigt ist, ist die elektronische Schaltung nicht nur dazu ausgebildet, die Gate-Source-Kapazität C_GS auszuwerten, sondern ist weiterhin dazu ausgebildet, das Transistorbauelement 1 abhängig von einem Eingangssignal S_IN einzuschalten oder auszuschalten. Bei diesem Beispiel ist die elektronische Schaltung 3 dazu ausgebildet, abhängig von einem Betriebsartsignal S_MODE in einer von zwei Betriebsarten zu arbeiten, einem Testbetrieb und einem Ansteuerbetrieb. Im Testbetrieb wertet die elektronische Schaltung 3 den Gate-Source-Widerstandswert R_GS in der oben erläuterten Weise aus. Im Ansteuerbetrieb steuert die elektronische Schaltung 3 das Transistorbauelement 1 basierend auf dem Eingangssignal S_IN an.
Bei dem in 9 gezeigten Beispiel erhält der Controller 31 das Eingangssignal S_IN und das Betriebsartsignal S_MODE und betreibt die elektronische Schaltung 3 entweder im Testbetrieb oder im Ansteuerbetrieb. Außer den anhand von 7 erläuterten Komponenten umfasst die Ansteuerschaltung 3 zusätzlich eine weitere Stromquelle 52, die zwischen den ersten Knoten und den zweiten Knoten gekoppelt ist, so dass die zweite Stromquelle 55 zwischen Gateknoten G und den Sourceknoten S des Transistorbauelements 1 geschaltet ist, wenn dieser an die elektronische Schaltung 2 angeschlossen ist. Der Controller 31 ist dazu ausgebildet, diese weitere Stromquelle 52 zu steuern. Der Controller kann die weitere Stromquelle 52 steuern (aktivieren oder deaktivieren) durch Steuern eines weiteren elektronischen Schalters 53, der in Reihe zu der weiteren Stromquelle 52 geschaltet ist (wie in 9 gezeigt), oder auf beliebige andere Weise.
Die weitere Stromquelle 52 wird im Ansteuerbetrieb dazu verwendet, die Gate-Source-Kapazität C_GS zu entladen und das Transistorbauelement 1 auszuschalten. Optional sind die Stromquelle 32 und/oder die weitere Stromquelle 52 einstellbare Stromquellen. Das heißt, ein Strompegel eines durch die jeweilige Stromquelle 32, 52 bereitgestellten Stroms ist durch den Controller 31 einstellbar. Im Testbetrieb kann die in 9 gezeigte elektronische Schaltung 2 in derselben Weise wie die in 7 gezeigte elektronische Schaltung arbeiten. Im Ansteuerbetrieb aktiviert oder deaktiviert der Controller 31 die Stromquellen 32, 52, beispielsweise durch Einschalten oder Ausschalten der zugehörigen Schalter 33, 53 abhängig von dem Eingangssignal S_IN . Der Controller 31 aktiviert insbesondere die Stromquelle 32 und deaktiviert die weitere Stromquelle 52, wenn das Eingangssignal S_IN anzeigt, dass es gewünscht ist, das Transistorbauelement 1 einzuschalten. Wenn das Eingangssignal S_IN anzeigt, dass es gewünscht ist, das Transistorbauelement 1 auszuschalten, deaktiviert der Controller 31 die Stromquelle 32 und aktiviert die weitere Stromquelle 52. Letztere entlädt die Gate-Source-Kapazität C_GS , um das Transistorbauelement 1 auszuschalten. Im Ansteuerbetrieb erfüllt der erste Widerstand 21 eine Sicherheitsfunktion. Der erste Widerstand 21 entlädt die Gate-Source-Kapazität C_GS , wenn die weitere Stromquelle 52 defekt ist und die Gate-Source-Kapazität C_GS nicht entlädt. Der Widerstand 21 entlädt die Gate-Source-Kapazität C_GS allerdings wesentlich langsamer als die Stromquelle 52, so dass der Widerstand 21 das Ansteuern des Transistorbauelements 1 durch die Stromquelle 32 und die weitere Stromquelle 52 nicht wesentlich beeinflusst, wenn die elektronische Schaltung 2 korrekt arbeitet.
Gemäß einem Beispiel wird wenigstens einer der Referenzspannungspegel V0, V1 und V2 durch die elektronische Schaltung 2 im Ansteuerbetrieb verwendet. Dies ist anhand von 10 erläutert. 10 zeigt Signalverläufe des Eingangssignals S_IN , eines Gatestroms IG und der Gate-Source-Spannung V_GS . Bei diesem Beispiel passt der Controller 31 den Gatestrom IG, der in den Gateknoten G getrieben wird, durch Einstellen des Strompegels des durch die Stromquelle 32 gelieferten Stroms abhängig von der Gate-Source-Spannung V_GS an. Bei dem in 10 gezeigten Beispiel bezeichnet t1 einen Zeitpunkt, zu dem ein Signalpegel des Eingangssignals S_IN von einem Aus-Pegel (der in 10 durch einen niedrigen Signalpegel repräsentiert ist) auf einen Ein-Pegel (der in 10 durch einen hohen Signalpegel repräsentiert ist) wechselt. Wenn der Signalpegel des Eingangssignals S_IN vom Aus-Pegel auf den Ein-Pegel wechselt, steuert der Controller 31 die Stromquelle 32 so, dass sie einen Gatestrom IG mit einem ersten Strompegel I1 bereitstellt. Wenn die Gate-Source-Spannung V_GS den zweiten Spannungspegel V2 erreicht, reduziert der Controller 31 durch Steuern der Stromquelle 32 den Strompegel des Gatestroms IG auf einen zweiten Pegel I2, der niedriger ist als der erste Pegel I1, bis die Gate-Source-Spannung V_GS den ersten Spannungspegel V1 erreicht. Nachdem die Gate-Source-Spannung V_GS den ersten Spannungspegel V1 erreicht hat, erhöht der Controller 31 durch Steuern der Stromquelle 32 einen Strompegel des Gatestrom IG auf einen dritten Pegel I3, der höher ist als der zweite Pegel I2. Der dritte Pegel I3 kann gleich dem ersten Pegel I1 sein oder kann sich von dem ersten Pegel I1 unterscheiden. Optional reduziert der Controller 31 den Strompegel des Gatestroms IG auf einen vierten Pegel I4, wie dies in 10 gezeigt ist, wenn die Gate-Source-Spannung V_GS den dritten Pegel V0 erreicht. Gemäß einem Beispiel ist der zweite Spannungspegel V2 so gewählt, dass er im Wesentlichen gleich der Schwellenspannung des Transistorbauelements 1 ist. Durch die in 10 gezeigte Ansteuersequenz wird die Gate-Source-Kapazität C_GS durch den ersten Strompegel I1 rasch geladen, bis das Transistorbauelement 1 einschaltet und in die Miller-Phase übergeht. Der Strom wird während der Miller-Phase auf den zweiten Pegel I2 reduziert und nach der Miller-Phase wieder (auf den dritten Pegel I3) angehoben. Das Ende der Miller-Phase wird bei diesem Beispiel durch den ersten Spannungspegel V1 repräsentiert. Gemäß einem Beispiel ist der zweite Spannungspegel V2 ausgewählt aus einem Bereich zwischen 0,5V und 1,5V und ist der erste Spannungspegel V1 ausgewählt aus einem Bereich zwischen 2V und 5V. Der optionale dritte Spannungspegel V0 ist beispielsweise ausgewählt aus einem Bereich zwischen 7V und 12V. Der vierte Strompegel I4 kann so gewählt sein, dass er die Gate-Source-Spannung V_GS auf dem dritten Pegel V0 hält. Insbesondere ist dieser vierte Strompegel I4 so gewählt, dass er ein Entladen der Gate-Source-Kapazität C_GS durch den ersten Widerstand 21 kompensiert.
Wenn der Signalpegel des Eingangssignals S_IN vom Ein-Pegel auf den Aus-Pegel wechselt, wie dies zur Zeit t2 in 10 gezeigt ist, deaktiviert der Controller 31 die Stromquelle 32 und aktiviert die weitere Stromquelle 52. Bezugnehmend auf 10 kann das Ausschalten des Transistorbauelements umfassen: ein rasches Entladen der Gate-Source-Kapazität C_GS nach dem Zeitpunkt t2 und bis die Gate-Source-Kapazität C_GS den ersten Spannungspegel V1 erreicht, das Verlangsamen des Entladens der Gate-Source-Kapazität C_GS , wenn die Gate-Source-Spannung V_GS zwischen dem ersten Spannungspegel V1 und dem zweiten Spannungspegel V2 ist, und ein erneutes rasches Entladen der Gate-Source-Kapazität C_GS , wenn die Gate-Source-Spannung V_GS unterhalb des zweiten Spannungspegels V2 ist und bis die Gate-Source-Spannung V_GS null erreicht. In 10 repräsentieren die negativen Strompegel des Strom IG nach dem Zeitpunkt t2 Strompegel des Entladestroms, der in einer Stromrichtung entgegengesetzt zu der Stromrichtung des Ladestroms fließt. Die Beträge der Strompegel des Entladestroms in den unterschiedlichen Phasen des Entladeprozesses können gleich dem Betrag des Ladestroms in den unterschiedlichen Phasen des Ladestroms sein, das heißt, (1) der Betrag des Gatestroms IG in der ersten Phase des Ladeprozesses, wenn die Gate-Source-Spannung V_GS zwischen null und dem zweiten Spannungspegel V2 ist, kann gleich dem Betrag des Gatestroms in einer dritten Phase des Entladeprozesses sein, wenn die Gate-Source-Spannung V_GS ebenfalls zwischen null und dem zweiten Spannungspegel V2 ist; (2) der Betrag des Gatestroms IG in der zweiten Phase des Entladeprozesses, wenn die Gate-Source-Spannung V_GS zwischen dem zweiten Spannungspegel V2 und dem ersten Spannungspegel V1 ist, kann gleich dem Betrag des Gatestroms in einer zweiten Phase des Entladeprozesses sein, wenn die Gate-Source-Spannung V_GS ebenfalls zwischen dem zweiten Spannungspegel V2 und dem ersten Spannungspegel V1 ist; und (3) der Betrag des Gatestroms IG in der dritten Phase des Ladeprozesses, wenn die Gate-Source-Spannung V_GS zwischen dem ersten Spannungspegel V1 und dem dritten Spannungspegel V0 ist, kann gleich dem Betrag des Gatestroms in einer ersten Phase des Entladeprozesses sein, wenn die Gate-Source-Spannung V_GS ebenfalls zwischen dem ersten Spannungspegel V1 und dem dritten Spannungspegel V0 ist.
Allerdings ist es nur ein Beispiel, dass im Lade- und Entladeprozess dieselbe Anzahl von Phasen vorhanden ist, und dass der Betrag des Strompegels in entsprechenden Phasen des Lade- und Entladeprozesses derselbe ist. Der Entladeprozess kann mehr Phasen oder weniger Phasen als der Ladeprozess haben und diese Phasen können durch Spannungspegel bestimmt sein, die sich von dem ersten, zweiten und dritten Pegel V1, V2, V0, die den Ladeprozess bestimmen, unterscheiden. Darüber hinaus können die Beträge des Gatestroms in entsprechenden Phasen unterschiedlich sein, auch wenn dieselbe Anzahl von Phasen im Ladeprozess und im Entladeprozess vorhanden sind und die Phasen im Lade- und Entladeprozess durch dieselben Spannungspegel bestimmt sind.
Bezugnehmend auf die in den 9 und 10 gezeigten Beispiele können der erste und zweite Spannungspegel V1, V2 so gewählt werden, dass das Transistorbauelement 1 im Ein-Zustand ist, wenn die Gate-Source-Spannung V_GS zwischen diesen Spannungspegeln ist. Gemäß einem weiteren Beispiel sind diese Spannungspegel V1, V2 jeweils so gewählt, dass die unterhalb der Schwellenspannung des Transistorbauelements liegen. Dies ermöglicht das Testen des Transistorbauelements 1 ohne das Transistorbauelement einzuschalten. In einer elektronischen Schaltung des in 9 gezeigten Typs, die im Testbetrieb und im Ansteuerbetrieb arbeiten kann, können bei diesem Beispiel zusätzliche Referenzspannungsquellen und Komparatoren verwendet werden, Referenzspannungsquellen und Komparatoren, die zum Testen des Transistorbauelements verwendet werden, und Referenzspannungsquellen und Komparatoren, die zum Ansteuern des Transistorbauelements verwendet werden.
Es sei erwähnt, dass Merkmale, die anhand spezieller Figuren erläutert wurden, mit Merkmalen anderer Figuren kombiniert werden können, auch in solchen Fällen, in denen dies nicht explizit erwähnt wurde. Außerdem können die Verfahren der Erfindung erreicht werden als reine Softwareimplementierungen unter Verwendung geeigneter Prozessorbefehle oder als Hybrid-Realisierungen, die eine Kombination von Hardwarelogik und Softwarelogik verwenden, um dieselben Ergebnisse zu erreichen.
Räumlich relative Begriffe, wie „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und ähnliche werden zur Vereinfachung der Beschreibung verwendet um die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Diese Begriffe sollen verschiedene Orientierungen zusätzlich zu anderen als den in den Figuren beschriebenen Orientierungen umfassen. Außerdem werden Begriffe wie „erster“, „zweiter“ und ähnliche ebenfalls dazu verwendet verschiedene Elemente, Gebiete, Abschnitte usw. zu bezeichnen und sind nicht als einschränkend anzusehen. Gleiche Merkmale bezeichnen gleiche Elemente innerhalb der Beschreibung.
Die hierin verwendeten Begriffe „enthaltend“, „beinhaltend“, „umfassend“, „aufweisend“ und ähnliche sind offene Begriffe, die das Vorhandensein des bezeichneten Elements oder Merkmals anzeigen, zusätzliche Elemente oder Merkmale aber nicht ausschließen. Die Artikel „eine/einer/eines“ und „der/die/das“ sollen die Mehrzahl ebenso wie die Einzahl umfassen, sofern der Zusammenhang nicht eindeutig etwas anderes anzeigt.

Claims

Verfahren, das aufweist: Entladen einer Gate-Source-Kapazität (C_GS) eines Transistorbauelements (1) von einem ersten Spannungspegel (V1) auf einen zweiten Spannungspegel (V2), wenn ein erster Widerstand (21) parallel zu der Gate-Source-Kapazität (C_GS) geschaltet ist, und Messen einer ersten Entladezeit (T1) im Zusammenhang mit dem Entladen; Entladen der Gate-Source-Kapazität (C_GS) von dem ersten Spannungspegel (V1) auf den zweiten Spannungspegel (V2), wenn der erste Widerstand (21) und ein zweiter Widerstand (22) parallel zu der Gate-Source-Kapazität (C_GS) geschaltet sind, und Messen einer zweiten Entladezeit (T2) im Zusammenhang mit dem Entladen; Vergleichen eines Verhältnisses zwischen der ersten Entladezeit (T1) und der zweiten Entladezeit (T2) mit einer vorgegebenen Schwelle; und Detektieren eines Fehlers basierend auf dem Vergleichen.
Verfahren nach Anspruch 1, bei dem der erste Widerstand (21) einen ersten Widerstandswert hat und der zweite Widerstand (22) einen zweiten Widerstandswert hat, wobei der zweite Widerstandswert das m-fache des ersten Widerstandswerts ist und wobei ein Fehler detektiert wird, wenn das Verhältnis kleiner als das 0,999-fache von (m+1)/m ist.
Verfahren nach Anspruch 2, bei dem ein Fehler detektiert wird, wenn das Verhältnis kleiner als das 0,9-fache von (m+1)/m ist.
Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem wenigstens einer von dem ersten Spannungspegel (V1) und dem zweiten Spannungspegel (V2) unterhalb einer Schwellenspannung des Transistorbauelements (1) liegt.
Verfahren nach Anspruch 4, bei dem der erste Spannungspegel (V1) und der zweite Spannungspegel (V2) jeweils unterhalb einer Schwellenspannung des Transistorbauelements liegen.
Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem das Transistorbauelement (1) ein IGBT oder ein MOSFET ist.
Verfahren nach einem beliebigen der vorangehenden Ansprüche, das weiterhin aufweist: Laden der Gate-Source-Kapazität (C_GS) auf einen Spannungspegel, der höher ist als der erste Spannungspegel (V1) vor jedem Entladen.
Schaltungsanordnung, die aufweist: ein Transistorbauelement (1) mit einem Gateknoten (G), einem Sourceknoten (S), einer Gate-Source-Kapazität (C_GS) zwischen dem Gateknoten (G) und dem Sourceknoten (S) und einem Gate-Source-Widerstand (R_GS) zwischen dem Gateknoten (G) und dem Sourceknoten (S); eine elektronische Schaltung (2), die zwischen den Gateknoten (G) und den Sourceknoten (S) geschaltet ist und die eine Steuerschaltung (3), einen zwischen den Gateknoten (G) und den Sourceknoten (S) geschalteten ersten Widerstand (21) und einen zweiten Widerstand (22) aufweist, wobei die Steuerschaltung (3) dazu ausgebildet ist, in einem ersten Testzyklus eine erste Entladezeit (T1) im Zusammenhang mit einem Entladen der Gate-Source-Kapazität (C_GS) von einem ersten Spannungspegel (V1) auf einen zweiten Spannungspegel (V2) zu messen, in einem zweiten Testzyklus den zweiten Widerstand (22) zwischen den Gateknoten (G) und den Sourceknoten (S) zu schalten und eine zweite Entladezeit (T2) im Zusammenhang mit einem Entladen der Gate-Source-Kapazität (C_GS) von dem ersten Spannungspegel (V1) auf den zweiten Spannungspegel (V2) zu messen, ein Verhältnis zwischen der ersten Entladezeit (T1) und der zweiten Entladezeit (T2) mit einer vordefinierten Schwelle zu vergleichen und einen Fehler basierend auf dem Vergleichen zu detektieren.
Schaltungsanordnung nach Anspruch 8, die weiterhin einen elektronischen Schalter (23) in Reihe zu dem zweiten Widerstand (22) aufweist, wobei eine Reihenschaltung mit dem elektronischen Schalter (23) und dem zweiten Widerstand (22) zwischen den Gateknoten (G) und den Sourceknoten (S) geschaltet ist und wobei das Schalten des zweiten Widerstands (22) parallel zu der Gate-Source-Kapazität (C_GS) durch die Steuerschaltung (3) das Einschalten des elektronischen Schalters (23) aufweist.
Schaltungsanordnung nach Anspruch 8 oder 9, bei der der erste Widerstand (21) einen ersten Widerstandswert und der zweite Widerstand (22) einen zweiten Widerstandswert hat, bei der der erste Widerstandswert das m-fache des zweiten Widerstandswerts ist und bei der die Steuerschaltung dazu ausgebildet ist, einen Fehler zu detektieren, wenn das Verhältnis kleiner als das 0,999-fache von (m+1)/m ist.
Schaltungsanordnung nach einem beliebigen der Ansprüche 8 bis 10, bei der die Steuerschaltung (3) aufweist: eine erste Stromquelle (32), die dazu ausgebildet ist, die Gate-Source-Kapazität (C_GS) zu laden; eine Komparatoranordnung (35₁, 35₂, 36₁, 36₂), die dazu ausgebildet ist, eine Gate-Source-Spannung (V_GS) zwischen dem Gateknoten (G) und dem Sourceknoten (S) mit dem ersten Spannungspegel (V1) und dem zweiten Spannungspegel (V2) zu vergleichen und wenigstens ein Komparatorsignal (S36₁, S36₂) basierend auf dem Vergleichen zu erzeugen; und einen Controller (31), der dazu ausgebildet ist, das wenigstens eine Komparatorsignal (S36₁, S36₂) zu erhalten und die erste und zweite Entladezeit (T1, T2) basierend auf dem wenigstens einen Komparatorsignal (S36₁, S36₂) zu messen.
Schaltungsanordnung nach Anspruch 11, bei der die erste Stromquelle (32) zwischen den Gateknoten (G) und einen Versorgungsknoten, an dem ein Versorgungspotential (V34) verfügbar ist, geschaltet ist.
Elektronische Schaltung nach einem beliebigen der Ansprüche 8 bis 12, bei der die elektronische Schaltung (2) weiterhin aufweist: eine zweite Stromquelle (52), die zwischen den Gateknoten (G) und den Sourceknoten (S) geschaltet ist.
Schaltungsanordnung nach Anspruch 13, bei der der Controller (31) dazu ausgebildet ist, in einem von einem Testbetrieb und einem Ansteuerbetrieb zu arbeiten, und bei der der Controller (31) im Testbetrieb dazu ausgebildet ist, die erste Stromquelle (32) und die zweite Stromquelle (52) basierend auf einem Eingangssignal (S_IN) anzusteuern.
Schaltungsanordnung nach Anspruch 14, bei der der Controller dazu ausgebildet ist, im Ansteuerbetrieb, die erste Stromquelle (32) zu aktivieren und die zweite Stromquelle (52) zu deaktivieren, wenn das Eingangssignal (S_IN) einen ersten Signalpegel hat, und die erste Stromquelle (32) zu deaktivieren und die zweite Stromquelle (52) zu aktivieren, wenn das Eingangssignal (S_IN) einen zweiten Signalpegel hat.
Schaltungsanordnung nach Anspruch 14 oder 15, bei der der Controller (31) dazu ausgebildet ist, im Ansteuerbetrieb einen durch die erste Stromquelle (32) bereitgestellten Strom einzustellen basierend auf einem Vergleichen einer Spannung (V_GS) zwischen dem Gateknoten (G) und dem Sourceknoten (S) mit wenigstens einem von einem ersten Spannungspegel und einem zweiten Spannungspegel.
Schaltungsanordnung nach einem beliebigen der Ansprüche 8 bis 16, bei der das Transistorbauelement (1) ein IGBT oder ein MOSFET ist.
Elektronische Schaltung, die dazu ausgebildet ist, an einen Gateknoten (G) und einen Sourceknoten (S) eines Transistorbauelements (1) angeschlossen zu werden und die aufweist: einen ersten Widerstand (21) und einen zweiten Widerstand (22), die jeweils dazu ausgebildet sind, zwischen den Gateknoten (G) und den Sourceknoten (S) geschaltet zu werden, und eine Steuerschaltung (3), wobei die Steuerschaltung (3) dazu ausgebildet ist, in einem ersten Testzyklus eine erste Entladezeit (T1) im Zusammenhang mit einem Entladen der Gate-Source-Kapazität (C_GS) von einem ersten Strompegel (V1) auf einen zweiten Strompegel (V2) zu messen, wenn der erste Widerstand (21) zwischen den Gateknoten (G) und den Sourceknoten (S) geschaltet ist, in einem zweiten Testzyklus eine zweite Entladezeit (T2), im Zusammenhang mit einem Entladen der Gate-Source-Kapazität (C_GS) von dem ersten Spannungspegel (V1) auf den zweiten Spannungspegel (V2) zu messen, wenn der erste Widerstand (21) und der zweite Widerstand (22) zwischen den Gateknoten (G) und den Sourceknoten (S) geschaltet sind, ein Verhältnis zwischen der ersten Entladezeit (T1) und der zweiten Entladezeit (T2) mit einer vordefinierten Schwelle zu vergleichen, und einen Fehler basierend auf dem Vergleichen zu detektieren.