CN109061431A - 一种基于栅极电荷的SiC MOSFET栅极故障诊断系统及诊断方法 - Google Patents

Abstract

本发明提供一种基于栅极电荷的SiC MOSFET栅极故障诊断系统,SiC MOSFET栅极故障诊断系统包括：栅极电荷检测电路、逻辑控制单元、放大器、第一电阻R1、第二电阻R2。该系统在SiC MOSFET运行状态中，对栅极电荷进行在线检测，根据在发生栅极故障时栅极电荷的变化情况进行栅极故障诊断，并对栅极短路故障和栅极开路故障进行识别。当栅极发生短路故障时，检测到的栅极电荷值将迅速增大到检测电路所允许的最大值；而当栅极发生开路故障时，检测到的栅极电荷在开关瞬态始终保持为零。本发明能够快速检测到栅极故障，以便SiC MOSFET应用系统及时停机，从而保护SiC MOSFET驱动板并防止SiC MOSFET发生二次故障。

Description

一种基于栅极电荷的SiC MOSFET栅极故障诊断系统及诊断 方法

技术领域

本发明属于电力电子技术领域，尤其涉及SiC MOSFET栅极故障诊断。

背景技术

SiC MOSFET驱动通常选取较高的驱动电压，以降低导通压降，然而受SiC材料及工艺的限制，栅氧化层耐压能力较弱，因而较Si基IGBT，SiC MOSFET的栅极更易发生故障。栅极故障使驱动无法对功率模块进行正常调控，致使功率模块无法正常开通或关断，若不及时检测并采取保护措施，会造成系统的二次故障，产生更严重的事故。根据栅极故障现象可将其分为栅极短路故障和栅极开路故障。

栅极短路故障表现为栅氧化层被击穿，栅源极间呈低阻抗特性。由于SiC MOSFET栅极的耐压等级较低，加上不当的驱动电路设计，在开关瞬态，过高的dv/dt造成的RLC高频振荡，使得栅极通过米勒电容产生相应的振荡，对栅氧化层造成冲击。此外SiC MOSFET短路导致的退饱和效应会通过米勒平台向栅极充电，若没有保护措施，将产生高于V_CC的栅极电压，也会对芯片栅氧化层造成不同程度的冲击。这些影响随着SiC MOSFET长时间运行加速了栅氧化层的老化，最终导致栅氧化层的击穿。

SiC MOSFET栅极开路是指驱动板与栅极之间出现了断路导致驱动板无法改变功率芯片栅极电压来控制SiC MOSFET的开通或关断。主要包括两个方面：一方面受系统长时间的震动致使驱动与模块的连接点发生了松动，驱动无法向IGBT提供正负电压。另一方面，辅助源极内部的键合线受老化等原因发生脱落，驱动无法通过模块形成供电回路。当发生栅极开路故障时，栅极将处于悬浮状态，栅极电容存储的电荷因放电速度较慢，将会在开关周期内保持原有的状态缓慢放电且不受驱动控制。当SiC MOSFET在关断状态发生栅极开路时，驱动无法让其开通，致使系统输出电压/电流失真，容易引发二次故障；系统中其他SiCMOSFET的开关过程可能会瞬间提高该模块的漏极电压，并通过米勒电容向栅极充电，不仅会发生SiC MOSFET的误导通，还有可能因栅极电压的不稳定状态长时间处于饱和区，增大了导通损耗。而当SiC MOSFET模块在导通状态发生栅极开路故障时，驱动无法将其迅速关断，不仅使输出状态异常，更容易因其他IGBT的开通产生桥臂直通，引起短路故障，此时即使短路保护电路检测到短路故障也无法关断SiC MOSFET，最终造成热击穿，初步检索后，现有技术中也有相关的诊断、保护系统，但是这些装置结构复杂，成本较高，并且损耗较高，因此，需要一种检测系统能够及时检测到SiC MOSFET栅极故障，有助于功率变换系统在检测到栅极故障后及时可靠的停机，避免造成更严重的事故。

发明内容

本发明正是针对现有技术中存在的技术问题，提供一种基于栅极电荷的SiCMOSFET栅极故障诊断系统，本发明既能够快速检测SiC MOSFET栅极故障，又能够将栅极短路故障和栅极开路故障区分开来，整个方案结构简单，成本较低，损耗少。

为了实现上述目的，本发明的技术方案如下：一种基于栅极电荷的SiC MOSFET栅极故障诊断系统，所述诊断系统包括：栅极电荷检测电路，逻辑控制单元，放大器，第一电阻R1、第二电阻R2；

所述的待测的SiC MOSFET的栅极分别与所述第一电阻R1第一端和所述第二电阻R2第一端相连，所述第一电阻R1第二端分别与所述放大器第一输出端和所述栅极电荷检测电路第一输入端相连，所述第二电阻R2第二端分别与所述放大器第二输出端和所述栅极电荷检测电路第二输入端相连；

所述的逻辑控制单元第一输出端和第二输出端与所述放大器第一输入端和第二输入端相连，所述逻辑控制单元第三输出端、第一输入端、第二输入端分别与所述栅极电荷检测电路第三输入端、第一输出端、第二输出端相连。

其中：

所述的逻辑控制单元第三输入端用于接收PWM脉冲信号，第四输出端用于发出故障信号；

所述的第一电阻R1和第二电阻R2，用于提取栅极电流以及作为栅极电阻使用；

所述的栅极电荷检测电路，用于对提取的栅极电流进行积分以采样栅极电荷，并产生判断栅极故障的逻辑信号；

所述的逻辑控制单元，用于接收栅极电荷检测电路故障信号，发出控制栅极电荷检测电路中的开关的逻辑信号，并发出控制SiC MOSFET开通与关断的逻辑信号；

所述的放大器，用于接收逻辑控制单元输出的逻辑信号控制SiC MOSFET的开通与关断；所述的放大器包括：第一MOSFET M1、第二MOSFET M2、第三电阻R3以及第四电阻R4。

作为本发明的一种改进，所述栅极电荷检测电路包括：第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第一电容C1、第一比较器OP1、第二比较器OP2、第三比较器OP3、第四比较器OP4、第五比较器OP5、第六比较器OP6、第一模拟开关S1；

第三电阻R3第一端与第一电阻R1第二端和第五电阻R5第一端相连，第三电阻R3第二端与第一MOSFET M1漏极相连，第四电阻R4第一端与第二电阻R2第二端和第六电阻R6第一端相连，第四电阻R4第二端与第二MOSFET M2漏极相连，第一MOSFET M1栅极与逻辑控制单元的第一输出端相连，第一MOSFETM1源极接驱动正电源VCC，第二MOSFETM2栅极与逻辑控制单元的第二输出端相连，第二MOSFETM2的源极接驱动负电源VEE；

第五电阻R5第二端与第七电阻R7第一端和第一比较器OP1正向输入端相连，第七电阻R7第二端接地，第六电阻R6第二端与第八电阻R8第一端和第一比较器OP1正向输入端相连，第八电阻R8第二端接地，第一比较器OP1反向输入端与第一比较器OP1输出端和第九电阻R9第一端相连，第二比较器OP2反向输入端与第二比较器OP2输出端和第十电阻R10第一端相连，第九电阻R9第二端与第十一电阻R11第一端和第三比较器OP3正向输入端相连，第十电阻R10第二端与第三比较器OP3反向输入端和第十二电阻R12第一端相连，第十一电阻R11第二端接地，第十二电阻R12第二端与第三比较器OP3输出端和第十三电阻R13第一端相连，第十三电阻R13第二端与第四比较器OP4反向输入端、第一电容C1第一端和第一模拟开关S1第一端相连，第四比较器OP4正向输入端接地，第一模拟开关S1的控制端与逻辑控制单元第三输出端相连。第一电容C1第二端与第一模拟开关S1第二端、第四比较器OP4输出端、第五比较器OP5正向输入端和第六比较器OP6正向输入端相连，第五比较器OP5反向输入端接第一参考电压Vref1，第五比较器OP5输出端与逻辑控制单元第一输入端相连，第六比较器OP6反向输入端接第二参考电压Vref2，第六比较器OP6输出端与逻辑控制单元第二输入端相连。

作为本发明的一种改进，所述的逻辑控制单元采用可编程逻辑器件CPLD或者FPGA。

基于栅极电荷的SiC MOSFET栅极故障诊断系统的诊断方法，其诊断方法具体步骤如下：

栅极电荷检测电路实时检测第一电阻R1和第二电阻R2之间的电压提取栅极电流，积分后输出栅极电荷检测值Vq，在待测SiC MOSFET开关前，逻辑控制单元控制第三输出端输出窄脉冲使第一模拟开关S1闭合，第一模拟开关S1与第一电容C1形成短时放电回路，将栅极电荷检测电路复位；

栅极电荷检测值Vq与第一参考电压Vref1和第二参考电压Vref2比较，逻辑控制单元根据比较后的输出值判断栅极是否发生故障。

相对于现有技术，本发明的技术方案如下：该方案通过利用SiC MOSFET在正常运行与发生栅极故障时栅极电荷变化的不同检测栅极故障。栅极电荷检测电路能够实时采样栅极电荷，当发生栅极故障时，逻辑控制单元在SiC MOSFET一个开关周期内检测到故障，并判断故障类型为栅极短路故障还是栅极开路故障，并输出故障信号；逻辑控制单元可在判断为到栅极短路故障时，对放大器进行脉冲封锁，避免出现长时间的驱动大电流，增加驱动损耗。

附图说明

图1为本发明的实施例的系统结构框图；

图2为本发明的实施例的电路原理图；

图3为本发明实施例正常开通与关断过程的仿真波形；

图4为本发明实施例模拟栅极故障的测试电路图；

图5为本发明实施例导通状态时发生栅极短路故障的仿真波形；

图6为本发明实施例关断状态时发生栅极短路故障的仿真波形；

图7为本发明实施例导通状态时发生栅极开路故障的仿真波形；

图8为本发明实施例关断状态时发生栅极开路故障的仿真波形。

具体实施方式：

为了能够更清楚地理解本发明内容，下面结合附图及具体实施方式对本发明进行详细描述。参见图1：本发明提供了一种基于栅极电荷的SiC MOSFET栅极故障诊断系统，系统主要组成部分的连接框图如图1所示，诊断系统包括栅极电荷检测电路，逻辑控制单元，放大器，第一电阻R1以及第二电阻R2，待测SiC MOSFET T1的栅极分别与第一电阻R1第一端和第二电阻R2第一端相连，第一电阻R1第二端分别与放大器第一输出端和栅极电荷检测电路第一输入端相连，第二电阻R2第二端分别与放大器第二输出端和栅极电荷检测电路第二输入端相连。逻辑控制单元第一输出端和第二输出端与放大器第一输入端和第二输入端相连，逻辑控制单元第三输出端、第一输入端、第二输入端分别与栅极电荷检测电路第三输入端、第一输出端、第二输出端相连；

其中：

逻辑控制单元第三输入端用于接收PWM脉冲信号，当PWM脉冲为高电平时为开通信号，当PWM脉冲为低电平时为关断信号，第四输出端用于发出故障信号，当故障信号为低电平时逻辑控制单元没有检测到栅极故障，当故障信号为高电平时逻辑控制单元检测到栅极故障；

第一电阻R1和第二电阻R2，用于提取栅极电流以及作为栅极电阻使用；

栅极电荷检测电路，用于对提取的栅极电流进行积分以采样栅极电荷，并产生判断栅极故障的逻辑信号；

逻辑控制单元，用于接收栅极电荷检测电路故障信号，发出控制栅极电荷检测电路中开关的逻辑信号，并发出控制SiC MOSFET开通与关断的逻辑信号；

放大器，用于接收逻辑控制单元输出的逻辑信号控制SiC MOSFET的开通与关断。

参照图2，对本发明电路原理图的元器件具体连接关系做详细描述。

放大器包括：第一MOSFET M1、第二MOSFET M2、第三电阻R3以及第四电阻R4。

栅极电荷检测电路包括：第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第一电容C1、第一比较器OP1、第二比较器OP2、第三比较器OP3、第四比较器OP4、第五比较器OP5、第六比较器OP6、第一模拟开关S1。

第三电阻R3第一端与第一电阻R1第二端和第五电阻R5第一端相连，第三电阻R3第二端与第一MOSFET M1漏极相连，第四电阻R4的第一端与第二R2电阻第二端和第六电阻R6第一端相连，第四电阻R4的第二端与第二MOSFET M2的漏极相连，第一MOSFET M1的栅极与逻辑控制单元的第一输出端相连，第一MOSFET的源极接驱动正电源VCC，第二MOSFET的栅极与逻辑控制单元的第二输出端相连，第二MOSFET的源极接驱动负电源VEE。

第五电阻R5第二端与第七电阻R7第一端和第一比较器OP1正向输入端相连，第七电阻R7第二端接地，第六电阻R6第二端与第八电阻R8第一端和第一比较器OP1正向输入端相连，第八电阻R8第二端接地，第一比较器OP1反向输入端与第一比较器OP1输出端和第九电阻R9第一端相连，第二比较器OP2反向输入端与第二比较器OP2输出端和第十电阻R10第一端相连，第九电阻R9第二端与第十一电阻R11第一端和第三比较器OP3正向输入端相连，第十电阻R10第二端与第三比较器OP3反向输入端和第十二电阻R12第一端相连，第十一电阻R11第二端接地，第十二电阻R12第二端与第三比较器OP3输出端和第十三电阻R13第一端相连，第十三电阻R13第二端与第四比较器OP4、第一电容C1第一端和第一模拟开关S1第一端相连，第四比较器OP4正向输入端接地，第一模拟开关S1的控制端与逻辑控制单元第三输出端相连。第一电容C1第二端与第一模拟开关S1第二端、第四比较器OP4输出端、第五比较器OP5反向输入端和第六比较器OP6反向输入端相连，第五比较器OP5反向输入端接第一参考电压Vref1，第五比较器OP5输出端与逻辑控制单元第一输入端相连，第六比较器OP6反向输入端接第二参考电压Vref2，第六比较器OP6输出端与逻辑控制单元第二输入端相连。

逻辑控制单元采用可编程逻辑器件CPLD或者FPGA。

令第一电阻R1与第二电阻R2阻值相等，即

R1＝R2＝Rt (1)；

当SiC MOSFET开通时，第一MOSFET M1导通，第二MOSFET M2关断，流过第一电阻R1的电流IG1和流过第二电阻R2的电流IG2为

IG1＝IG (2)；

IG2＝0

其中IG为流过待测SiC MOSFET T1的栅极电流。

当SiC MOSFET关断时，第一MOSFET M1导通，第二MOSFET M2关断，流过第一电阻R1的电流IG1和流过第二电阻R2的电流IG2为

IG1＝0 (3)；

IG2＝IG；

第一电阻R1和第二电阻R2的串联电压Vt为

Vt＝(IG1+IG2)Rt (4)；

令第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11和第十二电阻R12相等。

R5＝R6＝R7＝R8＝R9＝R10＝R11＝R12＝Ra (5)；

则栅极电流检测值Vig为

保持在第一模拟开关S1断开，栅极电荷检测值Vq为

联立式子(6)和(7)，栅极电荷Qg与栅极电荷检测值Vq的关系为

实施例1：本实施例是对本发明在SiC MOSFET正常开通与关断时的工作过程作的详细描述。LTspice仿真波形图如图3所示。

SiC MOSFET正常开通过程：PWM脉冲由低电平0V转变为高电平5V，第一模拟开关S1窄脉冲闭合，并与第一电容C1形成放电回路，第四比较器OP4输出端Vq降为0V，第五比较器OP5输出端电压Vx1变为高电平5V，第六比较器OP6输出端电压Vx2变为高电平5V。当第一模拟开关S1再次断开时，第一MOSFET M1导通，第二MOSFET M2关断，待测SiC MOSFET开始开通，栅极电荷检测值Vq由0V开始上升，最终在待测SiC MOSFET完全导通后达到稳定值Vq1。

SiC MOSFE正常关断过程：PWM脉冲由高电平5V转变为低电平0V，第一模拟开关S1窄脉冲闭合，并与第一电容C1形成放电回路，第四比较器OP4输出端Vq降为0V。第五比较器OP5输出端电压Vx1变为高电平5V，第六比较器OP6输出端电压Vx2变为高电平5V。当第一模拟开关S1再次断开时，第二MOSFET M2导通，第一MOSFET M1关断，待测SiC MOSFET开始关断，栅极电荷检测值Vq由0V开始上升，最终在待测SiC MOSFET完全导通后达到稳定值Vq2。

稳定值Vq1和Vq2都超过了第一参考电压Vref1，但小于第二参考电压Vref2，第五比较器OP5输出端电压Vx1由高电平5V变为低电平0V，第六比较器OP6输出端电压Vx2始终保持为高电平5V。

在开通与关断过程中，当第五比较器OP5输出端电压Vx1为低电平0V，第六比较器OP6输出端电压Vx2为高电平5V时，逻辑控制单元判断待测SiC MOSFET为正常开通与关断。

为了验证本发明的栅极故障诊断系统的有效性，需要对栅极故障进行模拟验证。图4为模拟栅极故障的测试电路原理图，包括第二模拟开关S2和第三模拟开关S3。其中第二模拟开关S2第一端与待测SiC MOSFET T1源极相连，第二模拟开关S2第二端与待测SiCMOSFET T1栅极和第三模拟开关S3第一端相连，第三模拟开关S3第一端与本发明的栅极故障诊断系统的第一电阻R1第一端和第二电阻R2的第一端相连。

第二模拟开关S2用于模拟栅极短路故障，第三模拟开关S3用于模拟栅极开路故障。

于是当第二模拟开关S2为断开状态，第三模拟开关S3为闭合状态，待测SiCMOSFET正常开通与关断。当第二模拟开关S2闭合，栅极发生短路故障。当第三模拟开关S3断开，栅极发生开路故障。

实施例2：本实施例是对本发明在SiC MOSFET发生栅极短路故障的工作过程作的详细描述。

SiC MOSFET导通时栅极短路的LTspice仿真波形图如图5所示，SiC MOSFET关断时栅极短路的LTspice仿真波形图如图6所示。

SiC MOSFET导通时栅极短路：由实施例1知，在正常导通过程中，第五比较器OP5输出端电压Vx1始终保持为低电平0V，第六比较器OP6输出端电压Vx2始终保持为高电平5V。当第二模拟开关S2在待测SiC MOSFET开通状态时闭合，待测SiC MOSFET栅极和源极呈低阻抗特性，被立即关断并始终处于关断状态，不再受放大器的控制。

待测SiC MOSFET栅极电流IG和栅极电荷Qg为

由式子(8)和(10)可得栅极电荷检测值Vq为

SiC MOSFET关断时栅极短路：由实施例一知，在正常导通过程中，第五比较器OP5输出端电压Vx1始终保持为低电平0V，第六比较器OP6输出端电压Vx2始终保持为高电平5V。当第二模拟开关S2在待测SiC MOSFET关断状态时闭合，待测SiC MOSFET栅极和源极呈低阻抗特性，被立即关断并始终处于关断状态，不再受放大器的控制。

待测SiC MOSFET栅极电流IG和栅极电荷Qg为

由式子(8)和(13)可得栅极电荷检测值Vq为

由式子(11)和(14)可知，栅极电荷检测值Vq随着时间线性上升，最终达到第四比较器OP4输出上限，超过了第二参考电压Vref2，第六比较器OP6输出端电压Vx2由高电平5V变为低电平0V。

于是当第五比较器OP5输出端电压Vx1为低电平0V，第六比较器OP6输出端电压Vx2为低电平0V时，逻辑控制单元判断待测SiC MOSFET发生栅极短路故障，故障信号输出栅极短路故障信号，并将第一MOSFET M1和第二MOSEFET M2关断，阻断栅极电流。

实施例3：本实施例是对本发明在SiC MOSFET发生栅极开路故障时的工作过程作的详细描述。

SiC MOSFET导通时栅极开路的LTspice仿真波形图如图7所示，SiC MOSFET关断时栅极开路的LTspice仿真波形图如图8所示。

SiC MOSFET导通时栅极开路：当第三模拟开关S3在待测SiC MOSFET开通状态时断开，栅极电压短时间内保持不变，待测SiC MOSFET仍处于开通状态，第五比较器OP5输出端电压Vx1始终保持为低电平0V，第六比较器OP6输出端电压Vx2始终保持为高电平5V。当PWM脉冲由高电平5V转变为低电平0V，第一模拟开关S1窄脉冲闭合，并与第一电容C1形成放电回路，栅极电荷检测值Vq降为0V，第五比较器OP5输出端电压Vx1变为高电平5V，第六比较器OP6输出端电压Vx2变为高电平5V。当第一模拟开关S1再次断开时，第二MOSFET M2导通，第一MOSFET M1关断，放大器与待测SiC MOSFET栅极之间无法形成电流回路，栅极电流IG保持为0，栅极电荷检测值Vq始终为0V，第五比较器OP5输出端电压Vx1保持为高电平5V，第六比较器OP6输出端电压Vx2保持为高电平5V。

SiC MOSFET关断时栅极开路：当第三模拟开关S3在待测SiC MOSFET关断时断开，栅极电压短时间内保持不变，待测SiC MOSFET仍处于关断状态，第五比较器OP5输出端电压Vx1始终保持为低电平0V，第六比较器OP6输出端电压Vx2始终保持为高电平5V。当PWM脉冲由低电平0V转变为高电平5V，第一模拟开关S1窄脉冲闭合，并与第一电容C1形成放电回路，栅极电荷检测值Vq降为0V，第五比较器OP5输出端电压Vx1变为高电平5V，第六比较器OP6输出端电压Vx2变为高电平5V。当第一模拟开关S1再次断开时，第一MOSFET M1导通，第二MOSFET M2关断，放大器与待测SiC MOSFET栅极之间无法形成电流回路，栅极电流IG保持为0，栅极电荷检测值Vq始终为0V，第五比较器OP5输出端电压Vx1保持为高电平5V，第六比较器OP6输出端电压Vx2保持为高电平5V。

由于在发生栅极开路后的PWM脉冲电平转换后，第五比较器OP5输出端电压Vx1始终为高电平5V，第六比较器OP6输出端电压Vx2始终为高电平5V，于是逻辑控制单元判断待测SiCMOSFET发生栅极开路故障，故障信号输出栅极短路故障。

需要注意的是：

为保证SiC MOSFET高开关频率，第一模拟开关S1窄脉冲闭合的时间很短，约为一百纳秒以内，但要保证第四比较器OP4输出值Vq最终降到0V。

由于在正常开通与关断瞬态，第五比较器OP5输出端电压Vx1和第六比较器OP6输出端电压Vx2会出现同为高电平5V的状况，为避免栅极故障诊断系统误诊断为栅极开路故障，逻辑控制单元在SiC MOSFET开通与关断瞬态时不做判断。

Claims (9)

1.一种基于栅极电荷的SiC MOSFET栅极故障诊断系统，其特征在于，所述诊断系统包括：栅极电荷检测电路，逻辑控制单元，放大器，第一电阻R1以及第二电阻R2；

待测的SiC MOSFET的栅极分别与所述第一电阻R1第一端和所述第二电阻R2第一端相连，所述第一电阻R1第二端分别与所述放大器第一输出端和所述栅极电荷检测电路第一输入端相连，所述第二电阻R2第二端分别与所述放大器第二输出端和所述栅极电荷检测电路第二输入端相连；

所述的逻辑控制单元第一输出端和第二输出端与所述放大器第一输入端和第二输入端相连，所述逻辑控制单元第三输出端、第一输入端、第二输入端分别与所述栅极电荷检测电路第三输入端、第一输出端、第二输出端相连；

其中：

所述逻辑控制单元第三输入端用于接收PWM脉冲信号，第四输出端用于发出故障信号；

所述第一电阻R1和第二电阻R2，用于提取栅极电流以及作为栅极电阻使用；

所述栅极电荷检测电路，用于对提取的栅极电流进行积分以采样栅极电荷，并产生判断栅极故障的逻辑信号；

所述逻辑控制单元，用于接收栅极电荷检测电路故障信号，发出控制栅极电荷检测电路中开关的逻辑信号，并发出控制SiC MOSFET开通与关断的逻辑信号；

所述放大器，用于接收逻辑控制单元输出的逻辑信号控制SiC MOSFET的开通与关断，所述的放大器包括：第一MOSFET M1、第二MOSFET M2、第三电阻R3以及第四电阻R4。

2.根据权利要求1所述的基于栅极电荷的SiC MOSFET栅极故障诊断系统，其特征在于，所述栅极电荷检测电路包括：第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第一电容C1、第一比较器OP1、第二比较器OP2、第三比较器OP3、第四比较器OP4、第五比较器OP5、第六比较器OP6、第一模拟开关S1；

第三电阻R3第一端与第一电阻R1第二端和第五电阻R5第一端相连，第三电阻R3第二端与第一MOSFET M1漏极相连，第四电阻R4第一端与第二电阻R2第二端和第六电阻R6第一端相连，第四电阻R4第二端与第二MOSFET M2漏极相连，第一MOSFET M1栅极与逻辑控制单元的第一输出端相连，第一MOSFETM1源极接驱动正电源VCC，第二MOSFETM2栅极与逻辑控制单元的第二输出端相连，第二MOSFETM2的源极接驱动负电源VEE；

第五电阻R5第二端与第七电阻R7第一端和第一比较器OP1正向输入端相连，第七电阻R7第二端接地，第六电阻R6第二端与第八电阻R8第一端和第一比较器OP1正向输入端相连，第八电阻R8第二端接地，第一比较器OP1反向输入端与第一比较器OP1输出端和第九电阻R9第一端相连，第二比较器OP2反向输入端与第二比较器OP2输出端和第十电阻R10第一端相连，第九电阻R9第二端与第十一电阻R11第一端和第三比较器OP3正向输入端相连，第十电阻R10第二端与第三比较器OP3反向输入端和第十二电阻R12第一端相连，第十一电阻R11第二端接地，第十二电阻R12第二端与第三比较器OP3输出端和第十三电阻R13第一端相连，第十三电阻R13第二端与第四比较器OP4反向输入端、第一电容C1第一端和第一模拟开关S1第一端相连，第四比较器OP4正向输入端接地，第一模拟开关S1的控制端与逻辑控制单元第三输出端相连。第一电容C1第二端与第一模拟开关S1第二端、第四比较器OP4输出端、第五比较器OP5正向输入端和第六比较器OP6正向输入端相连，第五比较器OP5反向输入端接第一参考电压Vref1，第五比较器OP5输出端与逻辑控制单元第一输入端相连，第六比较器OP6反向输入端接第二参考电压Vref2，第六比较器OP6输出端与逻辑控制单元第二输入端相连。

3.根据权利要求1所述的基于栅极电荷的SiC MOSFET栅极故障诊断系统，其特征在于，所述的逻辑控制单元采用可编程逻辑器件CPLD或者FPGA。

4.根据权利要求2所述的基于栅极电荷的SiC MOSFET栅极故障诊断系统，其特征在于，所述第一电阻R1与第二电阻R2阻值相等，即R1＝R2＝Rt。

5.根据权利要求3所述的基于栅极电荷的SiC MOSFET栅极故障诊断系统，其特征在于，所述第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11和第十二电阻R12相等，即R5＝R6＝R7＝R8＝R9＝R10＝R11＝R12＝Ra。

6.一种基于栅极电荷的SiC MOSFET栅极故障诊断系统的检测电路，其特征在于,包括：第一模拟开关S2，第三模拟开关S3及待测SiCMOSFET；其中，第二模拟开关S2第一端与待测SiCMOSFET T1源极相连，第二模拟开关S2第二端与待测SiC MOSFET T1栅极和第三模拟开关S3第一端相连，第三模拟开关S3第一端与本发明的栅极故障诊断系统的第一电阻R1第一端和第二电阻R2的第一端相连；

所述第二模拟开关S2用于模拟栅极短路故障，所述第三模拟开关S3用于模拟栅极开路故障；所述第二模拟开关S2在正常状态下为断开状态，第三模拟开关S3在正常状态下为闭合状态，待测SiC MOSFET正常开通与关断；当第二模拟开关S2闭合时，栅极发生短路故障，当第三模拟开关S3断开时，栅极发生开路故障。

7.采用权利要求1-5任意一项基于栅极电荷的SiC MOSFET栅极故障诊断系统的诊断方法，其诊断方法具体步骤如下：

栅极电荷检测电路实时检测第一电阻R1和第二电阻R2之间的电压提取栅极电流，积分后输出栅极电荷检测值Vq；在待测SiC MOSFET开关动作前，逻辑控制单元控制第三输出端输出窄脉冲使第一模拟开关S1闭合，第一模拟开关S1与第一电容C1形成短时放电回路，将栅极电荷检测电路复位；栅极电荷检测值Vq与第一参考电压Vref1和第二参考电压Vref2比较，逻辑控制单元根据比较后的输出值判断栅极是否发生栅极故障。

8.根据权利要求7所述的基于栅极电荷的SiC MOSFET栅极故障诊断系统的诊断方法，其特征在于，所述逻辑控制单元判断过程如下：在正常开关过程中，栅极电荷检测值Vq超过了第一参考电压Vref1，但小于第二参考电压Vref2，因而输出电压Vx1为低电平，输出电压Vx2为高电平；当发生栅极短路故障时，输出电压Vq将会上升至第四比较器OP4的最大供电电压，超过了第一参考电压Vref1和第二参考电压Vref2，因而输出电压Vx1和输出电压Vx2都为低电平，逻辑控制单元由此判断待测SiC MOSFET发生栅极短路故障；当发生栅极开路故障时，输出电压Vq将会在故障之后的开关过程中始终为0，栅极电荷检测值Vq小于第一参考电压Vref1和第二参考电压Vref2，因而输出电压Vx1和输出电压Vx2都为高电平，逻辑控制单元由此判断待测SiC MOSFET发生栅极开路故障。

9.根据权利要求8所述的基于栅极电荷的SiC MOSFET栅极故障诊断方法，其特征在于，所述第一模拟开关S1窄脉冲闭合的时间为一百纳秒以内。