CN107508252A - 一种过流保护电路及显示面板 - Google Patents

Abstract

本发明公开了一种过流保护电路及显示面板，该过流保护电路包括：电流检测单元，用于检测时钟信号的输出电流，在时钟信号的输出电流出现异常时输出提示信号；计数单元，耦接电流检测单元，用于对接收到的提示信号的次数进行计数，在接收到的所述提示信号的次数大于预设阈值时，输出控制信号，以关闭栅极驱动芯片；其中，该预设阈值大于1。通过上述方式，本发明的实施例能够避免由于外部干扰导致误触发过流保护机制而导致的黑屏，提高过流保护的准确性。

Description

一种过流保护电路及显示面板

技术领域

本发明涉及电子电路技术领域，特别是涉及一种过流保护电路及显示面板。

背景技术

目前，显示面板中的栅极驱动电路(Gate Driver on Array，GOA)的过流保护机制是在侦测电平转换器的输入电流瞬时变大时，即将GOA电路的电流源切断；但是，若外部干扰导致电平转换器的输入电流瞬时变大，则该过流保护机制会被误触发，导致黑屏。

发明内容

本发明主要解决的技术问题是提供一种过流保护电路及显示面板，能够解决过流保护机制容易被误触发的问题。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种过流保护电路，包括：电流检测单元，用于检测时钟信号的输出电流，在时钟信号的输出电流出现异常时输出提示信号；计数单元，耦接电流检测单元，用于对接收到的提示信号的次数进行计数，在接收到的提示信号的次数大于预设阈值时，输出控制信号，以关闭栅极驱动芯片；其中，该预设阈值大于1。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种显示面板，包括如上所述的过流保护电路。

本发明的有益效果是：本发明实施例的过流保护电路包括：电流检测单元，用于检测时钟信号的输出电流，在时钟信号的输出电流出现异常时输出提示信号；计数单元，耦接电流检测单元，用于对接收到的提示信号的次数进行计数，在接收到的提示信号的次数大于预设阈值时，输出控制信号，以关闭栅极驱动芯片，其中，该预设阈值大于1。本发明的实施例中通过统计输出电流出现异常的次数，并在统计次数大于1时才关闭栅极驱动芯片，使得该过流保护电路不会在只出现一次瞬时大电流就输出控制信号关闭栅极驱动芯片，从而避免由于外部干扰导致误触发过流保护机制而导致的黑屏，提高过流保护的准确性。

附图说明

图1是本发明过流保护电路第一实施例的结构示意图；

图2是本发明过流保护电路第二实施例的结构示意图；

图3是图2中延时单元为开关的结构示意图；

图4是本发明过流保护电路第三实施例的结构示意图；

图5是本发明过流保护电路第三实施例的具体电路结构示意图；

图6是本发明显示面板一实施例的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明过流保护电路第一实施例包括：

电流检测单元10，用于检测时钟信号的输出电流，在时钟信号的输出电流出现异常时输出提示信号；

其中，时钟信号是用于输出栅极驱动信号的周期信号，时钟信号的输出电流出现异常是指该输出电流过大，影响GOA电路中的晶体管正常工作的情况。

例如，电流检测电流源10对时钟信号进行采样，获取该时钟信号的输出电流，并在该输出电流大于预设电流值时，判定该输出电流出现异常，该电流检测单元10输出提示信号；其中，该预设电流值小于GOA电路中的晶体管能承受的最大电流，以达到过流保护，避免烧坏晶体管。

计数单元20，耦接电流检测单元10，用于对接收到的提示信号的次数进行计数，在接收到的提示信号的次数大于预设阈值时，输出控制信号，以关闭栅极驱动芯片；其中，该预设阈值大于1。

其中，该预设阈值的具体取值可以视实际需求而定，此处不做具体限定。

具体地，在一个应用例中，该计数单元20采用计数器对接收到提示信号的次数进行计数，该计数器计数值的初始值为0，则该计数单元20每次接收到该电流检测单元10输出的提示信号时，将该计数值加1，当该计数器当前计数值(如6)和初始值0之间的差值(如6)大于预设阈值(如5)时，即接收到的提示信号的次数大于预设阈值时，该计数单元20输出控制信号，以关闭栅极驱动芯片，从而达到过流保护的目的。

当然，在其他实施例中，该计数单元20每次接收到该电流检测单元10输出的提示信号时，也可以将计数值减一，当该计数值小于第二阈值(如0)时，该计数单元20输出控制信号；该计数值的初始值可以是0，也可以是某个非零的值，例如5，在当前计数值与初始值之间的差值大于预设阈值时，则表示接收到的提示信号的次数大于预设阈值。

本实施例中，过流保护电路通过统计输出电流出现异常的次数，并在统计次数大于预设阈值时才关闭栅极驱动芯片，其中该预设阈值大于1，使得该过流保护电路不会在只出现一次瞬时大电流就输出控制信号关闭栅极驱动芯片，从而避免由于外部干扰导致误触发过流保护机制而导致的黑屏，提高过流保护的准确性。

如图2所示，本发明过流保护电路第二实施例与本发明过流保护电路第一实施例的结构类似，相同之处不再赘述，不同之处在于，进一步包括：

延时单元30，分别耦接电流检测单元10和计数单元20，用于在预设时间内使计数单元20无法接收到提示信号。

每帧画面的开启瞬间，初始大电流涌入，容易导致误触发该过流保护电路，因此，该延时单元30可以在每帧画面开启时，使得预设时间内该计数单元20无法接收到提示信号，从而避免每帧开启时的大电流误触发过流保护机制。

其中，该预设时间可以根据实际需求而定，此处不做具体限定。

具体地，在一个应用例中，如图3所示，该延时单元30可以是一个开关K，耦接于该电流检测单元10和计数单元20之间，在每帧开启信号上升沿触发下，断开该开关K，该开关K的断开时间为预设时间(如6微秒)，其他时间该开关K处于闭合状态。

当然，在其他实施例中，该延时单元30也可以采用其他电路结构。

具体如图4所示，本发明过流保护电路第三实施例与本发明过流保护电路第二实施例结构类似，相同之处不再赘述，不同之处在于，延时单元30具体包括：

延时子电路301，用于在初始信号的高电平或上升沿的作用下输出第一信号，第一信号的持续时间为预设时间，预设时间之外的其他时间输出第二信号，第一信号和第二信号的电压不同；

其中，初始信号是每帧画面开启时，输出高电平的信号。

具体地，在每帧画面开启时，初始信号STV输出高电平，或STV上升沿来临，则延时子电路301在该初始信号STV的高电平或上升沿的作用下，输出第一信号，其中第一信号可以是高电平信号，也可以是低电平信号，其持续时间为该预设时间，预设时间之外的其他时间该延时子电路301输出第二信号，第二信号与第一信号的电压不同，即当第一信号是高电平信号时，第二信号是低电平信号，当第一信号是低电平信号时，第二信号是高电平信号。

逻辑门电路302，逻辑门电路302的第一输入端3021耦接电流检测单元10，逻辑门电路302的第二输入端3022耦接延时子电路301，逻辑门电路302的输出端3023耦接计数单元20，第二输入端3022接收第一信号时，输出端3023的输出值由第一信号决定，第二输入端30接收第二信号时，输出端3023的输出值由第一输入端3021的输入值决定。

其中，逻辑门电路302可以是逻辑与门，也可以是逻辑非门、逻辑与非门、逻辑或门或者逻辑亦或门中任一个或其组合，具体视实际需求选择，此处不做具体限定。

具体地，在一个应用例中，该逻辑门电路302采用逻辑与门，第一信号是低电平信号，第二信号是高电平信号，提示信号是高电平信号，则当该逻辑门电路302第二输入端3022接收第一信号时，逻辑与门接收到低电平信号，获取输入值为0，则无论该逻辑门电路302的第一输入端3022是否接收到该提示信号，该逻辑门电路302的输出端3023的输出值均为0，即该输出端3023的输出值由该第一信号决定；当该逻辑门电路302第二输入端3022接收第二信号时，逻辑与门接收到高电平信号，获取输入值为1，则当该逻辑门电路302第一输入端3021接收到提示信号时，逻辑与门接收到高电平信号，获取输入值为1，则输出端3023输出值为1，即输出高电平信号，而当该逻辑门电路302第一输入端3021没有接收到提示信号时，逻辑与门接收到低电平信号，获取输入值为0，则输出端3023输出值为0，即输出低电平信号，由此，第二输入端30接收第二信号时，输出端3023的输出值由第一输入端3021的输入值决定。

请参阅图5，图5是本发明过流保护电路第三实施例的具体电路结构示意图。

其中，逻辑门电路302是逻辑与门，具体工作流程可以参考本发明过流保护电路第三实施例，此处不再重复。

如图5所示，电流检测单元10包括：电流比较子电路101，用于将时钟信号与第一预设信号比较，在时钟信号的输出电流大于第一预设信号的电流时，输出提示信号。

其中，第一预设信号是预先设置的电流参考信号，该第一预设信号的电流值可以根据实际需求设置，但该电流参考信号的电流必须小于GOA电路中晶体管能够承受的最大电流。

具体地，电流比较子电路101是一个电流比较器，该电流比较子电路101的一个输入端1011获取该时钟信号的输出电流Isense，另一个输入端1012获取第一预设信号输出电流Iref，该电流比较子电路101将Isense与Iref进行比较，若Isense大于Iref，则输出高电平提示信号，否则输出低电平信号。

可选地，如图5所示，电流检测单元10进一步包括：电阻R1和第一电容C101；

电阻R1一端1021耦接电流比较子电路101的输出端1013，另一端1022分别耦接第一电容C101的一端1031和计数单元20，第一电容C101的另一端1032接地。

具体地，该电流比较子电路101的输出端1013输出的信号通过该电阻R1和第一电容C101，可以滤除杂波，输出更稳定的信号。

进一步地，计数单元20包括：开关子电路201、电压比较子电路202和计数子电路203；

开关子电路201，用于在接收到提示信号时，闭合开关，以抬高电压比较子电路202的第一输入端2021的电压；

具体地，如图5所示，开关子电路201包括：依次耦接的电流源Source、开关K1和充电电容C102；

其中，该充电电容C102一端2011分别与开关K1和电压比较子电路202的第一输入端2021耦接，另一端2012接地；

电流源Source用于在开关K1闭合时，向充电电容C102充电，以抬高电压比较子电路202的第一输入端2021的电压；

开关K1在电压比较子电路202的第一输入端2021电压高于电压比较子电路202的第二输入端2022的预设电压Vref时断开。

具体地，当电流检测单元10输出高电平提示信号，且延时子电路301也输出高电平信号时，逻辑与门302输出高电平信号，触发该开关K1闭合，电流源Source开始向充电电容C102充电，从而充电电容C102一端2011电压升高，即电压比较子电路202的第一输入端2021的电压被抬高，当电压比较子电路202的第一输入端2021电压高于电压比较子电路202的第二输入端2022的预设电压Vref时，开关K1断开，该充电电容C102开始放电，充电电容C102两端的电压开始下降，即电压比较子电路202的第一输入端2021的电压开始下降，直到为0V或下次开关K1闭合。其中，该开关K1的闭合时间可以通过设置计时器控制，该计时器到达预定时间时，开关K1断开；该预定时间可以根据电流源Source的输出电流和充电电容C102的容量大小调整，此处不做具体限定。

当然，在其他实施例中，开关K1也可以在接收到低电平提示信号时闭合，开关K1也可以在充电电容C102两端电压达到某个预设数值(如30V)时断开，该预设数值不大于预设电压Vref，开关K1还可以在充电电容C102两端电压达到电流源Source的电压时断开，或者开关K1还可以在电压比较子电路202输出高电平信号时断开，此处不做具体限定。

电压比较子电路202，用于在电压比较子电路202的第一输入端2021的电压高于电压比较子电路202的第二输入端2022的电压时，输出高电平信号，其中电压比较子电路202的第二输入端2022的电压为预设电压；

其中，该预设电压是预先设置的参考电压，具体取值可以根据实际需求而定，此处不做具体限定。

具体地，如图5所示，当开关K1闭合时，充电电压C102被充电，与该充电电容C102一端2011耦接的电压比较子电路202的第一输入端2021的电压Vcap被抬高，当该电压Vcap高于电压比较子电路202的第二输入端2022的电压Vref(如25V)时，则判定该计数单元20接收到提示信号，该电压比较子电路202输出高电平信号，该高电平信号用于触发计数器计数。

计数子电路203耦接电压比较子电路202的输出端2023，用于在电压比较子电路202输出高电平信号时，增加/减少计数值，并在接收到的高电平信号的次数大于预设阈值时，即当前计数值和初始计数值之间的差值大于预设阈值时，输出控制信号。

其中，该预设阈值大于1，该初始计数值可以是0，也可以是某个非零的值，例如5，预设阈值和初始计数值的具体取值可以视实际需求而定，此处不做具体限定。

具体地，在一个应用例中，计数子电路203采用计数器计算接收到的高电平信号的次数，该初始计数值为3，则该计数子电路203每次接收到该电压比较子电路202输出的高电平信号时，将该计数器的计数值减1，当该计数器的当前计数值(如0)和初始计数值3之间的差值3，大于预设阈值(如2)时，该计数子电路203输出控制信号，以关闭栅极驱动芯片，从而达到过流保护的目的。

当然，在其他实施例中，该计数子电路203每次接收到该电压比较子电路202输出的高电平信号时，也可以将计数值加一，当计数器当然计数值和初始计数值之间的差值大于预设阈值(如4)时，该计数子电路203输出控制信号。

本实施例中，过流保护电路通过延时子电路和逻辑门电路，使得每帧开启时，计数单元在预设时间内接收不到该提示信号，从而避免由于每帧开启的大电流导致的误触发黑屏；并且本实施例的过流保护电路通过统计输出电流出现异常的次数，并该异常次数大于预设阈值时才关闭栅极驱动芯片，其中该预设阈值大于1，使得该过流保护电路不会在只出现一次瞬时大电流就输出控制信号关闭栅极驱动芯片，从而避免由于外部干扰导致误触发过流保护机制而导致的黑屏，提高过流保护的准确性。

如图6所示，本发明显示面板一实施例60至少包括过流保护电路601。

其中，该过流保护电路601可以参考本发明过流保护电路第一至第三实施例中任意一个的结构，此处不做具体限定。

进一步地，本实施例的显示面板60还包括GOA电路(图未示)、阵列基板(图未示)、彩膜基板(图未示)等，此处不做具体限定。

本实施例中，显示面板通过过流保护电路统计输出电流出现异常的次数，并异常次数大于1时才关闭栅极驱动芯片，使得该过流保护电路不会在只出现一次瞬时大电流就输出控制信号关闭栅极驱动芯片，从而避免由于外部干扰导致误触发过流保护机制而导致的黑屏，提高过流保护的准确性。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种过流保护电路，其特征在于，包括：

电流检测单元，用于检测时钟信号的输出电流，在所述时钟信号的输出电流出现异常时输出提示信号；

计数单元，耦接所述电流检测单元，用于对接收到的所述提示信号的次数进行计数，在所述接收到的所述提示信号的次数大于预设阈值时，输出控制信号，以关闭栅极驱动芯片；

其中，所述预设阈值大于1。

2.根据权利要求1所述的电路，其特征在于，进一步包括：

延时单元，分别耦接所述电流检测单元和所述计数单元，用于在预设时间内使所述计数单元无法接收到所述提示信号。

3.根据权利要求2所述的电路，其特征在于，所述延时单元包括：

延时子电路，用于在初始信号的高电平或上升沿的作用下输出第一信号，所述第一信号的持续时间为所述预设时间，在所述预设时间之外的其他时间输出第二信号，所述第一信号和所述第二信号的电压不同；

逻辑门电路，所述逻辑门电路的第一输入端耦接所述电流检测单元，所述逻辑门电路的第二输入端耦接所述延时子电路，所述逻辑门电路的输出端耦接所述计数单元，所述第二输入端接收所述第一信号时，所述输出端的输出值由所述第一信号决定，所述第二输入端接收所述第二信号时，所述输出端的输出值由所述第一输入端的输入值决定。

4.根据权利要求3所述的电路，其特征在于，所述逻辑门电路是逻辑与门，所述第一信号是低电平信号，所述第二信号是高电平信号，所述提示信号是高电平信号；

所述逻辑与门的所述第二输入端接收所述第一信号时，所述逻辑与门的所述输出端均输出低电平信号，所述逻辑与门的所述第二输入端接收所述第二信号时，所述逻辑与门的所述输出端输出值由所述逻辑与门的所述第一输入端的输入值决定。

5.根据权利要求1所述的电路，其特征在于，所述电流检测单元包括：

电流比较子电路，用于将所述时钟信号与第一预设信号比较，在所述时钟信号的输出电流大于所述第一预设信号的电流时，输出所述提示信号。

6.根据权利要求5所述的电路，其特征在于，所述电流检测单元进一步包括：电阻和第一电容；

所述电阻一端耦接所述电流比较子电路的输出端，另一端分别耦接所述第一电容的一端和所述计数单元；所述第一电容的另一端接地。

7.根据权利要求1所述的电路，其特征在于，所述计数单元包括：开关子电路、电压比较子电路和计数子电路；

所述开关子电路，用于在接收到所述提示信号时，闭合开关，以抬高所述电压比较子电路的第一输入端的电压；

所述电压比较子电路的第一输入端耦接所述开关子电路，用于在所述电压比较子电路的第一输入端的电压高于所述电压比较子电路的第二输入端的电压时，输出高电平信号，其中所述电压比较子电路的第二输入端的电压为预设电压；

所述计数子电路耦接所述电压比较子电路的输出端，用于在所述电压比较子电路输出高电平信号时，增加/减少所述计数值，并在所述计数值符合所述预设条件时，输出所述控制信号。

8.根据权利要求7所述的电路，其特征在于，所述开关子电路包括：依次耦接的电流源、开关和充电电容；

所述充电电容一端分别与所述开关和所述电压比较子电路的第一输入端耦接，另一端接地；

所述电流源用于在所述开关闭合时，向所述充电电容充电，以抬高所述电压比较子电路的第一输入端的电压；

所述开关在所述电压比较子电路的第一输入端电压高于所述预设电压时断开。

9.根据权利要求1-8任一项所述的电路，其特征在于，所述接收到的所述提示信号的次数采用计数器进行计数，所述在接收到的所述提示信号的次数大于预设阈值时，输出控制信号包括：

在所述计数器当前计数值和初始计数值之间的差值大于所述预设阈值时，输出所述控制信号。

10.一种显示面板，其特征在于，包括如权利要求1-9任一项所述的过流保护电路。