CN103716031A - 无极性rs485接口电路实现转换速率增强的方法及电路 - Google Patents

Abstract

一种无极性RS485接口电路实现转换速率增强的方法及电路，通过监测发射器使能信号端DE的输入信号，令当且仅当所述输入信号由高电平变化为低电平时，启动逻辑控制来产生分别暂时替代发射器使能信号端DE和数据输入端DI的输入信号的两个信号来起到内驱动作用。采用本发明方法的转换速率增强电路，包括D触发器和逻辑控制电路，具有架构简单，易于集成实施的优点。

Description

无极性RS485接口电路实现转换速率增强的方法及电路

技术领域 本发明涉及电通信技术，特别涉及装置或设备之间的数据传送接口。

 背景技术 RS485通讯网络是现有智能电表数据信息采集系统进行数据通讯所最常用的一种组网形式。传统RS485通讯网络从速度以及稳定性来说可以满足现有数据采集的要求，但这种网络存在A、B线的极性，现场一旦有一个节点的总线极性接反便会造成整个网络不能工作的后果，给网络的施工、组建增加了很大的工作量和难度，并对验证、维修及调试极为不便。

基于此情况，已有一些无极性RS485网络方案被提出来用以替代传统有极性RS485网络方案。无极性RS485不再区分A、B线，极性可以自由切换从而使接口能完全兼容传统RS485接口。为此，需将接口总线A、B两端所接的上、下拉电阻去掉。随之而来的一个严重问题是，当一组数据传输完毕，发射器禁止（即发射器使能信号由高变低）时，A、B两端的电压仅仅依靠采集器输入端所接的上、下拉电阻来驱动：受到环境因素的限制，当总线上负载较重时，则由电阻驱动的波形转换速率极低，会产生严重的失真，往往导致通讯异常或者通讯失败等现象出现。

目前无极性RS485常用两种方式来提高转换速率和减小失真效果：一种是通过修改软件或者硬件来实现，其不足之处在于：设计比较复杂，对硬件和软件需要有所改动，并不能做到完全兼容传统有极性的RS485。另一种通过调节采集器输入端所接的上、下拉电阻来实现转换速率增强，一般是将其阻值设计得比较小，不足之处在于：受环境因素的影响，对于不同的负载，其电阻值也要跟随着变化，难以一致；且较小的电阻阻值，将产生较大的功耗电流；接口芯片驱动能力往往也限制了电阻阻值的设计选择，过小阻值的电阻将导致该接口芯片无法正常工作。

发明内容 本发明要解决的技术问题在于避免上述现有技术的不足之处而提出一种无极性RS485转换速率增强电路及方法，使转换速率无需依赖外部电阻。

为解决上述技术问题，本发明的基本构思为：设计一个内置且能完全兼容UART串口的内置转换速率增强电路，当数据传输完毕发射器禁止时，启动转换速率增强机制，用内置驱动来取代外部电阻式驱动，从而达到快速增强转换速率的目的。

作为实现本发明构思的技术方案是，提供一种无极性RS485接口电路实现转换速率增强的方法，尤其是，包括：监测该无极性RS485接口电路的发射器使能信号端DE的输入信号的步骤；当且仅当所述输入信号由高电平变化为低电平时，启动逻辑控制来产生一比该输入信号延迟T1的延迟信号及一持续T1时长的高电平脉冲直至该输入信号恢复高电平为止的步骤，从而实现转换速率增强；该延迟信号用来暂时替代由发射器使能信号端DE输入的所述输入信号，在所述T1时长内该高电平脉冲用来替代由该无极性RS485接口电路数据输入端DI输入的信号，其中，T1为预定时长。

上述方案中，所述T1设定为小于或等于10微秒。更进一步，在所述逻辑控制中增加一个使能控制机制，决定是否对该无极性RS485接口电路实现转换速率增强。                                              

作为实现本发明构思的技术方案还是，提供一种无极性RS485接口电路实现转换速率增强的电路，传输来自该无极性RS485接口电路两个输入端，即发射器使能信号端DE和数据输入端DI的信号；尤其是，包括一连接该两个输入端的逻辑控制电路和一连接所述发射器使能信号端DE的沿侦测及计时电路，该沿侦测及计时电路的输出端连接该逻辑控制电路的又一输入端；所述逻辑控制电路通过两个输出端或者传输输出来自所述无极性RS485接口电路两个输入端的信号，或者输出一比发射器使能信号端DE输入信号迟滞T1的延迟信号和一持续T1时长的高电平脉冲，其中，T1为预定时长。

上述方案中，所述沿侦测及计时电路包括一计时电路，受控产生所述T1时长的计时；该计时电路包括若干逐级连接的D触发器，各个D触发器的数据输入端连接各自的负输出端并进而连接到下一级D触发器的时钟输入端，第一级D触发器的时钟输入端接所述时钟，最后一级D触发器的负输出端为该计时电路的输出端。具体地，所述沿侦测及计时电路还包括一个D触发器I3和一个反相器I4，该反相器I4的输入端连接所述发射器使能信号端DE，该D触发器I3的数据输入端接地，正输出端Q连接所述逻辑控制电路；所述计时电路的输出端连接到所述D触发器I3的时钟输入端；所述反相器I4的输出端同时连接所述计时电路的各个D触发器和所述D触发器I3的复位端CLR。

上述方案中，所述逻辑控制电路包括输入端分别电连接发射器使能信号端DE和沿侦测及计时电路的输出端的一第一或门I7，该第一或门I7的输出端为该逻辑控制电路的第一输出端；还包括输入端连接所述沿侦测及计时电路的输出端的一非门I5，该非门I5的输出端与所述发射器使能信号端DE分别连接到一或非门I9的两个输入端，该或非门I9的输出端与数据输入端DI分别连接到一第二或门I6的两个输入端，该第二或门I6的输出端为该逻辑控制电路的第二输出端。

上述方案中，所述逻辑控制电路还包括分别电连接所述第一或门I7和或非门I9的一控制输入端FT_EN，该控制输入端FT_EN或者接地或者接电源。具体地，所述沿侦测及计时电路的输出端和控制输入端FT_EN分别连接与门的输入端，通过该与门的输出端来电连接第一或门I7的输出端；所述控制输入端FT_EN经第二非门I10来电连接所述或非门I9的第三输入端。

作为实现本发明构思的技术方案还是，提供一种一种无极性RS485接口电路或无极性RS485接口芯片，包括两个输入端，即发射器使能信号端DE和数据输入端DI，尤其是，还包括如上述各方案所述的无极性RS485接口电路实现转换速率增强的电路。

与现有其它技术比较，本发明措施的电路架构简单，能完全兼容传统的RS485，而对软件和硬件无需做任何改动，且能在大多数集成电路制造工艺上实现。另外，采用本发明方法，由于内置转换速率增强机制，无需依靠采集器外部所接的上，下拉电阻来驱动，使得本发明在实际应用中不仅能省掉一个光电耦合器，而且能完全兼容UART串口。

附图说明

图1为现有无极性RS485接口电路的内部框图；

图2为本发明无极性RS485接口电路的内部框图；

图3为本发明转换速率增强电路的具体电路实施例；

图4为图3工作原理的时序示例图；

图5为本发明无极性RS485在UART串口的使用实施例；

图6为传统RS485在UART串口的使用实施例。

具体实施方式

下面，结合附图所示之最佳实施例进一步阐述本发明。

在传统无极性RS485电路中，若要与UATR串口兼容，无极性RS485接口芯片一般采用如图5所示的外围应用电路。UART串口的发送端TXD和接收端RXD分别通过光电耦合器U1和U2接入RS485接口芯片U3的发射器使能信号DE端和RO端。接入到该芯片U3端口A、B的总线代表RS485组成的通信网络环境，该接口芯片U3经总线接入采集器的A、B端，同时，该A端通过上拉电阻R5接电源，B端通过下拉电阻R6接地。发射器使能信号端DE的高电平表示发射器处于开启状态，低电平表示发射器处于禁止状态。这样，当所述发射器使能信号端DE数据为“1”时，端口A、B输出数据为“0”；当发射器使能信号端DE数据由“1”变为“0”时，端口A、B为三态门（即悬空状态），输出仅仅依靠采集器外部所接的上、下拉电阻R5和R6来驱动将数据置为“1”。由于电阻的驱动能力受到环境条件和负载的约束，转换速率低，在负载较重或者高速通信下，往往会造成数据错误或者数据丢失的现象。

图1示意了现有无极性RS485接口的内部框图，包括用来控制输出端运放I3的发射器使能信号端DE，数据输入端DI连接选择器I2的输入端，该选择器I2输出端连接所述输出端运放I3的输入端。当发射器使能信号端DE数据为“1”时，端口A、B输出数据为“0”。本发明为增强当发射器使能信号端DE数据由“1”变为“0”时的端口A、B转换速率，提出的方法将包括：

  监测该发射器使能信号端DE的输入信号的步骤；

  当且仅当所述输入信号由高电平变化为低电平时，启动逻辑控制来产生一比该输入信号延迟T1的延迟信号DE_E及一持续T1时长的高电平脉冲直至该输入信号恢复高电平为止的步骤；该延迟信号用来暂时替代由发射器使能信号端DE输入的所述输入信号，在所述T1时长内该高电平脉冲用来替代由该无极性RS485接口电路数据输入端DI输入的信号，其中，T1为预定时长。

这样，为延缓端口A、B进行悬空状态提供内驱动，将有助于转换速率增强。根据总线配置要求，所述T1时长设定为小于或等于10微秒，一般设计为1微秒左右即可。

图2示意了本发明在图1基础上的变化，增加一转换速率增强电路101。该转换速率增强电路101传输来自两个输入端（即发射器使能信号端DE和数据输入端DI）的信号。它包括一连接该两个输入端的逻辑控制电路和一连接所述发射器使能信号端DE的沿侦测及计时电路，该沿侦测及计时电路的输出端连接该逻辑控制电路的又一输入端；所述逻辑控制电路通过两个输出端或者传输输出来自所述无极性RS485接口电路两个输入端的信号，或者输出一比发射器使能信号端DE输入信号迟滞T1的延迟信号和一持续T1时长的高电平脉冲。具体来说，当发射器使能信号端DE数据为“1”时，所述逻辑控制电路的输出效果与图1电路无异；但当发射器使能信号端DE数据由“1”变为“0”时，所述沿侦测及计时电路启动，产生一个持续T1时长的脉冲送给逻辑控制电路处理和运算，最终产生相应的内驱动信号送给所述输出端运放I3和选择器I2。因此，图2中所述逻辑控制电路实现的功能是，使输出往所述输出端运放I3的信号在两种信号间切换：发射器使能信号端DE的输入信号和比该输入信号延迟T1的延迟信号，以及使输出往所述选择器I2的信号也将在两种信号间切换：数据输入端DI的输入信号和一持续T1时长的高电平脉冲。

图3示意了该转换速率增强电路101的最佳实施例。包括沿侦测及计时电路102和逻辑控制电路103。其中，所述沿侦测及计时电路102包括计时电路用来计时产生T1时长，可以采用定时电路来实现，也可以采用时钟和D触发器（或锁存器）来实现，或其它类似功能的电路来实现。本实施例中，该计时电路以但不限于一连接一时钟CLK的若干逐级连接的D触发器为例来实现，如图3所示的两级为例，各个D触发器的数据输入端连接各自的负输出端并进而连接到下一级D触发器的时钟输入端，第一级D触发器的时钟输入端接所述时钟，最后一级D触发器的负输出端即为计时输出端。所述时钟的频率可以根据负载环境的变化来适当调整。若负载重，则频率调慢些。在一般情况下，1微秒左右脉宽的驱动信号对目前大部分的环境条件均有效。这样，在本最佳实施例中当设置时钟为4MHz时，经D触发器I1、I2输出的信号周期为1微秒。

该沿侦测及计时电路102还包括一个D触发器I3和一个反相器I4，该反相器I4的输入端连接所述发射器使能信号端DE，该D触发器I3的数据输入端接地，正输出端Q连接所述逻辑控制电路；所述计时电路的计时输出端连接到所述D触发器I3的时钟输入端。所述反相器I4的输出端同时连接所述各个D触发器和所述D触发器I3的复位端CLR，这样，当发射器使能信号端DE的数据由高跳变为低时，所述计时电路脱离复位状态开始计时T1后才有输出脉冲，所述D触发器I3脱离复位状态等待T1时长后因所述输出脉冲而输出低电平，即该D触发器I3在正输出端Q产生一比所述发射器使能信号端DE输入信号延迟T1的延迟信号。所述沿侦测及计时电路102还可以用包括非门、或门、与门、或非门、与非门、锁存器、触发器在内的其它电路来实现。

如图3所示，所述逻辑控制电路103包括一个输入端分别电连接发射器使能信号端DE和沿侦测及计时电路的输出端的第一或门I7，该第一或门I7的输出端为该逻辑控制电路的第一输出端；还包括一个输入端连接所述沿侦测及计时电路的输出端的非门I5，该非门I5的输出端与所述发射器使能信号端DE分别连接到一个或非门I9的两个输入端，该或非门I9的输出端与数据输入端DI分别连接到一个第二或门I6的两个输入端，该第二或门I6的输出端为该逻辑控制电路的第二输出端。这里，第一或门I7和第二或门I6在特定情况下实现了对信号的选择输出，该选择输出功能也可以用其它电路例如选择开关来替代实现。图4示意了本实施例下转换速率增强电路101的信号输出，以所述发射器使能信号端DE输入信号经历高-低-高电平变化为例。当该所述发射器使能信号端DE输入信号由高变为低时，转换速率增强电路101的第一输出信号为延迟T1的延迟信号DE_E，第二输出信号OUT包括一个T1时长的高电平脉冲（其它时段的信号可以决定于数据输入端DI的输入，图4示意了该发射器使能信号端DE输入信号为低期间，第二输出信号OUT输出所述高电平脉冲后再输出同DI输入相关的信号，实际因此时发射器处于禁止状态，OUT输出高电平脉冲后的后续变化是不影响A或B端的输出），用来替代外部电阻式驱动，以便高转换速率地快速将端口A、B的数据置为“1”；当该所述发射器使能信号端DE输入信号转为高电平后，转换速率增强电路101的第一输出信号与发射器使能信号端DE输入信号相同为高电平，第二输出信号OUT取决于数据输入端DI的输入。

实际上若将本最佳实施例中的所述沿侦测及计时电路102的输出信号换个形式，例如但不限于输出T1时长负脉冲，则所述逻辑控制电路103也可以相应更换逻辑门形式及电路连接方式来实现对输出信号的选择切换，这些基于本发明构思的电路也将落入本发明专利保护范围。

如图2所示，本发明方法还在所述逻辑控制中增加一个使能控制机制，决定是否对该无极性RS485接口电路实现转换速率增强。具体如图3所示，所述逻辑控制电路还包括一个分别电连接所述第一或门I7和或非门I9的控制输入端FT_EN，该控制输入端FT_EN或者接地或者接电源。假定设置控制输入端FT_EN为高电平则转换速率增强电路101开启使能，为低电平则转换速率增强电路处于禁止工作状态，则可以具体连接为：所述沿侦测及计时电路的输出端和控制输入端FT_EN分别连接与门的输入端，通过该与门的输出端来电连接第一或门I7的输出端；所述控制输入端FT_EN经第二非门I10来电连接所述或非门I9的第三输入端。

图6示意了传统RS485的应用方案。为了解决转换速率的问题，通常需要三个光电耦合器来完成无极性RS485通信，具体如：UART串口发送端TXD和接收端RXD分别通过光电耦合器U4和U2接入RS485接口芯片U3的DI端和RO端，增加一个外部使能端EN使其通过光电耦合器U1接入该接口芯片U3的发射器使能信号DE端。可见，由于多了一个外部使能端端口EN，该方案无法很好兼容UATR串口通信。如图5的本发明方案由于采用内置转换速率增强电路，不仅可以减少一个光电耦合器，也很好兼容了UATR串口通信。

经过仿真实验，本发明电路可以成功应用于无极性RS485接口电路或无极性RS485接口芯片。所述控制输入端FT_EN的设置，可以节省芯片的开发成本的同时丰富芯片的类型。

综上所述，本发明的结构特征及各实施例皆已详细揭示，而可充分显示出本发明在目的及功效上均具有实施的进步性。

以上说明仅为本发明的优选实施例而已，不能用来表达限定本发明所实施的范围，即凡根据本发明权利要求所作的等效变化与修饰，皆应属于本发明专利涵盖的范围内。

Claims (10)

1.一种无极性RS485接口电路实现转换速率增强的方法，其特征在于，包括：

      监测该无极性RS485接口电路的发射器使能信号端DE的输入信号的步骤；

      当且仅当所述输入信号由高电平变化为低电平时，启动逻辑控制来产生一比该输入信号延迟T1的延迟信号及一持续T1时长的高电平脉冲直至该输入信号恢复高电平为止的步骤，从而实现转换速率增强；该延迟信号用来暂时替代由发射器使能信号端DE输入的所述输入信号，在所述T1时长内该高电平脉冲用来替代由该无极性RS485接口电路数据输入端DI输入的信号，其中，T1为预定时长。

2.如权利要求1所述无极性RS485接口电路实现转换速率增强的方法，其特征在于：所述T1设定为小于或等于10微秒。

3.如权利要求1所述无极性RS485接口电路实现转换速率增强的方法，其特征在于：在所述逻辑控制中增加一个使能控制机制，决定是否对该无极性RS485接口电路实现转换速率增强。

4.一种无极性RS485接口电路实现转换速率增强的电路，传输来自该无极性RS485接口电路两个输入端，即发射器使能信号端DE和数据输入端DI的信号；其特征在于：包括一连接该两个输入端的逻辑控制电路和一连接所述发射器使能信号端DE的沿侦测及计时电路，该沿侦测及计时电路的输出端连接该逻辑控制电路的又一输入端；所述逻辑控制电路通过两个输出端或者传输输出来自所述无极性RS485接口电路两个输入端的信号，或者输出一比发射器使能信号端DE输入信号迟滞T1的延迟信号和一持续T1时长的高电平脉冲，其中，T1为预定时长。

5.如权利要求4所述无极性RS485接口电路实现转换速率增强的电路，其特征在于：所述沿侦测及计时电路包括一计时电路，受控产生所述T1时长的计时；该计时电路包括若干逐级连接的D触发器，各个D触发器的数据输入端连接各自的负输出端并进而连接到下一级D触发器的时钟输入端，第一级D触发器的时钟输入端接所述时钟，最后一级D触发器的负输出端为该计时电路的输出端。

6.如权利要求5所述无极性RS485接口电路实现转换速率增强的电路，其特征在于：所述沿侦测及计时电路还包括一个D触发器I3和一个反相器I4，该反相器I4的输入端连接所述发射器使能信号端DE，该D触发器I3的数据输入端接地，正输出端Q连接所述逻辑控制电路；所述计时电路的输出端连接到所述D触发器I3的时钟输入端；所述反相器I4的输出端同时连接所述计时电路的各个D触发器和所述D触发器I3的复位端CLR。

7.如权利要求4或6所述无极性RS485接口电路实现转换速率增强的电路，其特征在于：所述逻辑控制电路包括输入端分别电连接发射器使能信号端DE和沿侦测及计时电路的输出端的一第一或门I7，该第一或门I7的输出端为该逻辑控制电路的第一输出端；还包括输入端连接所述沿侦测及计时电路的输出端的一非门I5，该非门I5的输出端与所述发射器使能信号端DE分别连接到一或非门I9的两个输入端，该或非门I9的输出端与数据输入端DI分别连接到一第二或门I6的两个输入端，该第二或门I6的输出端为该逻辑控制电路的第二输出端。

8.如权利要求7所述无极性RS485接口电路实现转换速率增强的电路，其特征在于：所述逻辑控制电路还包括分别电连接所述第一或门I7和或非门I9的一控制输入端FT_EN，该控制输入端FT_EN或者接地或者接电源。

9.如权利要求8所述无极性RS485接口电路实现转换速率增强的电路，其特征在于：所述沿侦测及计时电路的输出端和控制输入端FT_EN分别连接与门的输入端，通过该与门的输出端来电连接第一或门I7的输出端；所述控制输入端FT_EN经第二非门I6来电连接所述或非门I9的第三输入端。

10.一种无极性RS485接口电路或无极性RS485接口芯片，包括两个输入端，即发射器使能信号端DE和数据输入端DI，其特征在于：还包括如权利要求4～9所述的无极性RS485接口电路实现转换速率增强的电路。

Images