CN114594360A - 提高功率半导体器件动态测试效率的电路 - Google Patents

提高功率半导体器件动态测试效率的电路 Download PDF

Info

Publication number
CN114594360A
CN114594360A CN202210268852.3A CN202210268852A CN114594360A CN 114594360 A CN114594360 A CN 114594360A CN 202210268852 A CN202210268852 A CN 202210268852A CN 114594360 A CN114594360 A CN 114594360A
Authority
CN
China
Prior art keywords
circuit
switch
test
semiconductor switch
controllable semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210268852.3A
Other languages
English (en)
Inventor
张文亮
李文江
雷小阳
朱阳军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yuexin Electronic Technology Co ltd
Original Assignee
Shandong Yuexin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yuexin Electronic Technology Co ltd filed Critical Shandong Yuexin Electronic Technology Co ltd
Priority to CN202210268852.3A priority Critical patent/CN114594360A/zh
Priority to DE212022000005.6U priority patent/DE212022000005U1/de
Priority to PCT/CN2022/083734 priority patent/WO2023173484A1/zh
Publication of CN114594360A publication Critical patent/CN114594360A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及一种提高功率半导体器件动态测试效率的电路。其包括测试电路本体，测试电路本体包括开关K1以及开关K2，还包括设置于开关K1所在支路的第一可控型半导体开关电路以及设置于开关K2所在支路的第二可控型半导体开关电路，开关K1闭合且第一可控型半导体开关电路内的可控型半导体开关处于导通状态时，开关K1以及第一可控型半导体开关电路所在的支路处于通路状态；开关K2闭合且第二可控型半导体开关电路内的可控型半导体开关处于导通状态时，开关K2以及第二可控型半导体开关电路所在的支路处于通路状态。本发明可提高动态测试的效率，减少机械开关的动作次数，延长测试机的使用寿命，降低测试成本。

Description

提高功率半导体器件动态测试效率的电路
技术领域
本发明涉及一种电路，尤其是一种提高功率半导体器件动态测试效率的电路。
背景技术
电力电子器件又称为功率半导体器件，主要用于电力设备的电能变换和控制。功率半导体器件本质上是一种电学开关，开通时可以导通较大电流，关断时其以耐受较大电压。常用的功率半导体器件包括IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、HEMT(High ElectronMobility Transistor)、JFET(Junction Field-Effect Transistor)、Diode(二极管)、SCR(Silicon Controlled Rectifier)、GTO(Gate Turn-Off Thyristor)、IGCT(IntegratedGate-Commutated Thyristor)等。
功率半导体器件在研发及量产时都需要测试其动态特性，具体包括：DPT(DoublePulse Test，可进行开通特性、关断特性、反向恢复特性测试)、RBSOA(Reverse Biase SafeOperate Area)、SCSOA(Short Circuit Safe Operate Area)等特性。
功率半导体器件的动态特性需要依靠专用的检测设备来进行测试。在功率半导体器件的生产过程中，需要对器件进行动态特性测试，以筛选出不良品。功率半导体器件的生产成本包括测试环节的成本，典型测试成本占总成本的～10％。动态特性测试成本主要包括设备折旧费用、维修维护费用、运营费用、配套的人力投入费用等。由于检测设备的采购成本较高，设备折旧费用是整个测试成本的大头。对于量产测试而言，设备的测试效率直接影响了功率半导体器件的测试成本。若能将测试效率提升一倍，则可以将功率半导体器件的测试成本降低一半。
功率半导体器件的动态测试方法在业界属于常识性知识，IGBT双脉冲测试原理、IGBT短路测试原理均可参考现有的技术资料，此处不再赘述。动态特性测试不仅包括双脉冲及短路(SCSOA)测试，还包含其它测试项，但基本原理类似。双脉冲和短路测试不仅适用于IGBT器件，也适合于其它类型的功率器件，原理也类似。
由于功率半导体器件有诸多测试项，商业化的测试机通常可以测试多种参数。对于同一个DUT(Device Under Test，被测器件)，通常要进行多种测试项目。每个测试项的测试包括“电路配置”和“测试”两个过程。由于不同的测试项的电路不同，电路配置的作用是利用开关器件切换电路，然后再进行测试。
如图1所示，现有技术中测试机内动态特性测试主电路图；图1中，C为储能电容器，L为负载电感，KL为负载电感短路开关，K1和K2为两个开关，DUT为被测器件。以一个被测器件DUT为半桥IGBT器件(内部包含了两组IGBT器件QU/QL和两组二极管器件DU/DL)的双脉冲测试(DPT)和SCSOA测试为例进行说明，其中，根据开关K1、开关K2、开关KL相应的开关状态，能实现对动态特性测试主电路进行相应电路配置，如图2所示。
1)、电路配置A：令开关K1闭合，开关K2和开关KL分断；此时，测试机内的电路配置为IGBT器件QL及二极管器件DU的DPT测试状态。电路配置A完成后，进行DPT测试，具体地：令被测器件DUT内的IGBT器件QL按照设定时序开关两次，抓取IGBT器件QL的开关波形和二极管器件DU的反向恢复波形。
2)、电路配置B：令开关K2闭合，开关K1和开关KL分断；此时，测试机内电路配置为IGBT器件QU及二极管器件DL的DPT测试状态。电路配置B完成后，进行DPT测试，具体地：令被测器件DUT内的IGBT器件QU按照设定时序开关两次，抓取IGBT器件QU的开关波形和二极管器件DL的反向恢复波形。
3)、电路配置C：令开关K1和开关KL闭合，开关K2分断；此时，测试机内的电路配置为IGBT器件QL的SCSOA测试状态。电路配置C完成后，进行SCSOA测试，具体地：令被测器件DUT内的IGBT器件QL按照设定时序在短路状态开关一次，抓取IGBT器件QL的短路开关波形。
4)、电路配置D：令开关K2和开关KL闭合，开关K1分断；此时，测试机内的电路配置为IGBT器件QU的SCSOA测试状态。电路配置D完成后，进行SCSOA测试，具体地：令被测器件DUT内的IGBT器件QU按照设定时序在短路状态开关一次，抓取IGBT器件QU的短路开关波形。
由上述说明可知，测试过程的电路配置通常由开关器件完成，开关器件包括机械开关及半导体开关。机械开关包括：继电器、接触器等，是利用机械动作接通或分断触点来实现开关切换。半导体开关包括：IGBT、MOSFET、JFET、HEMT、二极管、SCR、GTO、IGCT等。机械开关与半导体开关优缺点对比如表1所列。
表1.机械开关与半导体开关优缺点对比
Figure BDA0003553658030000021
对于功率半导体器件的动态测试而言，图1中，开关K1和开关K2通常使用机械开关来实现，主要原因是使用半导体开关会影响其它测试项目的精度。例如，IGBT动态测试机通常具备ICES测量能力，如果开关K1和开关K2使用半导体开关，而测量的ICES实际包含了被测器件DUT的ICES和开关K1或开关K2开关的泄漏电流。但由表1可知，机械开关的动作时间较长，这会导致开关K1和开关K2在参与电路配置时会占用较长时间，成为测试效率的瓶颈。
对于一个半桥拓扑的IGBT器件双脉冲测试而言，图3和图4为基于现有技术的双脉冲特性测试(DPT)过程电流流向示意图；其中，图3中开关K1处于闭合状态，开关K2以及开关KL处于分断状态，图4中，开关K2处于闭合状态，开关K1以及开关KL处于分断状态，图5为基于现有技术的双脉冲特性测试过程时序图；根据图5的时序图，具体测试过程说明如下：
1)、t0～t1段，电路配置：令开关K1闭合，K2分断；
2)、t1～t2段，测试IGBT器件QL和二极管器件DU的DPT波形：令被测器件DUT的下桥臂IGBT器件QL按照测试所需要的时序进行开通及关断(DPT通常需要开通和关断各2次)，具体通过控制VGE电压(图中记为VGE-QL)来实现。测试过程记录必要的波形数据；其中：
a)、当VGE≥VGEth时，IGBT器件QL开通，电流回路如图3中实箭头线所示(箭头标为⑴)。
b)、当VGE<VGEth时，IGBT器件QL关断，电流回路如图3中短虚箭头线所示(箭头标为⑵)。
3)、t2～t3段，负载电感L电流泄放：t2时刻DPT测试完成，但负载电感L中仍有电流，故需要预留t2～t3时间段让负载电感L中的电流衰减到0(或接近0)。
4)、t3～t4段：测试项间延时；
5)、t4～t5段，电路配置：令开关K2闭合，开关K1分断；
6)、t5～t6，测试IGBT器件QU和二极管器件DL的DPT波形：令被测器件DUT的下桥臂IGBT器件QU按照测试所需要的时序进行开通及关断(DPT通常需要开通和关断各2次)，具体通过控制VGE电压(图中记为VGE-QU)来实现。测试过程记录必要的波形数据；其中
a)、当VGE≥VGEth时，IGBT器件QU开通，电流回路如图4中实箭头线所示(箭头标为⑴)。
b)、当VGE<VGEth时，IGBT器件QU关断，电流回路如图4中短虚箭头线所示(箭头标为⑵)。
7)、t6～t7段，负载电感L电流泄放：t6时刻DPT测试完成，但负载电感L中仍有电流，故需要预留t6～t7时间段让负载电感L中的电流衰减到0(或接近0)。
因此，根据上述说明可知，在t0～t1时间段，电路配置为下桥臂双脉冲测试所需要的电路。t1～t3为用于下桥臂双脉冲测试的时间段，其中，t1～t2为有效的测试时间段，t2～t3时间段用于泄放测试后的电感电流。同理，在t4～t5时间段，电路配置为上桥臂双脉冲测试所需要的电路。t5～t7为用于上桥臂双脉冲测试的时间段，其中t5～t6为有效的测试时间段，t6～t7时间段用于泄放测试后的电感电流。
对于本例的半桥IGBT动态测试的过程，各阶段时长如下：
1)、t0～t1及t4～t5时间段是为开关K1和开关K2的动作动作预留的。由于开关K1和开关K2是机械型开关，其开关动作需要足够长的时间，记为tswitch(从给开关发出开关信号到开关完成动作所需要的时间)。t0～t1及t4～t5时长需要大于tswitch以保证开关动作完成。现有的动态特性测试机均采用了机械开关(继电器或基于气缸设计的机械开关)。这些机械开关典型的动作时间为50ms～500ms。通常情况下，测试机的最大电流输出能力越大，需要的机械开关体积越大，动作时间越长。
2)、t1～t2及t5～t6为DPT测试时间。对于IGBT器件，典型的测试时间为50～1000us。具体时长与测试机及测试电学条件相关，为本技术领域人员所熟知。
3)、t2～t3及t6～t7为负载电感L的放电预留的时间。测试完成后，电感电流通过续流回路中的寄生电阻进行放电(近似LR放电)。对于功率半导体器件动态测试机而言，其测试回路典型的LR放电时间常数τ为1～10ms。整个过程需要5～10τ(5～100ms)才能放电完成。
4)、t3～t4为两个测试项的之间预留的延时；通常为上位机与下位机之间的通信时间。由于测试机在测试时是逐项测试时，t3时间测试完成后，下位机将测试完毕信号反馈给上位机，然后上位机再将下一项测试指令发给下位机。典型的延时为10us～1ms，具体由设备的上下位机通信速度所决定。
由上述说明可知，t0～t1(t4～t5)和t2～t3(t6～t7)两个过程用时占比非常大。而t1～t2(t5～t6)和t3～t4两个过程用时很短。
综上，在满足测试精度的情况下，开关K1和开关K2使用机械开关，但机械开关的工作寿命较短，通常在动作1～1000万次后需要更换，会增加测试的成本。此外，基于现有技术开发的动态特性测试设备测试效率太低，难以满足目前的产能需求。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种提高功率半导体器件动态测试效率的电路，其可提高动态测试的效率，减少机械开关的动作次数，延长测试机的使用寿命，降低测试成本。
按照本发明提供的技术方案，所述提高功率半导体器件动态测试效率的电路，包括用于对功率半导体器件进行动态测试的测试电路本体，所述测试电路本体包括采用机械开关的开关K1以及开关K2，还包括设置于开关K1所在支路的第一可控型半导体开关电路以及设置于开关K2所在支路的第二可控型半导体开关电路，其中，第一可控型半导体开关电路与开关K1串联，第二可控型半导体开关电路与开关K2串联，第一可控型半导体开关电路、第二可控型半导体开关电路均至少包括一可控型半导体开关；
开关K1闭合且第一可控型半导体开关电路内的可控型半导体开关处于导通状态时，开关K1以及第一可控型半导体开关电路所在的支路处于通路状态；开关K2闭合且第二可控型半导体开关电路内的可控型半导体开关处于导通状态时，开关K2以及第二可控型半导体开关电路所在的支路处于通路状态。
所述测试电路本体还包括储能电容C、负载电感L以及与负载电感L适配的负载电感短路开关KL，其中，储能电容C所在支路的一端与开关K1所在支路的一端相互连接后形成测试电路连接端P，储能电容C所在支路的另一端与开关K2所在支路的一端相互连接形成测试电路连接端N，开关K1所在支路的另一端、开关K2所在支路的另一端与负载电感L所在支路的一端连接，负载电感L所在支路的另一端形成测试电路连接端O，负载短路电感开关KL与负载电感L并联，负载短路开关KL闭合时，通过闭合状态的负载短路开关KL对负载电感L短路。
还包括与测试电路本体的测试电路连接端P、测试电路连接端N以及测试电路连接端O适配连接的被测器件DUT，通过测试电路本体能对于所述测试电路本体适配连接的被测器件DUT进行所需的动态测试。
第一可控型半导体开关电路内的可控型半导体开关为半控型半导体开关或全控型半导体开关，第二可控型半导体开关电路内的可控型半导体开关为半控型半导体开关或全控型半导体开关。
所述第一可控型半导体开关电路内的可控型半导体开关和/或第二可控型半导体开关电路内的可控型半导体开关采用全控型半导体开关时，还包括能量吸收电路，所述能量吸收电路与全控型半导体开关呈一一对应的并联状态，或者能量吸收电路与采用全控型半导体开关的第一可控型半导体开关电路和/或第二可控型半导体开关电路呈一一对应的并联状态；
通过能量吸收电路将所正对应全控型半导体开关的电压箝位至不超过所述全控型半导体开关的击穿电压。
所述能量吸收电路包括与半导体开关并联的一瞬态抑制二极管以及与所述瞬态抑制二极管并联的电阻。
所述能量吸收电路包括二极管D3，二极管D3的阴极端与电容C10的一端以及电阻R10的一端连接，二极管D3的阳极端、电容C10的另一端以及电阻R10与全控型半导体开关适配连接。
还包括与电容C10以及电阻R10并联的瞬态抑制二极管TVS。
所述被测器件DUT包括半桥型功率半导体器件单元；
所述被测器件DUT为半桥型功率半导体器件单元时，所述被测器件DUT包括功率半导体器件QU、二极管DU、功率半导体器件QL以及二极管DL，其中，功率半导体器件QU的第一测试连接端以及二极管DU的阴极端与测试电路连接端P电连接，功率半导体器件QU的第二测试连接端以及二极管DU的阳极端与测试电路连接端O电连接；
功率半导体器件QL的第一测试连接端以及二极管DL的阴极端与测试电路连接端O电连接，功率半导体器件QL的第二测试连接端以及二极管DL的阳极端与测试电路连接端N电连接。
所述半控型半导体开关包括晶闸管，所述全控型半导体开关包括IGBT、MOSFET、JFET或HEMT。
本发明的优点：通过第一可控型半导体开关电路与开关K1串联，第二可控型半导体开关电路与开关K2串联，第一可控型半导体开关电路、第二可控型半导体开关电路均至少包括一可控型半导体开关；
在进行动态测试时，通过机械开关的开关K1/开关K2能进行隔离，能实现较好的电气隔离需求。但对于无须较好的电气隔离的电路配置而言，可通过第一可控型半导体开关电路/第二可控型半导体开关电路相应的工作状态来配置整个测试电路，从而，可使得部分测试项的电路配置过程无须进行机械开关动作，只需要通过相应的可控型半导体开关来快速实现的测试电路配置。由于可控型半导体开关速度要比机械开关速度快很多，从而可以较大幅度地提高动态测试时的测试效率。另外，可减少采用机械开关的开关K1/开关K2动作次数，从而提高了测试机的使用寿命，降低测试成本。
附图说明
图1为现有利用测试电路本体对被测器件进行动态测试的电路原理图。
图2为对图1中对测试电路本体配置形成不同测试状态的示意图。
图3为利用图1中的测试电路本体进行双脉冲特性测试时的一种测试状态示意图。
图4为利用图1中的测试电路本体进行双脉冲特性测试时的另一种测试状态示意图。
图5为图3、图4中进行双脉冲特性测试时的测试时序图。
图6为本发明第一可控型半导体开关电路、第二可控型半导体开关电路均采用半控型半导体开关对被测器件进行动态测试的电路原理图。
图7为利用图6的电路进行双脉冲特性测试的一种测试状态示意图。
图8为利用图6的电路进行双脉冲特性测试的另一种测试状态示意图。
图9为图7、图8中进行双脉冲特性测试的测试时序图。
图10为本发明第一可控型半导体开关电路、第二可控型半导体开关电路均采用全控型半导体开关对被测器件进行动态测试的电路原理图。
图11为利用图10的电路进行双脉冲测试的一种测试状态示意图。
图12为利用图10的电路进行双脉冲测试的另一种测试状态示意图。
图13为本发明利用能量吸收电路与全控型半导体开关电路配合的电路原理图。
图14为本发明能量吸收电路的第二种实施电路原理图。
图15为本发明能量吸收电路的第三种实施电路原理图。
图16为利用图13中的电路进行双脉冲特性测试的测试状态示意图。
图17为利用图13中的电路进行双脉冲特性测试的测试状态示意图。
图18为图16、图17中进行双脉冲特性测试的测试时序图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了提高动态测试的效率，减少机械开关的动作次数，延长测试机的使用寿命，降低测试成本，本发明包括用于对功率半导体器件进行动态测试的测试电路本体，所述测试电路本体包括采用机械开关的开关K1以及开关K2，还包括设置于开关K1所在支路的第一可控型半导体开关电路以及设置于开关K2所在支路的第二可控型半导体开关电路，其中，第一可控型半导体开关电路与开关K1串联，第二可控型半导体开关电路与开关K2串联，第一可控型半导体开关电路、第二可控型半导体开关电路均至少包括一可控型半导体开关；
开关K1闭合且第一可控型半导体开关电路内的可控型半导体开关处于导通状态时，开关K1以及第一可控型半导体开关电路所在的支路处于通路状态；开关K2闭合且第二可控型半导体开关电路内的可控型半导体开关处于导通状态时，开关K2以及第二可控型半导体开关电路所在的支路处于通路状态。
具体地，测试电路本体可以采用现有常用的形式，如可以采用图1所示的电路形式，以能满足对功率半导体器件进行动态测试为准，此处不再赘述。一般地，为了能满足动态测试的类型目的，测试电路本体内包括采用机械开关的开关K1以及开关K2，其中，通过开关K1、开关K2能实现对测试电路本体的测试状态配置，开关K1以及开关K2均采用机械开关时，能满足隔离等要求，开关K1、开关K2的具体作用等均可以参考上述背景技术的说明。
本发明实施例中，将第一可控型半导体开关电路设置于开关K1所在的支路，同时，将第二可控型半导体开关电路设置于开关K2所在的支路，第一可控型半导体开关电路与开关K1串联，第二可控型半导体开关电路与开关K2串联，第一可控型半导体开关电路、第二可控型半导体开关电路均至少包括一可控型半导体开关，通过第一可控型半导体开关电路内的可控型半导体开关能调节或控制所述第一可控型半导体开关电路的工作状态，同理，通过第二可控型半导体开关电路内的可控型半导体开关能调节或控制所述第二可控型半导体开关的工作状态。
第一可控型半导体开关电路、第二可控型半导体开关电路的工作状态具体包括导通状态或关断状态，导通状态即为能允许电流流过处于导通状态的第一可控型半导体开关电路、第二可控型半导体开关电路，关断状态即与导通状态相反，会阻断电流流过第一可控型半导体开关电路、第二可控型半导体开关电路。
具体地，开关K1闭合且第一可控型半导体开关电路内的可控型半导体开关处于导通状态时，开关K1以及第一可控型半导体开关电路所在的支路处于通路状态，即对于开关K1以及第一可控型半导体开关电路所在的支路，只有当开关K1闭合，同时第一可控型半导体开关电路内相应的可控型半导体开关电路处于导通状态时，整个支路才会处于通路状态，当支路处于通路状态时，即允许电流流过所述处于通路的支路；当开关K1或第一可控型半导体开关电路内相应的可控型半导体开关电路处于关断状态时，整个支路均会处于断路状态，支路处于断路状态时，电流无法通过开关K1以及第一可控型半导体开关电路所在的支路。
开关K2与第二可控型半导体开关电路间配合，调节或控制开关K2与第二可控型半导体开关电路所在支路工作状态的具体情况与上述通过开关K1以及第一可控型半导体开关电路调节所在支路工作状态的情况相一致，具体可以参考上述说明，此处不再赘述。
具体实施时，第一可控型半导体开关电路内的可控型半导体开关为半控型半导体开关或全控型半导体开关，第二可控型半导体开关电路内的可控型半导体开关为半控型半导体开关或全控型半导体开关。第一可控型半导体开关电路内可控型半导体开关的类型与第二可控型半导体开关电路内可控型半导体开关的类型相同或不同，具体可以根据需要选择，以能满足上述与开关K1、开关K2的配合为准，此处不再赘述。具体地，所述半控型半导体开关包括晶闸管，所述全控型半导体开关包括IGBT、MOSFET、JFET、GTO、IGCT或HEMT；半控型半导体开关、全控型半导体开关的具体可控形式情况与现有相一致，为本技术领域人员所熟知，此处不再赘述。
无论采用半控型半导体开关还是全控型半导体开关，可控型半导体开关均具有半导体开关的特性，即开关速度快，不存在机械疲劳失效，理论上可以无限次开关。因此，在进行动态测试时，通过机械开关的开关K1/开关K2能进行隔离，能实现较好的电气隔离需求。但对于无须较好的电气隔离的电路配置而言，如双脉冲测试，可以令开关K1/开关K2闭合，然后通过第一可控型半导体开关电路/第二可控型半导体开关电路相应的工作状态来配置整个测试电路，如开关K1闭合且第一可控型半导体开关电路处于导通状态，由于开关K1与第一可控型半导体开关电路串联，即可实现现有开关K1闭合时的电路配置状态，其他配置情况类似，此处不再一一列举说明。本发明实施例中，可使得部分测试项的电路配置过程无须进行机械开关动作，只需要通过相应的可控型半导体开关来快速实现的测试电路配置。由于可控型半导体开关速度要比机械开关速度快很多，从而可以较大幅度地提高动态测试时的测试效率。另外，可减少采用机械开关的开关K1/开关K2动作次数，从而提高了测试机的使用寿命，降低测试成本。
进一步地，所述测试电路本体还包括储能电容C、负载电感L以及与负载电感L适配的负载电感短路开关KL，其中，储能电容C所在支路的一端与开关K1所在支路的一端相互连接后形成测试电路连接端P，储能电容C所在支路的另一端与开关K2所在支路的一端相互连接形成测试电路连接端N，开关K1所在支路的另一端、开关K2所在支路的另一端与负载电感L所在支路的一端连接，负载电感L所在支路的另一端形成测试电路连接端O，负载短路电感开关KL与负载电感L并联，负载短路开关KL闭合时，通过闭合状态的负载短路开关KL对负载电感L短路。
本发明实施例中，储能电容C、负载电感L以及负载电感短路开关KL间的具体作用，与开关K1、第一可控型半导体开关电路所在支路、以及，开关K2、第二可控型半导体开关电路所在支路配合形成测试电路本体，且利用所形成的测试电路本体进行动态测试的方式与现有动态测试的方式相一致，具体可以参考上述说明。当然，还包括与测试电路本体的测试电路连接端P、测试电路连接端N以及测试电路连接端O适配连接的被测器件DUT，通过测试电路本体能对与所述测试电路本体适配连接的被测器件DUT进行所需的动态测试。
进一步地，所述被测器件DUT包括半桥型功率半导体器件单元；
所述被测器件DUT为半桥型功率半导体器件单元时，所述被测器件DUT包括功率半导体器件QU、二极管DU、功率半导体器件QL以及二极管DL，其中，功率半导体器件QU的第一测试连接端以及二极管DU的阴极端与测试电路连接端P电连接，功率半导体器件QU的第二测试连接端以及二极管DU的阳极端与测试电路连接端O电连接；
功率半导体器件QL的第一测试连接端以及二极管DL的阴极端与测试电路连接端O电连接，功率半导体器件QL的第二测试连接端以及二极管DL的阳极端与测试电路连接端N电连接。
具体地，半桥型功率半导体器件单元内功率半导体器件可以为现有常用的器件形式，具体可以根据实际测试需要确定。图1～图4、图6～图8、图10～图13、图16和图17所示，示出了半桥型功率半导体器件为IGBT器件的示意图，即功率半导体器件QU、功率半导体器件QL均为IGBT器件，此时，对于功率半导体器件件QU、功率半导体器件QL，第一测试连接端为IGBT器件的集电极，第二测试连接端为IGBT器件的发射极。功率半导体器件件QU、功率半导体器件QL相应的开关状态与栅极端所接收的驱动信号相关，具体与现有相一致，此处不再赘述。当半桥型功率半导体器件单元内的功率半导体器件为其他类型时，具体可以参考IGBT器件的说明，为本技术领域人员所熟知，此处不再一一列举说明。
由上述说明可知，可控型半导体开关可以采用半控型半导体开关，图6、图7和图8示出了采用半控型半导体开关为晶闸管时的电路原理图，其中，第一可控型半导体开关电路包括晶闸管QIU1，第二可控型半导体开关电路包括晶闸管QIL1，功率半导体器件QU、功率半导体器件QL均为IGBT器件，图6～图8中，晶闸管QIU1的阳极端与开关K1的一端连接，晶闸管QIU1的阴极端与晶闸管QIL1的阳极端、负载电感L以及负载短路开关KL的一端适配连接，晶闸管QIL1的阴极端与开关K2的一端连接，开关K2的另一端与储能电容C配合形成测试电路连接端N。具体实施时，晶闸管QIU1和晶闸管QIL1选择只需要能够承受测试所需要的电流和电压即可。例如，若测试机的测试能力为2000V/2000A，则晶闸管QIU1和晶闸管QIL1的耐压和耐流能力需要超过2000V/2000A。
如图7和图8所示，为基于上述图6的测试电路进行双脉冲特性测试(DPT)时过程电流流向示意图，图9为基于图6的测试电路进行双脉冲特性测试过程时序图。具体测试过程说明如下：
1)、t0～t1时间段，电路配置：令开关K1和开关K2闭合，同时令晶闸管QIU开通，令晶闸管QIL关断，即完成电路配置。
2)、t1～t2时间段，测试功率半导体器件QL和二极管DU的DPT波形：令被测器件DUT的功率半导体器件QU、功率半导体器件QL均为IGBT器件QL按照测试所需要的时序进行开通及关断(DPT通常需要开通和关断各2次)，具体通过控制VGE电压(图中记为VGE-QL)来实现。测试过程记录必要的波形数据，其中，
a)、当VGE≥VGEth时，测试功率半导体器件QL开通，电流回路如图7中实箭头线所示(箭头标为⑴)；VGEth为测试功率半导体器件QL的开启阈值电压。
b)、当VGE<VGEth时，测试功率半导体器件QL关断，电流回路如图7中短虚箭头线所示(箭头标为⑵)。
3)、t2～t3时间段，负载电感L进行电流泄放：t2时刻DPT测试完成，但负载电感L中仍有电流，故需要预留t2～t3时间段让负载电感L中的电流衰减到0(或接近0)。
4)、t3～t4时间段：测试项间延时；
5)、t4～t5时间段，电路配置：令晶闸管QIU1关断，令晶闸管QIL1开通。
6)、t5～t6时间段，测试功率半导体器件QU和二极管DL的DPT波形：令被测器件DUT的功率半导体器件QU按照测试所需要的时序进行开通及关断(DPT通常需要开通和关断各2次)，具体通过控制VGE电压(图中记为VGE-QU)来实现，测试过程记录必要的波形数据；
a)、当加载到功率半导体器件QU的栅源电压不小于功率半导体器件QU的开启阈值电压时，功率半导体器件QU开通，电流回路如图8中实箭头线所示(箭头标为⑴)。
b)、当加载到功率半导体器件QU的栅源电压不小于功率半导体器件QU的开启阈值电压时，功率半导体器件QU关断，电流回路如图8中短虚箭头线所示(箭头标为⑵)。
7)、t6～t7时间段，负载电感L进行电流泄放：t6时刻DPT测试完成，但负载电感L中仍有电流，故需要预留t6～t7时间段让负载电感L中的电流衰减到0(或接近0)。
在上述测试流程中，t0～t1需要预留足够的时间，保证开关K1和开关K2两个机械开关能够完成开关动作。t4～t5由于无机械开关动作，只需要预留时间保证晶闸管QIL1开通即可。而晶闸管的开通时间在μs量级，这样就可以将t4～t5过程的用时大幅度压缩(从50ms～500ms压缩至几个μs量级)，从而提高测试效率。
如图10～图12为可控型半导体开关采用全控型半导体开关时的具体实施电路原理图，其中，第一可控型半导体开关电路包括IGBT器件QIU2，第二可控型半导体开关电路包括IGBT器件QIL2，功率半导体器件QU、功率半导体器件QL均为IGBT器件，图10～图12中，IGBT器件QIU2的集电极与开关K1的一端连接，IGBT器件QIU1的发射极端与IGBT器件QIL2的集电极端、负载电感L以及负载短路开关KL的一端适配连接，IGBT器件QIL2的发射极端与开关K2的一端连接，开关K2的另一端与储能电容C配合形成测试电路连接端N。具体实施时，IGBT器件QIU2和IGBT器件QIL2选择只需要能够承受测试所需要的电流和电压即可。例如，若测试机的测试能力为2000V/2000A，则IGBT器件QIU1和IGBT器件QIL1的耐压和耐流能力需要超过2000V/2000A。一般地，IGBT器件QIU2还与快恢复二极管D1适配连接，IGBT器件QIL2还与快恢复二极管D2适配连接。
对图10～图12中采用全控型半导体开关的情况，可参考上述采用半控型半导体开关的晶闸管的测试实施情况，两种测试电路进行动态测试时的时序图类似，此处不再具体说明。但两者也存在不同：
1)、晶闸管QIU1和晶闸管QIL1为电流控制型器件，开通时需要电流型驱动信号；IGBT器件QIU2和IGBT器件QIL2为电压控制型器件，开通时需要电压型驱动信号。
2)、晶闸管QIU1和晶闸管QIL1属于半控制型器件，开通时提供电流型驱动信号即可。但该类半控制型器件无法主动关断，去掉驱动信号后若阳极-阴极间电流大于其维持电流(维持电流为晶闸管类器件的一个特性参数，通常情况下该接近于0)，则晶闸管QIU1、晶闸管QIL1仍然会维持开通状态，直到阳极-阴极间电流衰减到小于其维持电流时，且无驱动信号时，晶闸管关断。
IGBT器件QIU2和IGBT器件QIL2为全控制型器件，开通时提供电压型驱动信号即可，关断时则去掉电压型驱动信号即可。测试时，若电感电流未衰减至接近0，关断IGBT器件QIU2或IGBT器件QIL2有可能会导致其被击穿(电感电流不能突变，强行阻断该电流会使IGBT器件QIU2或IGBT器件QIL2上感生出高电压，若该感生电压超过IGBT器件QIU2或IGBT器件QIL2的耐压便会造成击穿而失效。
3)、对图6～图8实施情况的测试电路，当负载电感L电流大于晶闸管的维持电流时，去除晶闸管QIU1或晶闸管QIL1的驱动信号也不会使其关断，电感仍有续流回路，从而不会导致晶闸管QIU1或晶闸管QIL1因击穿而失效。当负载电感L电流小于晶闸管的维持电流时(几乎衰减至0)，去除晶闸管QIU1或晶闸管QIL1的驱动信号后，晶闸管QIU1或晶闸管QIL1安全关断(电感L电流已接近0，电感储能可以忽略，故此时，晶闸管QIU1或晶闸管QIL1关断也不会导致其被击穿)。总之，不论负载电感L是否有电流，去除晶闸管QIU1或晶闸管QIL1的驱动信号均不会导致其击穿失效。
对图10～图12实施情况的测试电路，当负载电感L电流较大时，去除IGBT器件QIU2或IGBT器件QIL2的驱动信号后，IGBT器件QIU2或IGBT器件QIL2会被关断，但因阻断了负载电感L的续流回路而可能会导致其失效。只有当电感L电流衰减为接近0时，才可以安全关断IGBT器件QIU2或IGBT器件QIL2。
去除IGBT器件QIU2或IGBT器件QIL2的驱动信号来源包括：设备测试过程中正常的关断信号，也包括干扰导致的误触发所引发的异常关断信号。也就是说采用图6～图8所示的测试电路时，在出现晶闸管QIU1或晶闸管QIL1异常关断信号时，仍可以保证设备安全。而采用图10～图12所示的测试电路时，当出现IGBT器件QIU2或IGBT器件QIL2异常关断信号时，有可能会导致设备损坏。
上述为采用全控型半导体开关为IGBT器件时的实施情况，与采用半控型半导体开关为晶闸管时的实施情况对比，但对采用其他全控型半导体开关、半控型半导体开关也均适用，此处不再一一列举说明。
进一步地，所述第一可控型半导体开关电路内的可控型半导体开关和/或第二可控型半导体开关电路内的可控型半导体开关采用全控型半导体开关时，还可包括能量吸收电路，所述能量吸收电路与全控型半导体开关呈一一对应的并联状态，或者能量吸收电路与采用全控型半导体开关的第一可控型半导体开关电路和/或第二可控型半导体开关电路呈一一对应的并联状态；
通过能量吸收电路将所正对应全控型半导体开关的电压箝位至不超过所述全控型半导体开关的击穿电压。
本发明实施例中，通过能量吸收电路能对全控型半导体开关，或采用全控型半导体开关的第一可控型半导体开关电路、第二可控型半导体开关电路进行电压箝位，当通过能量吸收电路将所对应全控型半导体开关的电压箝位至不超过所述全控型半导体开关的击穿电压时，能确保全控型半导体开关工作时的可靠性。
所述能量吸收电路与全控型半导体开关呈一一对应的并联状态，或者能量吸收电路与采用全控型半导体开关的第一可控型半导体开关电路和/或第二可控型半导体开关电路呈一一对应的并联状态；具体是指，能量吸收电路可与整个第一可控型半导体开关电路、第二可控型半导体开关电路呈一一对应的并联，当然，此时，第一可控型半导体开关电路以及第二可控型半导体开关电路内均需采用全控型半导体开关。当然，在具体实施时，能量吸收电路也可仅与第一可控型半导体开关电路内的全控型半导体开关，以及第二可控型半导体开关电路内的全控型半导体开关呈一一对应的并联，具体可以根据需要选择。因此，当第一可控型半导体开关电路内采用全控型半导体开关时，则存在一能量吸收电路与所述全控型半导体开关并联，第二可控型半导体开关电路的情况可参考第一可控型半导体开关电路的情况说明。
图13中，第一可控型半导体开关电路包括IGBT器件QIU2，第二可控型半导体开关电路包括IGBT器件QIL2，功率半导体器件QU、功率半导体器件QL均为IGBT器件时，能量吸收电路的一种具体情况示意图，具体地，所述与IGBT器件QIU2相对应的能量吸收电路包括与半导体开关并联的瞬态抑制二极管TU以及与所述瞬态抑制二极管TU并联的电阻RU。电流较小时，电流只过电阻RU；当电流较大时，电阻RU上的压降达到瞬态抑制二极管TU的击穿电压时，部分电流从瞬态抑制二极管TU流过，电路的整体电压被钳位在瞬态抑制二极管TU的击穿电压附近。同时，与IGBT器件QIL2相对应的能量吸收电路包括与半导体开关并联的瞬态抑制二极管TL以及与所述瞬态抑制二极管TL并联的电阻RL。与IGBT器件QIL2相对应的能量吸收电路、与IGBT器件QIU2相对应的能量吸收电路两者可采用相同的电路形式，具体能量吸收的方式也相同。
当然，在具体实施时，与第一可控型半导体开关电路对应的能量吸收电路，可跟与第二可控型半导体开关电路对应的能量吸收电路采用不同的电路形，具体可以根据实际需要选择，以能实现满足能量吸收电路的作用均可。
图14中，示出了能量吸收电路采用另一种的情况，图14的能量吸收电路为RCD吸收电路，具体地，所述能量吸收电路包括二极管D3，二极管D3的阴极端与电容C10的一端以及电阻R10的一端连接，二极管D3的阳极端、电容C10的另一端以及电阻R10与全控型半导体开关适配连接。RCD吸收电路的具体情况与现有相一致，具体以能满足能量吸收即可。图15中，为在图14中能量吸收电路增加一瞬态抑制二极管TVS，瞬态抑制二极管TVS与电容C10以及电阻R10并联，通过增加的瞬态抑制二极管TVS能将电容C10两端的电压限定在所述瞬态抑制二极管TVS的击穿电压之内。
能量吸收电路的工作特性要求：导电时能将全控型半导体开关的电压箝位在击穿电压之下。也就是说，能量吸收电路可以用诸多选择，具体可以根据需要选择，此处不再一一列举。
图16和图17为基于图13中的测试电路进行双脉冲双脉冲特性测试(DPT)过程电流流向示意图，图18为基于图13中的测试电路进行双脉冲双脉冲特性测试时的时序图，具体测试过程说明如下：
1)、t0～t1时间段，电路配置：令开关K1和开关K2闭合，同时令IGBT器件QIU2开通，令IGBT器件QIL2关断。
2)、t1～t2时间段，测试功率半导体器件QL和二极管DU的DPT波形：令被测器件DUT的功率半导体器件QL按照测试所需要的时序进行开通及关断，具体通过控制VGE电压(图中记为VGE-QL)来实现，测试过程记录必要的波形数据。
a)、当通过控制VGE使得功率半导体器件QL开通时，电流回路如16中实箭头线所示(箭头标为⑴)。
b)、当根据控制电压VGE，功率半导体器件QL关断，电流回路如图16中短虚箭头线所示(箭头标为⑵)。
3)、t2～t3时间段，负载电感L进行电流泄放：t2时刻DPT测试完成，但负载电感L中仍有电流。在t2时刻，令IGBT器件QIU2关断。IGBT器件QIU2关断后，负载电感L通过能量吸收电路和二极管DU续流，电流回路如如图16中中长虚箭头线所示(箭头标为⑶)。故需要预留t2～t3时间段让负载电感L中的电流衰减到0(或接近0)。
4)、t3～t4时间段：测试项间延时；
5)、t4～t5时间段，电路配置：令IGBT器件QIU2关断，令IGBT器件QIL2开通。
6)、t5～t6时间段，测试功率半导体器件QU和二极管DL的DPT波形：令被测器件DUT内的功率半导体器件QU按照测试所需要的时序进行开通及关断，具体通过控制VGE电压(图中记为VGE-QU)来实现。测试过程记录必要的波形数据。
a)、当通过控制VGE使得功率半导体器件QL开通时，电流回路如图17中实箭头线所示(箭头标为⑴)。
b)、当根据控制电压VGE，使得功率半导体器件QL处于关断状态时，电流回路如图17中短虚箭头线所示(箭头标为(2))。
7)、t6～t7时间段，负载电感L进行电流泄放：t6时刻DPT测试完成，但负载电感L中仍有电流。在t6时刻，令IGBT器件QIL2关断。IGBT器件QIL2关断后，负载电感L通过能量吸收电路和二极管DL续流，电流回路如17中长虚箭头线所示(箭头标为⑶)。故需要预留t6～t7时间段让负载电感L中的电流衰减到0(或接近0)。
具体地，t2和t6时刻，分别将IGBT器件QIU2和IGBT器件QIL2关断，强迫负载电感L通过能量吸收电路续流，由于能量吸收电路的阻抗较大，可以加速负载电感L的电流衰减过程。通过合适的能量吸收电路设计，可以将电感电流的衰减过程压缩至1ms以内(现有技术的电压衰减过程耗时为5～100ms)，从而能进一步提高测试效率。此外，通过合适的能量吸收电路设计，可以让IGBT器件QIU2和IGBT器件QIL2在负载电感L电流较大时安全关断。这样，即使设备出现IGBT器件QIU2或IGBT器件QIL2异常关断信号时，也不会导致设备损坏。
因此，当可控型半导体开关采用全控型半导体开关时，通过能量吸收电路与全控型半导体开关配合，能确保全控型半导体开关在测试过程中的安全性与可靠性，进一步提高测试设备的安全性与可靠性。

Claims (10)

1.一种提高功率半导体器件动态测试效率的电路，包括用于对功率半导体器件进行动态测试的测试电路本体，所述测试电路本体包括采用机械开关的开关K1以及开关K2，其特征是：还包括设置于开关K1所在支路的第一可控型半导体开关电路以及设置于开关K2所在支路的第二可控型半导体开关电路，其中，第一可控型半导体开关电路与开关K1串联，第二可控型半导体开关电路与开关K2串联，第一可控型半导体开关电路、第二可控型半导体开关电路均至少包括一可控型半导体开关；
开关K1闭合且第一可控型半导体开关电路内的可控型半导体开关处于导通状态时，开关K1以及第一可控型半导体开关电路所在的支路处于通路状态；开关K2闭合且第二可控型半导体开关电路内的可控型半导体开关处于导通状态时，开关K2以及第二可控型半导体开关电路所在的支路处于通路状态。
2.根据权利要求1所述的提高功率半导体器件动态测试效率的电路，其特征是：所述测试电路本体还包括储能电容C、负载电感L以及与负载电感L适配的负载电感短路开关KL，其中，储能电容C所在支路的一端与开关K1所在支路的一端相互连接后形成测试电路连接端P，储能电容C所在支路的另一端与开关K2所在支路的一端相互连接形成测试电路连接端N，开关K1所在支路的另一端、开关K2所在支路的另一端与负载电感L所在支路的一端连接，负载电感L所在支路的另一端形成测试电路连接端O，负载短路电感开关KL与负载电感L并联，负载短路开关KL闭合时，通过闭合状态的负载短路开关KL对负载电感L短路。
3.根据权利要求2所述的提高功率半导体器件动态测试效率的电路，其特征是：还包括与测试电路本体的测试电路连接端P、测试电路连接端N以及测试电路连接端O适配连接的被测器件DUT，通过测试电路本体能对于所述测试电路本体适配连接的被测器件DUT进行所需的动态测试。
4.根据权利要求1至3任一项所述的提高功率半导体器件动态测试效率的电路，其特征是：第一可控型半导体开关电路内的可控型半导体开关为半控型半导体开关或全控型半导体开关，第二可控型半导体开关电路内的可控型半导体开关为半控型半导体开关或全控型半导体开关。
5.根据权利要求4所述的提高功率半导体器件动态测试效率的电路，其特征是：所述第一可控型半导体开关电路内的可控型半导体开关和/或第二可控型半导体开关电路内的可控型半导体开关采用全控型半导体开关时，还包括能量吸收电路，所述能量吸收电路与全控型半导体开关呈一一对应的并联状态，或者能量吸收电路与采用全控型半导体开关的第一可控型半导体开关电路和/或第二可控型半导体开关电路呈一一对应的并联状态；
通过能量吸收电路将所正对应全控型半导体开关的电压箝位至不超过所述全控型半导体开关的击穿电压。
6.根据权利要求5所述的提高功率半导体器件动态测试效率的电路，其特征是：所述能量吸收电路包括与半导体开关并联的一瞬态抑制二极管以及与所述瞬态抑制二极管并联的电阻。
7.根据权利要求5所述的提高功率半导体器件动态测试效率的电路，其特征是：所述能量吸收电路包括二极管D3，二极管D3的阴极端与电容C10的一端以及电阻R10的一端连接，二极管D3的阳极端、电容C10的另一端以及电阻R10与全控型半导体开关适配连接。
8.根据权利要求7所述的提高功率半导体器件动态测试效率的电路，其特征是：还包括与电容C10以及电阻R10并联的瞬态抑制二极管TVS。
9.根据权利要求3所述的提高功率半导体器件动态测试效率的电路，其特征是：所述被测器件DUT包括半桥型功率半导体器件单元；
所述被测器件DUT为半桥型功率半导体器件单元时，所述被测器件DUT包括功率半导体器件QU、二极管DU、功率半导体器件QL以及二极管DL，其中，功率半导体器件QU的第一测试连接端以及二极管DU的阴极端与测试电路连接端P电连接，功率半导体器件QU的第二测试连接端以及二极管DU的阳极端与测试电路连接端O电连接；
功率半导体器件QL的第一测试连接端以及二极管DL的阴极端与测试电路连接端O电连接，功率半导体器件QL的第二测试连接端以及二极管DL的阳极端与测试电路连接端N电连接。
10.根据权利要求4所述的提高功率半导体器件动态测试效率的电路，其特征是：所述半控型半导体开关包括晶闸管，所述全控型半导体开关包括IGBT、MOSFET、JFET、GTO、IGCT或HEMT。
CN202210268852.3A 2022-03-18 2022-03-18 提高功率半导体器件动态测试效率的电路 Pending CN114594360A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210268852.3A CN114594360A (zh) 2022-03-18 2022-03-18 提高功率半导体器件动态测试效率的电路
DE212022000005.6U DE212022000005U1 (de) 2022-03-18 2022-03-29 Schaltung zum Verbessern der dynamischen Prüfeffizienz für Leistungshalbleitereinrichtungen
PCT/CN2022/083734 WO2023173484A1 (zh) 2022-03-18 2022-03-29 提高功率半导体器件动态测试效率的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210268852.3A CN114594360A (zh) 2022-03-18 2022-03-18 提高功率半导体器件动态测试效率的电路

Publications (1)

Publication Number Publication Date
CN114594360A true CN114594360A (zh) 2022-06-07

Family

ID=81810167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210268852.3A Pending CN114594360A (zh) 2022-03-18 2022-03-18 提高功率半导体器件动态测试效率的电路

Country Status (2)

Country Link
CN (1) CN114594360A (zh)
WO (1) WO2023173484A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203101550U (zh) * 2013-01-29 2013-07-31 上海电气集团股份有限公司 基于双脉冲的两电平变流器开关性能的测试电路
CN103592591A (zh) * 2013-11-20 2014-02-19 西安永电电气有限责任公司 一种针对无反并联二极管的igbt模块测试电路及方法
CN109425811B (zh) * 2017-08-21 2021-07-23 上海新微技术研发中心有限公司 一种igbt检测电路及检测方法
US11740278B2 (en) * 2019-08-02 2023-08-29 Infineon Technologies Ag Electronic test equipment apparatus and methods of operating thereof
CN211348525U (zh) * 2019-11-21 2020-08-25 合肥科威尔电源系统股份有限公司 一种适用于igbt动态测试的电路
CN113325291A (zh) * 2021-06-30 2021-08-31 特变电工西安电气科技有限公司 一种三电平集成逆变igbt模组的双脉冲测试电路和方法
CN113447752B (zh) * 2021-09-01 2022-03-04 广东电网有限责任公司 一种半桥型功率模块动静态一体化测试装置及其测试方法

Also Published As

Publication number Publication date
WO2023173484A1 (zh) 2023-09-21

Similar Documents

Publication Publication Date Title
CN211930609U (zh) 一种基于短路电流抑制的SiC MOSFET短路保护电路
CN106556791B (zh) 一种大功率igbt动态测试电路及其控制方法
US6075684A (en) Method and arrangement for direct current circuit interruption
US5930122A (en) Inverter and DC power supply apparatus with inverter used therein
US7570086B2 (en) Switching element drive circuit
CN106471740A (zh) 具有动态定时的多级栅极断开
CA1141823A (en) Vmos/bipolar dual-triggered switch
CN106788367B (zh) 一种igbt驱动电路
WO2000041293A1 (fr) Dispositif onduleur
JPH10127045A (ja) 電力変換器のゲート駆動回路
US11652399B2 (en) Miller clamp protection circuit, driving circuit, driving chip and intelligent IGBT module
Gui et al. SiC MOSFET versus Si super junction MOSFET-switching loss comparison in different switching cell configurations
Velander et al. Analysis of short circuit type II and III of high voltage SiC MOSFETs with fast current source gate drive principle
CN109495102A (zh) 一种SiC MOSFET一类短路电流抑制电路及方法
CN106416072A (zh) 为用于半导体功率开关的驱动电路产生动态基准信号的装置和方法
CN109842279A (zh) 一种SiC MOSFET开环主动驱动电路
Motto et al. Comparison of the state-of-the-art high power IGBTs, GCTs and ETOs
Kanale et al. Comparison of current suppression methods to enhance short circuit capability of 1.2 kV SiC power MOSFETs: A new approach using a series-connected, gate-source-shorted Si depletion-mode MOSFET vs reduced gate bias operation
CN108616223B (zh) 一种基于igct的模块化多电平换流器及故障处理方法
CN114640240A (zh) 无桥功率因素校正保护电路及控制方法和功率模块
CN114594360A (zh) 提高功率半导体器件动态测试效率的电路
Yin et al. A reliable gate driver with desaturation and over-voltage protection circuits for SiC MOSFET
JP3160414B2 (ja) 変換装置
CN113794470A (zh) 可控硅驱动电路、可控硅驱动应用电路及电气/电器设备
Zheng et al. A Novel Crosstalk Suppression Driving Circuit for SiC MOSFET based on Negative Voltage Level Shift

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination