DE102011051432B4

DE102011051432B4 - ESD-Schutzeinrichtungen und ESD-Schutzverfahren

Info

Publication number: DE102011051432B4
Application number: DE102011051432.5A
Authority: DE
Inventors: Harald Gossner; Gernot Langguth; Christian Cornelius Russ; Wolfgang Soldner
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2010-06-30
Filing date: 2011-06-29
Publication date: 2019-12-05
Anticipated expiration: 2031-06-30
Also published as: US8531807B2; US20120002333A1; US8335064B2; US20130077197A1; DE102011051432A1

Abstract

ESD-Schutzeinrichtung (300; 600) zum Schützen eines Halbleiterelements (304; 604) vor elektrostatischen Entladungen, wobei die ESD-Schutzeinrichtung (300; 600) umfasst:ein Triggerelement (314; 612) zum Überwachen einer Spannung und/oder eines Stroms an einem ersten Schaltungsknoten (310; 608) und zum Bereitstellen eines Triggersignals, welches angibt, ob die überwachte Spannung und/oder der überwachte Strom einen eingehenden ESD-Puls anzeigt,einen zwischen den ersten Schaltungsknoten (310; 608) und einen zweiten Schaltungsknoten (312; 610) gekoppelten variablen Widerstand (308; 606), welcher eingerichtet ist, selektiv Leistung des eingehenden ESD-Pulses, soweit vorhanden, von dem ersten Schaltungsknoten (310; 608) zu dem zweiten Schaltungsknoten (312; 610) und weg von dem Halbleiterelement (304; 604) abzuleiten,eine Gatetreiberschaltung (316; 614) zum Bereitstellen einer Gatespannung, welche auf dem Triggersignal und einem Steuersignal basiert, an einen Steueranschluss des variablen Widerstandes (308; 606), um das selektive Ableiten von Leistung zu ermöglichen,wobei ein Reglerelement (318; 616) das Steuersignal an die Gatetreiberschaltung (316; 614) bereitstellt, um die über den variablen Widerstand (308; 606) abgeleitete Leistung selektiv einzustellen,wobei das Reglerelement (318; 616) das Steuersignal in einer Weise bereitstellt, welche bewirkt, dass die Gatetreiberschaltung (316; 614) die Gatespannung verändert, um den durch den variablen Widerstand (308; 606) abgeleiteten Strom zu begrenzen, wenn das Triggersignal einen eingehenden ESD-Puls anzeigt, unddie tatsächlich gelieferte Spannung überwacht und das Steuersignal bereitstellt, um zu verhindern, dass die tatsächlich gelieferte Spannung zu weit absinkt, sodass das Halbleiterelement auch im ESD-Fall mit seiner erwarteten Versorgungsspannung versorgt wird.

Description

HINTERGRUND
Die US 2010 / 0 140 712 A1 offenbart eine ESD-Klemmvorrichtung (ESD clamp device). Dabei ist ein Transistor zwischen zwei Spannungsversorgungsleitungen angeschlossen. Der Gate-Anschluss des Transistors ist über einen Inverter und ein NOR-Gatter mit einer RC-Schaltung verbunden. Ein zweiter Eingang des NOR-Gatters ist mit einem Substrat des Transistors gekoppelt, um ein automatisches Vorspannen zu ermöglichen.
Die US 7 245 466 B2 beschreibt eine ESD-Schutzschaltung mit einem Thyristor.
Die US 2008 / 0 239 599 A1 offenbart eine Vorrichtung zum Schutz vor elektrostatischen Entladungen mit zwei Schwellenspannungen. Unterhalb einer niedrigeren Schwellenspannung wird ein Schutztransistor nicht durchgeschaltet. Zwischen der niedrigeren und einer höheren Schwellenspannung wird ein Transistor kurz durchgeschaltet. Hier liegt möglicherweise ein ESD-Ereignis vor, was jedoch nicht sicher ist. Beim Überschreiten der höheren Schwellenspannung wird der Transistor dauerhaft durchgeschaltet, da hier sicher ein ESD-Ereignis vorliegt.
Integrierte Schaltkreise (ICs, vom Englischen „Integrated Circuits“) weisen externe Pins, d.h. Anschlüsse, auf, welche es ermöglichen, den IC mit anderen externen Schaltungselementen zu verbinden. Auch wenn diese externen Pins aus praktischen Gründen erforderlich sind, so dass ICs in Elektronikprodukte eingebaut werden können, machen diese externen Pins unglücklicherweise Halbleiterelemente auf den ICs empfänglich für möglicherweise beschädigende Pulse von elektrostatischen Entladungen (ESD, vom Englischen „Electrostatic Discharge“). Ein ESD-Puls, welcher eine plötzliche und unerwartete Spannungs- und/oder Stromentladung darstellt, kann Energie auf Elemente auf dem IC über die externen Pins von einem außerhalb liegenden Körper (beispielsweise einem menschlichen Körper, was als Modell durch ein sogenanntes menschliches Körpermodell (HBM, vom Englischen „Human Body Model“) näherungsweise modelliert werden kann) übertragen. ESD-Pulse können sowohl interne Knoten des IC als auch diskrete Elemente, welche nicht mit ICs verknüpft sind, beeinträchtigen. Jedenfalls kann ein ESD-Puls Elektronikgeräte beschädigen, beispielsweise durch „Durchschlagen“ eines Gateoxids eines Transistors im Falle einer hohen Spannung oder durch „Schmelzen“ eines aktiven Gebiets eines Bauelements im Falle von hohem Strom, was einen Ausfall einer Verbindung bewirken kann. Wenn Geräte durch einen ESD-Puls beschädigt werden, kann das elektronische Produkt gegebenenfalls nur noch eingeschränkt arbeiten oder vollständig ausfallen.
Um Schutz vor ESD-Pulsen zu bieten, wurden ESD-Schutzeinrichtungen entwickelt. 1 zeigt ein Beispiel einer integrierten Schaltung 100, welche ein oder mehrere Halbleiterelemente 102 (beispielsweise Transistoren, welche als Teil einer anwendungsspezifischen integrierten Schaltung (ASIC) angeordnet sind), welche mit einer externen Schaltungsanordnung über einen externen Pin 104 gekoppelt sind, umfasst. Der externe Pin 104 kann ein Versorgungspin zum Zuführen einer Versorgungsgleichspannung (z.B. VDD oder VSS) an die Halbleiterelemente 102 sein, oder kann ein Eingangs-/Ausgangspin (I/O-Pin) sein, welcher Eingangs- oder Ausgangssignale überträgt, um zwei Beispiele zu nennen. Eine herkömmliche ESD-Schutzeinrichtung 106 ist zwischen die ein oder mehreren Halbleiterelemente 102 und den externen Pin 104 gekoppelt, um Beschädigungen aufgrund von ESD-Pulsen 108 zu vermeiden oder zumindest abzumildern.
Wie in 2 gezeigt detektiert, wenn ein ESD-Puls 108 auftritt (z.B. beginnend bei einer Zeit 110), die ESD-Schutzeinrichtung 106 den ESD-Puls und führt die damit verknüpfte Leistung, insbesondere Ladung, Spannung und/oder Strom, weg von den ein oder mehreren Halbleiterelementen 102 (beispielsweise wie durch einen Pfeil P_ESD gezeigt), womit eine Beschädigung der ein oder mehreren Halbleiterelemente vermieden wird. Zusätzlich zu diesem Ableiten, welches während tatsächlicher ESD-Ereignisse auftritt, kann diese Funktionalität auch fälschlicherweise ausgelöst werden, beispielsweise durch Versorgungsumschaltrauschen, schnelle Sequenzen, bei welchen die Leistung hochgefahren wird und welche Anstiegszeiten vergleichbar mit ESD-Ereignissen aufweisen, und andere Nicht-ESD-Ereignisse.
Obwohl diese herkömmliche ESD-Schutzfunktionalität gut verstanden ist, weisen herkömmliche ESD-Schutzeinrichtungen den Nachteil auf, dass sie, wenn sie aktiv sind, unerwünschterweise einen gewünschten Spannungspegel eines Signals, welches von dem externen Pin 104 an die ein oder mehreren Halbleiterelemente 102 geliefert werden soll, verringern können. Beispielsweise zeigt 2 ein Beispiel, bei welchem der externe Pin 104 ein Versorgungspin ist, welcher dazu bestimmt ist, eine Gleichspannung (VDD) von näherungsweise 3,3 V an die ein oder mehreren Halbleiterelemente 102 zu liefern. Wenn jedoch ein 100 V ESD-Puls die ESD-Schutzeinrichtung 106 auslöst, wird während des ESD-Pulses die Versorgungsspannung, welche die ein oder mehreren Halbleiterelemente 102 tatsächlich erreicht, auf etwa 1,5 V verringert. Da 1,5 V weniger ist als die erwartete Versorgungsspannung VDD und niedriger sein kann, als es erforderlich ist, die ein oder mehreren Halbleiterelemente 102 (beispielsweise Transistoren in einem ASIC) zu betreiben, kann dies eine Instabilität in der integrierten Schaltung 100 und damit verknüpften Systemen auslösen. Andere Beispiele für ESD-Pulse sind ebenso in 2 veranschaulichend dargestellt, zusammen mit ihrem entsprechenden Effekt auf die Versorgungsspannung VDD, welche den Halbleiterelementen auf dem IC geliefert wird.
Es ist zu bemerken, dass 2 ein Simulationsergebnis ist, in welchem Übertragungslinienpulsierung (TLP, vom Englischen „Transmission Line Pulsing“) benutzt wird, um ein ESD-Ereignis näherungsweise darzustellen. Bei der Simulation der 2 wird einer herkömmlichen ESD-Schutzeinrichtung während einer Zeitdauer von 100 ns ein konstanter Strom geliefert. Somit zeigt sich zu Beginn des ESD-Pulses ein artifizieller Spannungsüberschwinger, welcher an „langsamen“ Transistoren liegt. Bei realen ESD-Ereignissen neigt der tatsächlich gelieferte Strom häufig dazu, transient zu sein und nicht so konstant wie von dem Simulationsergebnis der 2 dargestellt.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ESD-Schutztechniken bereitzustellen, welche ausreichenden ESD-Schutz bieten, während sie sicherstellen, dass zumindest im Wesentlichen die gleiche Spannung wie erwartet an ein oder mehrere Elemente über einen externen Pin (oder anderen Schaltungsknoten) tatsächlich geliefert wird.
KURZZUSAMMENFASSUNG
Diesbezüglich wird eine ESD-Schutzeinrichtung nach Anspruch 1 oder 24 sowie ein Verfahren nach Anspruch 18 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsbeispiele.
Figurenliste

1 zeigt eine integrierte Schaltung mit einer herkömmlichen ESD-Schutzschaltung.
2 zeigt Wellenformen von Signalen bei der herkömmlichen ESD-Schutzschaltung der 1 während eines ESD-Pulses.
3 zeigt ein Funktionsblockdiagramm einer ESD-Schutzschaltung gemäß manchen Ausführungsbeispielen.
4 zeigt Beispiele für Signalwellenformen bei einem Beispiel der ESD-Schutzschaltung der 3 während eines ESD-Pulses.
5 zeigt eine Weise, in welcher eine Gatespannung eines Ableitungstransistors bei manchen Ausführungsbeispielen variiert werden kann.
6 zeigt ein Schaltungsschema einer ESD-Schutzschaltung gemäß manchen Ausführungsbeispielen.
7 zeigt ein ESD-Schutzverfahren gemäß manchen Ausführungsbeispielen.

Verschiedene Implementierungen der vorliegenden Erfindung werden nunmehr unter Bezugnahme auf die beigefügte Zeichnung näher erläutert, in welcher die gleichen Bezugszeichen benutzt werden, um auf gleiche oder einander entsprechende Elemente hinzuweisen. Die Figuren sind nicht notwendigerweise als maßstabsgetreu anzusehen.
Es ist zu bemerken, dass Merkmale verschiedener Ausführungsbeispiele miteinander kombiniert werden können, sofern nichts anderes angegeben ist. Auf der anderen Seite ist eine Beschreibung eines Ausführungsbeispiels mit einer Vielzahl von Merkmalen nicht dahingehend auszulegen, dass alle diese Merkmale zur Ausführung der Erfindung notwendig sind, da andere Ausführungsbeispiele weniger Merkmale und/oder alternative Merkmale aufweisen können.
Verschiedene unten beschriebene Ausführungsbeispiele beziehen sich auf verbesserte ESD-Schutztechniken. Bei manchen Ausführungsbeispielen umfasst eine ESD-Schutzeinrichtung einen variablen Widerstand (z.B. einen Transistor), welcher selektiv die Leistung eines eingehenden ESD-Pulses von einem ersten Schaltungsknoten zu einem zweiten Schaltungsknoten und weg von einem Halbleiterelement auf einer integrierten Schaltung ableitet. Wenn kein ESD-Puls vorliegt, liefert der erste Schaltungsknoten ein Signal innerhalb eines erwarteten Spannungsbereiches an das Halbleiterelement. Um dazu beizutragen, sicherzustellen, dass während eines eingehenden ESD-Pulses der erste Schaltungsknoten nach wie vor das Signal innerhalb des erwarteten Spannungsbereichs liefert, bietet ein Regler innerhalb der ESD-Schutzeinrichtung eine Rückkopplung, um eine Steuerspannung an einem Steueranschluss des variablen Widerstandes anzupassen. Auf diese Weise wird das Halbleiterelement vor dem eingehenden ESD-Puls geschützt, während es nach wie vor ein Signal mit einem Spannungspegel erhält, welcher gleich (oder geringfügig größer als) dem erwarteten Spannungsbereich ist. Wenn der erste Schaltungsknoten beispielsweise ausgestaltet ist, eine positive Versorgungsgleichspannung (VDD) von näherungsweise 3,3 V an ein Halbleiterelement auf einem IC zu liefern, trägt der Regler dazu bei, dass die dem Halbleiterelement zugeführte Schaltung im Wesentlichen bei 3,3 V (oder geringfügig höher) auch während eines ESD-Pulses bleibt, während auf der anderen Seite die zugeführte Spannung niedrig genug gehalten wird, um eine Beschädigung des Halbleiterelements zu verhindern.
In 3 ist eine ESD-Schutzeinrichtung 300 gemäß manchen Ausführungsbeispielen dargestellt. Wie die vorher beschriebene Implementierung der 1 kann die ESD-Schutzeinrichtung 300 in einer integrierten Schaltung 302 bereitgestellt werden, in welcher ein oder mehrere Halbleiterelemente 304 angeordnet sind, obwohl sie auch mit diskreten Elementen statt einer integrierten Schaltung benutzt werden könnte. Um die Halbleiterelemente 304 vor einem eingehenden ESD-Puls 306 zu schützen, umfasst die Schutzeinrichtung 300 einen variablen Widerstand 308, welcher selektiv die Leistung, d.h. Ladung, Strom und/oder Spannung, des ESD-Pulses 306 von einem ersten Schaltungsknoten 310 zu einem zweiten Schaltungsknoten 312 und weg von den Halbleiterelementen 304 ableitet. Obwohl in 3 die ersten und zweiten Schaltungsknoten 310, 312 als externe Pins des IC 302 gezeigt sind, können bei anderen Ausführungsbeispielen die ersten und zweiten Schaltungsknoten 310, 312 an internen Knoten innerhalb des IC 302 angeordnet sein.
Insbesondere umfasst die ESD-Schutzeinrichtung 300 ein Triggerelement 314, ein Gatetreiberelement 316 und ein Reglerelement 318, welche wie dargestellt miteinander gekoppelt sind. Wie später detaillierter dargestellt werden wird, überwacht das Triggerelement 314 eine Leistung, eine Spannung und/oder einen Strom an dem ersten Spannungsknoten 310 und stellt ein Triggersignal S_trigger bereit, welches angibt, ob die detektierte Leistung einen eingehenden ESD-Puls (z.B. den ESD-Puls 306) anzeigt. Wenn es aktiv ist, aktiviert das Triggersignal sowohl das Gatetreiberelement 316 als auch das Reglerelement 318. Wenn es aktiviert wird, stellt das Gatetreiberelement 316 ein erstes Steuersignal S_Steuer1 an einen Steueranschluss des variablen Widerstands 308 bereit, um seinen Widerstand derart einzustellen, dass eine angemessene Menge an Leistung, d.h. insbesondere durch einen Stromfluss, darüber abgeleitet wird (z.B. wie durch einen Pfeil P_ESD gezeigt). Auf diese Weise hält das Gatetreiberelement 316 die an das Halbleiterelement 304 geleitete Spannung und/oder einen entsprechenden Strom unterhalb eines oberen Schwellenwertes (siehe beispielsweise eine Linie 402 in 4), um zu verhindern, dass der ESD-Puls 306 die Halbleiterelemente 304 beschädigt.
Zusätzlich überwacht, um zu verhindern, dass der variable Widerstand 308 zu viel Leistung von den Halbleiterelementen 304 ableitet (und damit beispielsweise eine den Halbleiterelementen 304 zugeführte Spannung zu weit absinkt, wie unter Bezugnahme auf 2 gezeigt) das Reglerelement 318 die den Halbleiterelementen 304 über den ersten Schaltungsknoten 310 tatsächlich gelieferte Spannung und stellt ein Rückkopplungssignal S_{Rückkopplung} bereit, welches dieses anzeigt. Wenn sich die tatsächliche Spannung einem vorgegebenen Spannungsschwellenwert annähert (siehe z.B. eine Linie 404 in 4), stellt das Reglerelement 318 ein zweites Steuersignal S_Steuer2 in einer Weise bereit, welche bewirkt, dass das Gatetreiberelement 316 das erste Steuersignal S_Steuer1 verändert, um die durch den variablen Widerstand 308 abgeleitete Menge an Strom zu begrenzen.
Wie in 4 dargestellt halten diese Techniken die den Halbleiterelementen zugeführte Spannung während eines ESD-Pulses zwischen einer oberen Schwelle 402 und einer unteren Schwelle 404. 4 zeigt beispielsweise Beispiele für ESD-Pulse, wobei die Halbleiterelemente 304 Transistoren umfassen, welche ausgelegt sind, bei einer Versorgungsgleichspannung (VDD) von näherungsweise 3,3 V zu arbeiten. Somit bleibt während eines 100 V ESD-Pulses die tatsächlich den Halbleiterelementen 304 zugeführte Spannung bei ungefähr 4,0 V oder größer, wie durch eine Linie 406 gezeigt. Somit hilft die ESD-Schutzeinrichtung 300, sicherzustellen, dass der erste Schaltungsknoten 310 eine Versorgungsspannung bei im Wesentlichen 3,3 V (oder größer) liefert, um die Halbleiterelemente 304 mit ihrer erwarteten Versorgungsspannung zu versorgen.
Der variable Widerstand kann abhängig von der Implementierung verschiedene Formen annehmen. Beispielsweise kann bei manchen Ausführungsbeispielen der variable Widerstand ein Tyristor sein. Bei anderen Ausführungsbeispielen kann der variable Widerstand 308 ein Transistor sein (z.B. ein n-Typ MOSFET), und das erste Steuersignal S_Steuer1 entspricht dann einer Gatespannung. Oft wird mit der Gatespannung dieser Transistor in einer analogen Weise betrieben, d.h. in einem Bereich zwischen einem vollständig eingeschalteten (leitenden) Bereich und einem Sperrbereich, um ein präziseres Ableiten eines ESD-Pulses als vorher möglich zu ermöglichen. 5 zeigt ein Beispiel, wie ein derartiges analoges Steuerschema bei einem n-Typ MOSFET durchgeführt werden kann.
Wie aus dem Diagramm der 5 ersichtlich, liefert, wenn in einem Bereich 502 kein ESD-Puls vorliegt und der Wert der Größe (VDD_tatsächlich - VDD_erwartet ) unterhalb einer ersten Schwellenspannung (V_Schwelle1 ) liegt, das Gatetreiberelement eine Gatespannung V_Gate , welche kleiner ist als die Schwellenspannung (VT) des Transistors vom n-Typ.
Dementsprechend ist in diesem Bereich der Transistor vom n-Typ in einem Zustand unterhalb des Schwellenwertes, und im Wesentlichen kein Strom wird von den Halbleiterelementen auf dem Chip abgeführt (d.h. im Falle der 3 wird kein Strom von dem Knoten 310 zu dem Knoten 312 über den variablen Widerstand 308 abgeführt). Wenn jedoch nun in einem Bereich 506 ein ESD-Puls vorliegt und der Wert der Größe VDD_tatsächlich -VDD_erwartet größer ist als eine zweite Schwellenspannung (V_Schwelle2 ), liefert das Gatetreiberelement eine Gatespannung V_Gate , welche im Wesentlichen gleich der erwarteten Versorgungsspannung VDD_erwartet ist. Während diesem Zustand ist dementsprechend der Transistor vom n-Typ in einem Sättigungszustand, in welchem ein größtmöglicher Strom von den Halbleiterelementen auf dem Chip weggeleitet wird (z.B. wird ein maximaler Strom von dem Knoten 310 auf den Knoten 312 über den variablen Widerstand 308 in 3 abgeleitet).
Wenn der ESD-Puls während eines Bereichs 504 vorliegt und der Wert der Größe (VDD_tatsächlich -VDD_erwartet ) zwischen der ersten und der zweiten Schwellenspannung (V_Schwelle1 , V_Schwelle2 ) liegt, liefert das Gatetreiberelement eine Gatespannung V_Gate , welche zwischen der Schwellenspannung VT des Transistors vom n-Typ und der tatsächlichen Versorgungsspannung VDD an dem Knoten 310 liegt. Dementsprechend ist in diesem Bereich oder Zustand 504 der n-Typ-Transistor in Sättigung (oder gegebenenfalls darunter), aber die Menge des abgeleiteten Stroms ändert sich gemäß der genau vorliegenden Gatespannung. Auf diese Weise arbeitet während des Zustands 504 der n-Typ-Transistor in einer analogen Weise, um selektiv eine geeignete Menge von Strom weg von den Halbleiterelementen (z.B. 304) wegzuleiten, um eine Beschädigung durch einen ESD-Puls zu verhindern, und gleichzeitig dazu beizutragen, eine geeignete Versorgungsspannung bzw. einen Arbeitsbereich für die Halbleiterelemente sicherzustellen. Somit ermöglichen manche der hier beschriebenen Ausführungsbeispiele im Gegensatz zu herkömmlichen ESD-Schutzeinrichtungen, bei welchen die ESD-Schutzeinrichtung entweder vollständig angeschaltet oder vollständig ausgeschaltet ist (was praktisch einem digitalen Betrieb entspricht), eine analoge Betriebsart, welche ein genaueres Ableiten als vorher möglich erleichtern.
6 zeigt ein weiteres Ausführungsbeispiel einer ESD-Schutzeinrichtung 600 gemäß manchen Ausführungsbeispielen. Wie bei manchen vorstehend beschriebenen Implementierungen ist die ESD-Schutzeinrichtung 600 auf einer integrierten Schaltung (IC) 602 enthalten, auf welcher ein oder mehrere Halbleiterelemente 604 angeordnet sind. Um die Halbleiterelemente 604 vor einem (nicht dargestellten) eingehenden ESD-Puls zu schützen, umfasst die ESD-Schutzeinrichtung 600 einen Ableitungstransistor 606, welcher selektiv die Leistung des ESD-Pulses von einem ersten Schaltungsknoten 608 auf einen zweiten Schaltungsknoten 610 und weg von den Halbleiterelementen 604 ableitet. Obwohl 1 den ersten und zweiten Schaltungsknoten 608, 610 als externe Pins des IC 602 zeigt, können bei anderen Ausführungsbeispielen der erste und zweite Schaltungsknoten 608, 610 interne Knoten innerhalb des IC 602 oder Knoten zwischen nicht auf einem IC befindlichen diskreten Elementen sein.
Wie das Ausführungsbeispiel der 3 weist die ESD-Schutzeinrichtung 600 ein Triggerelement 612, ein Gatetreiberelement 614 und ein Reglerelement 616 auf. Bei dem dargestellten Ausführungsbeispiel umfasst das Triggerelement 612 einen Widerstand 618 und einen Kondensator 620, welche in einem Strompfad 602 angeordnet sind, welcher sich zwischen dem ersten Schaltungsknoten 608 und dem zweiten Schaltungsknoten 610 erstreckt. Ein Ausgangsknoten 624 zwischen dem Widerstand 618 und dem Kondensator 620 stellt ein Triggersignal bereit. Es ist zu bemerken, dass, auch wenn 6 ein RC-Triggerelement zeigt, auch andere Triggerelemente benutzt werden könnten, beispielsweise ein Detektor für ein Versorgungsrauschen (z.B. ein Spannungsdetektor), wobei eine Ausgabe dieses Detektors dann ein Triggersignal darstellt, oder das Triggersignal könnte ein von einer benachbarten Spannungsdomäne (z.B. einem benachbarten Sektor auf der Schaltung), in welchem ein ESD-Ereignis detektiert wird, bereitgestelltes Steuersignal sein.
Das Gatetreiberelement 614, d.h. die Gatetreiberschaltung, umfasst eine Abfolge von Treiberelementen (z.B. 626, 628, 630), welche zueinander in Reihe geschaltet sind. Ein erstes Treiberelement 626 weist einen Eingang auf, welcher mit dem Ausgangsknoten 624 des Triggerelements 612 gekoppelt ist, und ein letztes Treiberelement 630 weist einen Ausgang auf, welcher mit dem Gate des Ableitungstransistors 606 gekoppelt ist. Das letzte Treiberelement 630 umfasst einen ersten p-Typ Transistor 632, einen zweiten p-Typ Transistor 634, einen n-Typ Transistor 636 und einen Widerstand 638. Ein Drainanschluss des ersten p-Typ Transistors 632 ist mit dem ersten Schaltungsknoten 608 gekoppelt, und ein Sourceanschluss des n-Typ Transistors 636 ist mit dem zweiten Schaltungsknoten 610 gekoppelt. Ein Drainanschluss des zweiten p-Typ Transistors 634 ist mit einem Sourceanschluss des ersten p-Typ Transistors 632 gekoppelt. Ein Sourceanschluss des zweiten p-Typ Transistors 634 und ein Drainanschluss des n-Typ Transistors 636 sind mit dem Steuergate des Ableitungstransistors 606 gekoppelt. Obwohl 6 drei in Reihe geschaltete Treiberelemente zeigt, ist zu bemerken, dass jede beliebige Anzahl von Treiberelementen, sowohl eine gerade Anzahl als auch eine ungerade Anzahl derartiger Treiberelemente, bei anderen Ausführungsbeispielen genutzt werden kann.
Das Reglerelement 616 umfasst einen Reglerstrompfad 640, welcher sich zwischen dem ersten Schaltungsknoten 608 und dem zweiten Schaltungsknoten 610 erstreckt. Ein Widerstandselement 642, eine Kette von Dioden 644 und ein Reglerschalter 646 liegen auf dem Strompfad 640. Ein zwischen dem Widerstandselement 642 und der Kette von Dioden 644 angeordneter Steuerknoten stellt dem zweiten p-Typ Transistor 634 in dem Gatetreiberelement ein zweites Steuersignal bereit.
Während des Betriebs stellt das Triggerelement 612 dem Gatetreiberelement 614 von seinem Ausgangsknoten ein Triggersignal bereit, wobei ein Spannungspegel des Triggersignals anzeigt, ob ein ESD-Puls aufgetreten ist. Beispielsweise führt ein eingehender ESD-Puls typischerweise dazu, dass sich der Kondensator 620 entlädt, was den Ausgangsknoten/Triggersignal bei 624 für eine kurze Zeit auf einen niedrigen Pegel zieht, um den ESD-Puls anzuzeigen.
Während das Triggersignal auf dem niedrigen Pegel ist (was z.B. das Vorhandensein des eingehenden ESD-Pulses anzeigt), aktiviert ein p-Typ Transistor 648 in dem Gatetreiberelement ein Aktivierungssignal, welches den Reglerschalter 646 schließt, was einen Stromfluss durch den Regler 640 initiiert. Das Triggersignal pflanzt sich zudem durch die Treiberelemente in dem Gatetreiberelement fort, was schließlich dazu führt, dass der p-Typ Transistor 632 in Sättigung kommt und der n-Typ Transistor 636 in einen Zustand unterhalb des Schwellenwertes gebracht wird. Dies führt zu einer Source/Drain-Vorspannung über den zweiten p-Typ Transistor 634.
Weil das Aktivierungssignal dazu führt, dass durch den Regler 616 Strom fließt, stellt sich eine Spannung an dem Ausgangsknoten des Reglers ein, so dass dem zweiten p-Typ Transistor 634 ein zweites Steuersignal zugeführt wird. Wenn ein ESD-Puls vorhanden ist, ist die Größe der Spannung des zweiten Steuersignals größer als die Schwellenspannung des zweiten p-Typ Transistors 634. Der Spannungspegel des zweiten Steuersignals variiert in einer analogen Weise, um den Strom durch den zweiten p-Typ Transistor 634 „einzustellen“, wodurch in entsprechender Weise das erste Steuersignal oder die Gatespannung, welche dem Ableitungstransistor 606 zugeführt wird, „eingestellt“ wird. Auf diese Weise kann der zweite p-Typ Transistor 634 zwischen einen Diodenbetriebsart und einer Sättigungsbetriebsart variieren, um die an den Ableitungstransistor 606 angelegte Gatespannung besser zu steuern, als dies früher möglich war.
Insbesondere kann, da das Reglerelement 616 während des ganzen ESD-Pulses die Spannung an dem ersten Schaltungsknoten 608 fortwährend überwacht, das dem Gate des zweiten p-Typ Transistors 634 zugeführte zweite Steuersignal selektiv die dem Transistor 606 während der Dauer des ESD-Pulses zugeführte Gatespannung anpassen. Dies stellt eine Verbesserung gegenüber herkömmlichen Implementierungen dar, in welchen ESD-Schutzschaltungen typischerweise für eine vorgegebene Zeit nach einem Auftreten eines ESD-Pulses eine Ableitungsfunktion bereitstellen, ohne eine kontinuierliche Überwachung während des ESD-Pulses durchzuführen. Somit kann dieses Merkmal eine präzisere Ableitung der Leistung als früher ermöglichen.
7 zeigt ein Beispiel für ein ESD-Schutzverfahren 700. Während dieses Verfahren unten als eine Abfolge von Vorgängen oder Ereignissen beschrieben wird, ist zu bemerken, dass die vorliegende Erfindung nicht auf die dargestellte Reihenfolge derartiger Vorgänge oder Ereignisse begrenzt ist. Beispielsweise können manche Vorgänge in anderen Reihenfolgen oder gleichzeitig zu anderen hier beschriebenen und/oder nicht beschriebenen Vorgängen oder Ereignissen stattfinden. Zudem können bei manchen Ausführungsbeispielen nicht alle dargestellten Schritte erforderlich sein. Zudem können die beschriebenen Verfahren beispielsweise in den beschriebenen Vorrichtungen implementiert werden, können jedoch auch in anderen Vorrichtungen angewendet werden.
Das Verfahren 700 beginnt bei 702 mit dem Bestimmen einer Versorgungsspannungsdifferenz (soweit vorhanden) zwischen einer tatsächlichen Versorgungsspannung an einem ersten Schaltungsknoten und einer erwarteten Versorgungsspannung an dem ersten Schaltungsknoten. Beispielsweise kann bei manchen Ausführungsbeispielen eine erwartete Versorgungsspannung näherungsweise 3,3 V mit einer akzeptablen Varianz von ± 100 mV sein. Wenn die tatsächliche Versorgungsspannung 15 V ist, liegt eine Versorgungsspannungsdifferenz von 11,7 V vor, während, wenn die tatsächliche Versorgungsspannung 2 V ist, eine Versorgungsspannungsdifferenz von 1,3 V vorliegt, um Beispiele zu nennen.
Bei 704 stellt das Verfahren fest, ob die Versorgungsspannungsdifferenz größer als eine erste Spannungsschwelle V_Schwelle1 ist. Wenn nicht („N“ bei 704), liegt kein ESD-Puls vor (oder er ist hinreichend klein), so dass das Verfahren bei 708 fortgesetzt wird und eine Gatespannung kleiner als eine Schwellenspannung eines Ableitungstransistors an dem Ableitungstransistor (z.B. Ableitungstransistor 606 der 6) angelegt wird. Somit wird zu diesem Zeitpunkt ein begrenzter oder kein Strom über den Ableitungstransistor abgeleitet. Beispielsweise ist, wenn die erwartete Versorgungsspannung 3,3 V mit einer akzeptablen Varianz von ± 100 mV ist, die erste Spannungsschwelle 100 mV. Dementsprechend aktiviert, solange die tatsächliche Versorgungsspannung 3,3 V ± 100 mV ist, das Verfahren den Ableitungstransistor nicht.
Wenn jedoch die Versorgungsspannungsdifferenz größer als die erste Spannungsschwelle (V_Schwelle1 ; „J“ bei 704) ist, liegt wie durch 710 angezeigt wahrscheinlich ein ESD-Puls hinreichender Größe vor, und das Verfahren wird bei 712 fortgesetzt, bei welchem festgestellt wird, ob die Versorgungsspannungsdifferenz größer als eine zweite Spannungsschwelle (V_Schwelle2 ) ist.
Wenn die Versorgungsspannungsdifferenz größer als die zweite Spannungsschwelle ist („J“ bei 712), wird eine Gatespannung, welche näherungsweise gleich der tatsächlichen Versorgungsspannung ist, an den Ableitungstransistor angelegt. Zu diesem Zeitpunkt wird dann ein maximaler Strom über den Ableitungstransistor abgeleitet. Somit entspricht Block 714 beispielsweise einem Zustand, in welchem die tatsächliche Versorgungsspannung kurzzeitig eine Spitze von beispielsweise 15 V aufweist. In diesem Fall übersteigt die Versorgungsspannungsdifferenz von 11,7 V die zweite Spannungsschwelle, und die tatsächliche Versorgungsspannung von 15 V wird an das Gate des Ableitungstransistors angelegt, um eine Beschädigung von Halbleiterelementen zu vermeiden.
Wenn die Versorgungsspannungsdifferenz nicht größer als die zweite Spannungsschwelle V_Schwelle2 ist („N“ bei 712), wird an den Ableitungstransistor eine Gatespannung angelegt, welche einen Spannungspegel zwischen der Schwellenspannung des Ableitungstransistors und der tatsächlichen Versorgungsspannung aufweist. Zu diesem Zeitpunkt wird die Gatespannung analog eingestellt. Somit entspricht Block 718 beispielsweise einem Zustand, in welchem die tatsächliche Versorgungsspannung geringfügig außerhalb des erwarteten Versorgungsspannungsbereichs liegt. Beispielsweise könnte die tatsächliche Versorgungsspannung näherungsweise 3,0 V sein (d.h. die Versorgungsspannungsdifferenz ist größer als 100 mV aber kleiner als V_Schwelle2 ), was dazu führt, dass eine analoge Spannung an das Gate des Ableitungstransistors angelegt wird.
Es ist zu bemerken, dass die oben beschriebenen Ausführungsbeispiele nicht als einschränkend auszulegen sind. Insbesondere können dargestellte Strukturen und/oder Schaltungen durch andere Komponenten, Strukturen und/oder Schaltungen ersetzt werden, welche im Wesentlichen die gleiche Funktion ausführen.

Claims

ESD-Schutzeinrichtung (300; 600) zum Schützen eines Halbleiterelements (304; 604) vor elektrostatischen Entladungen, wobei die ESD-Schutzeinrichtung (300; 600) umfasst: ein Triggerelement (314; 612) zum Überwachen einer Spannung und/oder eines Stroms an einem ersten Schaltungsknoten (310; 608) und zum Bereitstellen eines Triggersignals, welches angibt, ob die überwachte Spannung und/oder der überwachte Strom einen eingehenden ESD-Puls anzeigt, einen zwischen den ersten Schaltungsknoten (310; 608) und einen zweiten Schaltungsknoten (312; 610) gekoppelten variablen Widerstand (308; 606), welcher eingerichtet ist, selektiv Leistung des eingehenden ESD-Pulses, soweit vorhanden, von dem ersten Schaltungsknoten (310; 608) zu dem zweiten Schaltungsknoten (312; 610) und weg von dem Halbleiterelement (304; 604) abzuleiten, eine Gatetreiberschaltung (316; 614) zum Bereitstellen einer Gatespannung, welche auf dem Triggersignal und einem Steuersignal basiert, an einen Steueranschluss des variablen Widerstandes (308; 606), um das selektive Ableiten von Leistung zu ermöglichen, wobei ein Reglerelement (318; 616) das Steuersignal an die Gatetreiberschaltung (316; 614) bereitstellt, um die über den variablen Widerstand (308; 606) abgeleitete Leistung selektiv einzustellen, wobei das Reglerelement (318; 616) das Steuersignal in einer Weise bereitstellt, welche bewirkt, dass die Gatetreiberschaltung (316; 614) die Gatespannung verändert, um den durch den variablen Widerstand (308; 606) abgeleiteten Strom zu begrenzen, wenn das Triggersignal einen eingehenden ESD-Puls anzeigt, und die tatsächlich gelieferte Spannung überwacht und das Steuersignal bereitstellt, um zu verhindern, dass die tatsächlich gelieferte Spannung zu weit absinkt, sodass das Halbleiterelement auch im ESD-Fall mit seiner erwarteten Versorgungsspannung versorgt wird.
ESD-Schutzeinrichtung (300; 600) nach Anspruch 1, wobei ein Spannungspegel des Steuersignals eine Beziehung zwischen einer Spannung an dem ersten Schaltungsknoten (310; 608) und eine Spannungsschwelle widerspiegelt.
ESD-Schutzeinrichtung (300; 600) nach Anspruch 1 oder 2, wobei die Gatetreiberschaltung (614) eine zueinander in Reihe geschaltete Abfolge von Treiberelementen (626, 628, 630) umfasst.
ESD-Schutzeinrichtung (600) nach Anspruch 3, wobei ein erstes Treiberelement (626) der Abfolge von Treiberelementen (626, 628) einen mit dem Triggerelement (612) gekoppelten Eingang aufweist.
ESD-Schutzeinrichtung (600) nach Anspruch 3 oder 4, wobei ein letztes Treiberelement (630) der Abfolge von Treiberelementen einen mit dem Steueranschluss des variablen Widerstandes (606) gekoppelten Ausgang aufweist.
ESD-Schutzeinrichtung (600) nach Anspruch 5, wobei das letzte Treiberelement (630) umfasst: einen ersten p-Typ Transistor (632), dessen Drainanschluss mit dem ersten Schaltungsknoten (608) gekoppelt ist, einen n-Typ Transistor (636), dessen Sourceanschluss mit dem zweiten Schaltungsknoten (610) gekoppelt ist, und einen zweiten p-Typ Transistor (634), dessen Drainanschluss mit einem Sourceanschluss des ersten p-Typ Transistors (632) gekoppelt ist, wobei ein Sourceanschluss des zweiten p-Typ Transistors (634) und ein Drainanschluss des n-Typ Transistors (636) mit dem Steueranschluss des variablen Widerstands (606) gekoppelt ist.
ESD-Schutzeinrichtung (600) nach Anspruch 6, wobei ein Steuergate des zweiten p-Typ Transistors (634) mit dem Reglerelement (616) gekoppelt ist und von diesem das Steuersignal empfängt.
ESD-Schutzeinrichtung nach Anspruch 6 oder 7, wobei ein Steuergate des ersten p-Typ Transistors (632) und ein Steuergate des n-Typ Transistors (636) beide mit einem Ausgang eines vorhergehenden Treiberelements (628) in der Abfolge von Treiberelementen (626, 628, 630) gekoppelt ist.
ESD-Schutzeinrichtung (600) nach einem der Ansprüche 1-8, wobei das Reglerelement (616) einen Reglerstrompfad (640) umfasst, welcher sich zwischen dem ersten Schaltungsknoten (608) und dem zweiten Schaltungsknoten (610) erstreckt, wobei das Reglerelement (616) umfasst: ein Widerstandselement (642) im Reglerstrompfad (640), einen Regelschalter (646) in dem Reglerstrompfad (640), und eine Vielzahl von Dioden (644) in dem Reglerstrompfad (640) zwischen dem Widerstandselement (642) und dem Regelschalter (646), wobei die Vielzahl von Dioden (644) miteinander in Reihe geschaltet ist und wobei ein Steuerknoten, welcher zwischen dem Widerstandselement (642) und der Vielzahl von Dioden (644) angeordnet ist, das Steuersignal an die Gatetreiberschaltung (614) bereitstellt.
ESD-Schutzeinrichtung (600) nach einem der Ansprüche 1-9, wobei das Triggerelement (612) umfasst: einen Widerstand (618) und einen Kondensator (620), wobei zwischen dem Widerstand (618) und dem Kondensator (620) ein Triggerknoten (624) angeordnet ist, wobei der Triggerknoten (624) das Triggersignal an die Gatetreiberschaltung (614) bereitstellt.
ESD-Schutzeinrichtung (600) nach einem der Ansprüche 1-10, wobei der variable Widerstand einen n-Typ Transistor (606) umfasst.
ESD-Schutzeinrichtung nach einem der Ansprüche 1-11, wobei der variable Widerstand einen Tyristor umfasst.
ESD-Schutzeinrichtung (300; 600) nach einem der Ansprüche 1-12, wobei der erste Schaltungsknoten (310; 608) einen ersten externen Pin einer integrierten Schaltung umfasst, und wobei der zweite Schaltungsknoten (312; 610) einen zweiten externen Pin der integrierten Schaltung umfasst.
ESD-Schutzeinrichtung (300; 600) nach einem der Ansprüche 1-13, wobei das Reglerelement (318; 616) kontinuierlich die Spannung an dem ersten Schaltungsknoten (310; 608) während eines ESD-Pulses überwacht und das Steuersignal bereitstellt, um selektiv die Gatespannung während des ESD-Pulses einzustellen.
ESD-Schutzeinrichtung (300; 600) nach Anspruch 14, wobei die Gatespannung die über den variablen Widerstand (308; 606) abgeführte Leistung derart steuert, dass eine Spannung an dem ersten Schaltungsknoten (310; 608) immer größer ist als eine vorgegebene Spannungsschwelle, während die ESD-Schutzeinrichtung (300; 600) aktiv ist.
ESD-Schutzeinrichtung nach einem der Ansprüche 1-15, wobei das Reglerelement (318; 616) selektiv basierend auf dem Triggersignal von dem Triggerelement (314, 612) aktiviert wird.
ESD-Schutzeinrichtung (300; 600) nach einem der Ansprüche 1-16, wobei der variable Widerstand einen Transistor (606) umfasst, und wobei das Reglerelement (318; 616) das Steuersignal bereitstellt, um den Transistor (606) in einer analogen Betriebsart zu betreiben.
Verfahren zum Schutz einer Schaltung vor elektrostatischen Entladungen, wobei die Schaltung einen variablen Widerstand (308; 606) umfasst, welcher zwischen einen ersten Schaltungsknoten (310; 608) und einen zweiten Schaltungsknoten (312; 610) gekoppelt ist und welcher eingerichtet ist, selektiv eine Leistung eines eingehenden ESD-Pulses von dem ersten Schaltungsknoten (310; 608) zu dem zweiten Schaltungsknoten (312; 610) und weg von einem Halbleiterelement (304; 604) in der Schaltung zu leiten, wobei das Verfahren umfasst: Vergleichen einer tatsächlichen Größe ausgewählt aus Spannung, Strom und Leistung an dem ersten Schaltungsknoten (608) mit einer erwarteten Größe, Bereitstellen einer ersten Steuerspannung an einen Steueranschluss des variablen Widerstandes, wenn ein Unterschied zwischen der tatsächlichen Größe und der erwarteten Größe kleiner ist als ein erster Größenschwellenwert, wobei das erste Steuersignal ausreichend ist, den variablen Widerstand in einen ersten Widerstandszustand zu versetzen, in welchen im Wesentlichen kein Strom über den variablen Widerstand (308; 606) fließt, Bereitstellen einer zweiten Steuerspannung an den Steueranschluss des variablen Widerstandes, wenn ein Unterschied zwischen der tatsächlichen Größe und der erwarteten Größe größer ist als eine zweite Größenschwelle, wobei die zweite Größenschwelle größer ist als die erste Größenschwelle und wobei die zweite Steuerspannung im Wesentlichen gleich einer tatsächlichen Spannung an dem ersten Schaltungsknoten ist und einen zweiten Stromfluss über den variablen Widerstand (308; 606) bewirkt, und Bereitstellen einer zwischen der ersten Steuerspannung und der zweiten Steuerspannung liegenden Zwischensteuerspannung an den Steueranschluss des variablen Widerstandes (308; 606), wenn ein Unterschied zwischen der tatsächlichen Größe und der gewünschten Größe zwischen der ersten Größenschwelle und der zweiten Größenschwelle liegt, wobei die dazwischen liegende dritte Steuerspannung größer ist als die erste Steuerspannung und kleiner ist als die tatsächliche Spannung und bewirkt, dass ein Strom kleiner als der zweite Strom über den variablen Widerstand (308; 606) fließt, um zu verhindern, dass die tatsächlich gelieferte Spannung zu weit absinkt, sodass das Halbleiterelement auch im ESD-Fall mit seiner erwarteten Versorgungsspannung versorgt wird.
Verfahren nach Anspruch 18, wobei die tatsächliche Größe kontinuierlich während des ESD-Pulses überwacht wird und die Gatespannung während einer gesamten Dauer des ESD-Pulses eingestellt wird.
Verfahren nach Anspruch 18 oder 19, wobei der variable Widerstand einen Transistor (606) umfasst, und wobei der erste Widerstandszustand eine Betriebsart des Transistors (606) unterhalb des Schwellenwertes ist.
Verfahren nach einem der Ansprüche 18-20, wobei die erste Größenschwelle eine Spannungsschwelle ist und näherungsweise gleich einer Versorgungsgleichspannung ist, welche an dem ersten Schaltungsknoten (310; 608) erwartet wird.
Verfahren nach einem der Ansprüche 18-21, wobei das Vergleichen einer tatsächlichen Größe an dem ersten Schaltungsknoten (310; 608) mit einer erwarteten Größe umfasst: Bestimmen, ob eine tatsächliche der Halbleitereinrichtung über den ersten Schaltungsknoten (310; 608) bereitgestellte Spannung gleich einer erwarteten Spannung ist.
Verfahren nach einem der Ansprüche 18-22, wobei das Vergleichen einer tatsächlichen Größe an dem ersten Schaltungsknoten (310; 608) mit einer erwarteten Größe umfasst: Bestimmen, ob ein tatsächlicher der Halbleitereinrichtung über den ersten Schaltungsknoten (310; 608) bereitgestellter Strom gleich einem erwarteten Strom ist.
Einrichtung zum Schutz eines Halbleiterelements (308; 604) vor elektrostatischen Entladungen, wobei die Einrichtung umfasst: ein Triggerelement (314; 612) zum Überwachen einer Größe ausgewählt aus Spannung, Strom und Leistung an einem ersten Schaltungsknoten (310; 608) und zum Bereitstellen eines Triggersignals, welches angibt, ob die überwachte Größe repräsentativ für einen eingehenden ESD-Puls ist, einen zwischen den ersten Schaltungsknoten (310; 608) und einen zweiten Schaltungsknoten (312; 610) gekoppelten variablen Widerstand (308; 606), welcher eingerichtet ist, selektiv Leistung des eingehenden ESD-Pulses, sofern er vorliegt, von dem ersten Schaltungsknoten (310; 608) zu dem zweiten Schaltungsknoten (312; 610) und weg von dem Halbleiterelement (308; 604) basierend auf einer Steuerspannung abzuleiten, eine Gatetreiberschaltung (316; 614), um einem Steueranschluss des variablen Widerstands (308; 606) eine Steuerspannung bereitzustellen, um das selektive Ableiten von Strom zu ermöglichen, wobei die Steuerspannung auf dem Triggersignal und einem Steuersignal basiert, wobei das Steuersignal selektiv die Steuerspannung während der gesamten Dauer des eingehenden ESD-Pulses anpasst, um den durch den variablen Widerstand (308; 606) abgeleiteten Strom zu begrenzen, um zu verhindern, dass eine tatsächliche Spannung zwischen dem ersten Schaltungsknoten und dem zweiten Schaltungsknoten zu weit absinkt, sodass das Halbleiterelement auch im ESD-Fall mit seiner erwarteten Versorgungsspannung versorgt wird.
ESD-Schutzeinrichtung nach Anspruch 24, wobei der variable Widerstand einen n-Typ Transistor (606) umfasst.
ESD-Schutzeinrichtung nach Anspruch 24 oder 25, wobei der variable Widerstand einen Tyristor umfasst.
ESD-Schutzeinrichtung nach einem der Ansprüche 24-26, wobei das Triggerelement (612) umfasst: einen Widerstand (618) und einen Kondensator (620), wobei zwischen dem Widerstand (618) und dem Kondensator (620) ein Triggerknoten (624) angeordnet ist, wobei der Triggerknoten (624) das Triggersignal bereitstellt.
ESD-Schutzeinrichtung nach einem der Ansprüche 24-27, wobei kontinuierlich die Spannung an dem ersten Schaltungsknoten (310; 608) während eines ESD-Pulses überwacht und das Steuersignal bereitstellt wird, um selektiv die Gatespannung während des ESD-Pulses einzustellen.