DE69021915T2 - MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom. - Google Patents

MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom.

Info

Publication number
DE69021915T2
DE69021915T2 DE69021915T DE69021915T DE69021915T2 DE 69021915 T2 DE69021915 T2 DE 69021915T2 DE 69021915 T DE69021915 T DE 69021915T DE 69021915 T DE69021915 T DE 69021915T DE 69021915 T2 DE69021915 T2 DE 69021915T2
Authority
DE
Germany
Prior art keywords
region
cells
regions
adjacent
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69021915T
Other languages
English (en)
Other versions
DE69021915D1 (de
Inventor
Bantaval Jayant Baliga
Deva Narayan Pattanayak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Application granted granted Critical
Publication of DE69021915D1 publication Critical patent/DE69021915D1/de
Publication of DE69021915T2 publication Critical patent/DE69021915T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Die vorliegende Erfindung betrifft Metalloxid-Halbleiter-Einrichtungen (MOS-Einrichtungen) und spezieller eine neue MOS- Steuerstruktur zum Vorsehen eines Steuerstroms, der eine genaue Wiedergabe des Gesamtstromes ist, der dann in einem Transistor mit isolierter Gateelektrode (IGT) fließt.
  • Der Gesamtstrom, welcher durch einen betriebsbereiten IGT fließt, besteht aus zwei Komponenten: Der MOS-Kanalstrom und der bipolare Strom. Der MOS-Kanalstrom fließt abhängig von einer Spannung, welcher an das Gate des IGT angelegt wird, und der bipolare Strom ist der Strom, welcher von einem bipolaren Transistor geführt wird, der durch die unteren drei Halbleiterschichten des IGT gebildet wird, wenn eine Spannung auch an die Anode des IGT angelegt wird.
  • Eine im Stand der Technik bekannte IGT-Steuerstruktur, welche die Erfassung des bipolaren Stroms erlaubt, weist einen Kontakt für den Basisbereich auf, der über einen Lese- oder Prüfwiderstand mit Masse verbunden ist. Diese bipolare Steuerung ist mit unerwünschten Ungenauigkeiten behaftet, weil der bipolare Strom dem Hauptstrom des IGT möglicher nicht linear folgt, weil die Verstärkung des bipolaren Transistors schwankt, und die Elektronen und Löcher im Driftbereich des IGT-Substrats aufgrund der Lebensdauer der Majoritäts- und Minoritätsstromträger rekombinieren. Zusätzlich kann der bipolare Strom während des Abschaltens eine unerwünscht große Potentialdifferenz über dem Lesewiderstand, zwischen dem Basisbereich des IGT und Masse, relativ zu der Kathode der Haupt- IGT-Zelle und Masse entwickeln, die einen Lawinendurchbruch der Haupt-IGT-Zelle verursachen kann.
  • Bei einer weiteren IGT-Steuerstruktur kann die Summe aus dem MOS-Kanalstrom und dem bipolaren Strom erfaßt werden. Diese MOS-Steuerstruktur weist einen gemeinsamen Kontakt auf, der elektrisch sowohl mit dem Emitterbereich als auch dem Basisbereich des IGT verbunden ist, und über einen Lesewiderstand mit Masse verbunden ist. Diese Steuerstruktur folgt dem Strom des Haupt-IGT genauer, auch sie kann jedoch während des Abschaltens die unerwünscht große Potentialdifferenz über den Lesewiderstand entwickeln, die den Lawinendurchbruch des IGT verursachen kann.
  • Die EP-A-0 139 998 offenbart eine Halbleiter-Leistungseinrichtung, welche eine Vielzahl von stromführenden Zellen aufweist, von denen eine Mehrheit einen Hauptstromabschnitt und eine Minderheit einen Emulationsstromabschnitt umfaßt. Ein Abschlußbereich der Einrichtung umgibt sowohl den Hauptstromabschnitt als auch den Emulationsstromabschnitt. Der Strompegel in dem Emulationsstromabschnitt emuliert den Strompegel in dem Hauptstromabschnitt, wobei er nur einen Bruchteil des Stromes des Hauptstromabschnittes darstellt.
  • Es ist daher eine Hauptaufgabe der vorliegenden Erfindung, eine neue IGT-MOS-Steuerstruktur vorzusehen, die nicht den oben erläuterten Nachteilen unterliegt, einen einfachen Aufbau hat und kostengünstig hergestellt werden kann, und die als eine MOS-Steuerung für eine Vielzahl von IGT-Zellen, welche in einer Gitterstruktur verbunden sind, vorgesehen werden kann, indem die Gitterstruktur modifiziert wird.
  • Diese und weitere Aufgaben der Erfindung sowie deren Merkmale und Vorteile ergeben sich aus den folgenden detaillierten Beschreibung in Verbindung mit den Zeichnungen, in welchen dieselben Bezugszeichen gleiche Elemente bezeichnen.
  • Die vorliegende Erfindung sieht also, wie in Anspruch 1 definiert, eine Transistoreinrichtung mit isolierter Gateelektrode vor, die in einem Halbleitersubstrat angeordnet ist, das eine erste Substratoberfläche und eine zweite Substratoberfläche aufweist, mit den folgenden Merkmalen: Einen ersten Bereich aus einem Halbleiterwerkstoff einer ersten Leitfähigkeitsart, welcher bei der zweiten Substratoberfläche endet; eine erste Hauptelektrode, welche den ersten Bereich mit einem ersten Anschluß der Einrichtung elektrisch verbindet; einen zweiten Bereich aus einem Halbleiterwerkstoff einer zweiten Leitfähigkeitsart, der ein Driftbereich ist, mit einer ersten Oberfläche, welche den ersten Bereich körperlich berührt, und mit einer zweiten, der ersten Oberfläche gegenüberliegenden Oberfläche, welche bei der ersten Substratoberfläche freiliegt; einen dritten Bereich aus dem Halbleiterwerkstoff der ersten Leitfähigkeitsart, der ein Basisbereich ist und in dem zweiten Bereich angeordnet ist und eine gemeinsame Grenze mit dem zweiten Bereich hat, welche bei der ersten Substratoberfläche freiliegt; wenigstens einen vierten Bereich aus dem Halbleiterwerkstoff der zweiten Leitfähigkeitsart, der in dem dritten Bereich benachbart zu einem ersten Abschnitt der Grenze des dritten Bereichs angeordnet ist; eine zweite Hauptelektrode, welche sämtliche vierten Bereiche und den benachbarten dritten Bereich mit einem zweiten Anschluß der Einrichtung elektrisch verbindet; wenigstens einen fünften Bereich aus dem Halbleiterwerkstoff der zweiten Leitfähigkeitsart, der in dem dritten Bereich benachbart zu einem zweiten Abschnitt der Grenze des dritten Bereichs, welcher sich von dem ersten Grenzabschnitt unterscheidet, angeordnet ist; eine isolierte Gateelektrode, welche sowohl über beiden Grenzabschnitten des dritten Bereichs als auch über einem benachbarten Abschnitt des zweiten Bereichs und über einem benachbarten Abschnitt des dritten Bereichs, der zwischen dem zweiten Bereich und sämtlichen vierten und fünften Bereichen angeordnet ist, liegt; wobei ein Kanalstrom (IMOSa+IMOSb+IMOSc) zum Fließen durch den ersten Grenzabschnitt des dritten Bereichs und zwischen der ersten und der zweiten Hauptelektrode gebracht, und zwar abhängig von dem Anlegen einer Vorspannung zwischen der zweiten Hauptelektrode und einem Gate-Anschluß der Einrichtung, welche mit der Gateelektrode verbunden ist; und eine Steuervorrichtung, welche sämtliche fünfte Bereiche mit einem dritten Anschluß der Einrichtung elektrisch verbindet, wodurch ein Steuerstrom (Ip) vorgesehen wird, der durch den dritten Anschluß fließt, und zwar abhängig von dem Anlegen einer Vorspannung an den Gate- Anschluß der Einrichtung; dadurch gekennzeichnet, daß die Steuervorrichtung eine Elektrode aufweist, die von der zweiten Hauptelektrode elektrisch getrennt ist und auf der ersten Substratoberfläche in elektrischem Kontakt nur mit sämtlichen fünften Bereichen angeordnet ist; wobei der Steuerstrom (Ip) eine Größe hat, die im wesentlichen gleich einem festen Anteil des Kanalstromes (IMOSa+IMOSb+IMOSc) ist, der dann fließt.
  • Spezielle Ausführungsformen des Transistors gemäß dieser Erfindung sind in den abhängigen Ansprüchen 2 bis 9 offenbart.
  • Die vorliegende Erfindung sieht ein Verfahren zum Vorsehen eines Steuerstroms in der Transistoreinrichtung mit isolierter Gateelektrode, gemäß der in einer der Ansprüche 4 bis 9 offenbarten Ausführungsform, mit den Merkmalen von Anspruch 10 vor.
  • Die Beschreibung und die Zeichnungen beziehen sich auf eine Ausführungsform der Erfindung, bei der eine MOS-Steuerstruktur zum Erfassen des gesamten Stromes, welcher durch eine Mehrzahl von IGT-Zellen fließt, die in einem Gitter-Netzwerk angeordnet sind, eine Vielzahl von Steuer-Emitterelektroden aufweist, die jeweils in elektrischen Kontakt mit wenigstens einem Steuer- Emitterbereich einer ersten Vielzahl der Mehrzahl von IGT-Zellen ist. Ein metallener Kontaktstreifen ist elektrisch mit jeder der mehreren Emitterelektroden verbunden und der Metallstreifen ist über einen Lesewiderstand an Masse angeschlossen.
  • Jede der ersten Vielzahl und eine zweite Vielzahl der Mehrzahl der IGT-Zellen weist einen Bereich einer ersten Leitfähigkeitsart mit einer Oberfläche auf, die in Kontakt mit einer ersten Hauptelektrode ist, um die Einrichtung an eine externe Schaltung anzuschließen. Ein Driftbereich einer zweiten Leitfähigkeitsart liegt über einer weiteren Oberfläche dieses Bereiches und kontaktiert sie. Ein Basisbereich der ersten Leitfähigkeitsart ist in dem Driftbereich ausgebildet, wobei eine Vielzahl von Emitterbereichen der zweiten Leitfähigkeitsart in dem Basisbereich ausgebildet ist. Die Emitterbereiche sind durch einen Grenzabschnitt des Basisbereiches von dem Driftbereich getrennt. Eine isolierte Gateelektrode liegt über dem gesamten Driftbereich, dem Grenzabschnitt des Basisbereiches und einem Segment jedes Emitterbereiches, wodurch ein Kanal über dem Grenzabschnitt des Gate-Bereichs gebildet wird, wenn eine Spannung an das Gate angelegt wird, so daß ein Kanalstrom zwischen dem Driftbereich und den Emitterbereichen fließen kann.
  • Über dem Lesewiderstand wird eine Spannung erzeugt, wenn der Kanalstrom von dem wenigstens einen Steuer-Emitterbereich der ersten Vielzahl von IGT-Zellen durch den Lesewiderstand gegen Masse fließt. Die Widerstandsspannung kann mit einer Bezugsspannung verglichen werden, um die IGT-Zellen abzuschalten, wenn die Widerstandsspannung das Niveau der Bezugsspannung überschreitet.
  • Die MOS-Steuerstruktur gemäß der obigen Definition liefert eine Angabe des gesamten Stromes, welcher durch die Einrichtung fließt, indem sie nur die Größe des Kanalstromes mißt, der in dem mindestens einen Steuer-Emitterbereich der ersten Vielzahl von IGT-Zellen fließt. Die kombinierten Kanalströme, welche in allen Steuer-Emitterbereichen und in der MOS-Steuerstruktur fließen, bestimmen einen Steuerstrom. Da die gesamte Anzahl der Zellen aus der ersten Vielzahl und die gesamte Anzahl der Zellen aus der zweiten Vielzahl der Mehrzahl von IGT- Zellen bekannt sind, kann das Verhältnis des Steuerstroms zu dem gesamten in der Einrichtung fließenden Strom ermittelt werden; ein großer Steuerstrom, welcher einem verhältnismäßig großen Gesamtstrom entspricht, erzeugt daher eine große Spannung über dem Lesewiderstand, wobei die IGT-Zellen abgeschaltet werden, wenn das Niveau der Bezugsspannung überschritten wird.
  • Ein Verfahren zum Vorsehen einer MOS-Steuerstruktur für eine Mehrzahl von IGT-Zellen, welche in einem Gitter-Netzwerk ausgebildet sind, umfaßt die folgenden Verfahrensschritte: Bestimmen wenigstens eines Emitterbereiches jeder IGT-Zelle aus einer ersten Vielzahl der Mehrzahl von IGT-Zellen; Aufbringen einer Vielzahl von Steuer-Emitterelektroden in elektrischem Kontakt mit jedem der bestimmten Emitterbereiche; und Herstellen eines metallenen Kontaktstreifens, der mit der Vielzahl der Steuer-Emitterelektroden verbunden und von einer zweiten Hauptelektrode der Mehrzahl von IGT-Zellen elektrisch getrennt ist, um das elektrische Anschließen der Steuerstruktur zu vereinfachen. Der metallene Kontaktstreifen kann über einen Lesewiderstand elektrisch mit Masse verbunden werden, um eine Spannung über dem Lesewiderstand vorzusehen, die von dem Kanalstrom abhängig ist.
  • In den Figuren zeigen:
  • Figur 1 eine Schnittdarstellung einer MOS-Steuerstruktur zum Erfassen eines bipolaren Stromes nach dem Stand der Technik,
  • Figur 2 eine Schnittdarstellung einer MOS-Steuerstruktur zum Erfassen der Summe aus dem MOS-Kanalstrom und dem bipolaren Strom nach dem Stand der Technik,
  • Figur 3 eine Draufsicht auf einen Teil eines Gitternetzwerks aus IGT-Zellen nach dem Stand der Technik,
  • Figuren 4, 5 und 6 Schnittdarstellungen durch das in Figur 3 gezeigte Gitternetzwerk nach dem Stand der Technik längs den Linien 4-4, 5-5 bzw. 6-6,
  • Figur 7A eine schematische Draufsicht auf ein Gitternetzwerk aus IGT-Zellen mit einer MOS-Steuerstruktur gemäß der vorliegenden Erfindung,
  • Figur 7B eine detaillierte Draufsicht auf einen Teil des Gitternetzwerkes von Figure 7A,
  • Figur 8A eine Schnittdarstellung des Gitternetzwerkes von Figur 7B längs der Linie 8A-8A,
  • Figur 8B eine Schnittdarstellung des Gitternetzwerkes von Figur 7B längs der Linie 8B-8B.
  • In Figur 1 ist eine Einrichtung 10 nach dem Stand der Technik mit einer MOS-Steuerstruktur gezeigt, welche einen bipolaren Strom Ibip erfaßt, der dem Strom entspricht, welcher von dem bipolaren Transistor geführt wird, der durch die unteren drei Halbleiterschichten eines IGT gebildet wird. Die Einrichtung 10 umfaßt ein Halbleitersubstrat 12 mit einer Hauptsubstratoberfläche 14 und einem Bereich 16 aus einem Halbleiterwerkstoff eines ersten Leitfähigkeitstyps (z.B. einen Kathodenbereich des N-Typs). Der Bereich 16 hat eine Unterseite 18, die auch die Unterseite des Halbleitersubstrats 12 ist, welche von der Hauptsubstratoberfläche 14 abgewandt ist. Eine Hauptelektrode 20 ist auf der Unterseite 18 aufgebracht, und ein Hauptanschluß 20a ist vorgesehen, um die Einrichtung an einen externen Schaltkreis anzuschließen. Ein Driftbereich 22 aus einem Halbleiterwerkstoff eines zweiten Leitfähigkeitstyps (z.B. des P-Typs) grenzt an einer Oberfläche 17 eines weiteren Bereichs an, welcher von der Unterseite 18 abgewandt ist. Der Driftbereich 22 kann einen wenig dotierten oberen Abschnitt 22a und einen stärker dotierten unteren Abschnitt 22b aufweisen, um eine höhere Durchbruchsspannung und einen niedrigeren Spannungsabfall in Vorwärtsrichtung vorzusehen, wenn die Einrichtung 10 arbeitet. Ein ringförmiger Basisbereich 24 des ersten Leitfähigkeitstyps ist in dem Driftbereich 22 ausgebildet; eine Öffnung 26 ist durch das Zentrum des Basisbereichs 24 ausgebildet, so daß ein Teil 23 des Driftbereichs 22 sich in die Hauptsubstratoberfläche 14 (in einer Öffnung 26) hinein erstreckt. Ein Emitterbereich 28 des zweiten Leitfähigkeitstyps ist in einem Abschnitt 24a des Basisbereiches unmittelbar unter der Hauptoberfläche 14 und mit einem ausreichenden Abstand von dem angrenzenden Abschnitt 23 des Driftbereiches ausgebildet, um einen Grenzabschnitt 30 des Basisbereiches zwischen dem Emitterbereich 28 und dem Abschnitt 23 des Driftbereiches vorzusehen. Eine Gateelektrode 32 ist benachbart zu der Substratoberfläche 14 angeordnet und von dieser durch eine Schicht aus einem isolierenden Werkstoff 34 getrennt. Ein Gateanschluß 32a ist vorgesehen, um die Gateelektrode 32 mit einem externen Schaltkreis zu verbinden. Die Gateelektrode 32 liegt über: dem Abschnitt 23 des Driftbereiches, dem Grenzabschnitt 30 und einem Segment des Emitterbereiches 28. Das Auftreten einer Spannung an der Gateelektrode 32, relativ zu einer ersten Elektrode 36 (welche den Emitterbereich 28 kontaktiert), erzeugt einen Kanal 37 (der durch die gestrichelt gezeichnete Grenze dargestellt ist) durch den Grenzabschnitt 30 des Basisbereiches, so daß ein Kanal Strom IMOS zwischen dem Driftbereich 22 und dem Emitterbereich 28 fließen kann, wenn die Vorspannung die richtige Amplitude und Polarität hat. Die erste Elektrode 36 ist elektrisch mit sowohl dem Emitterbereich 28 als auch mit dem benachbarten Abschnitt 24a des Basisbereiches verbunden, und sie ist ferner über einen Anschluß 36a mit einem externen Massepotential verbindbar. Eine zweite Elektrode 38 ist mit einem weiteren Abschnitt 24b des Basisbereiches verbunden, und sie ist über einen Anschluß 38a und über einen Lesewiderstand 40 mit einem Massepotential verbindbar.
  • Ein bipolarer Strom Ibip fließt von Masse durch den Widerstand 40 und über die zweite Elektrode 38 durch die Einrichtung zu der Hauptelektrode 20; ein Kanalstrom IMOS und ein bipolarer Strom I'bip fließen während des Betriebs der Einrichtung 10 von Masse über die erste Elektrode 36 zu der Hauptelektrode 20 durch die Einrichtung. Der Gesamtstrom Ia, welcher durch die Einrichtung fließt, ergibt sich dann aus der Addition dieser Ströme, wie in Figur 1 schon gezeigt, d.h., Ia = IMOS + I'bip + Ibip. Der durch den Widerstand 40 fließende Bipolarstrom Ibip erzeugt eine Lesespannung Vsense über dem Widerstand, welche eine Anzeige der Größe des Hauptstroms Ia und daher des gesamten durch die ganze Einrichtung 10 fließenden Stromes vorsieht. Die Lesespannung kann mit einer Bezugsspannung verglichen werden, und die Einrichtung kann abgeschaltet werden, wenn die erfaßte Spannung den Bezugswert überschreitet.
  • Dieses Verfahren zum Vorhersagen des gesamten durch die Einrichtung 10 fließenden Stromes durch Erfassen des bipolaren Stromes Ibip kann ungenau sein, weil der bipolare Strom dem Gesamtstrom Ia der Einrichtung aufgrund von Schwankungen des Verstärkungsfaktors des bipolaren Transistors nicht notwendigerweise linear folgt, wobei der bipolare Transistor durch den Abschnitt 24b des Basisbereiches, den Driftbereich 22 und den Anodenbereich 16 gebildet wird. Diese Schwankungen des Verstärkungsfaktors können durch Ablagerungen entstehen, welche sich in der Nähe eines PN-Übergangs 42, der zwischen dem Driftbereich 22 und dem Bereich 16 besteht, an den Rändern des Halbleitersubstrats 12 während der Herstellung der Einrichtung 10 ansammeln. Der Verstärkungsfaktor des bipolaren Transistors und die Genauigkeit, mit welcher der bipolare Strom Ibip dem Gesamtstrom Ia in der Einrichtung folgt, kann auch durch die Rekombinationsaktivität der Elektronen und Löcher in dem Driftbereich 22 beeinflußt werden. Zusätzlich kann aufgrund der hohen Potentialdifferenz zwischen Kontakt 38 und Masse während des Abschaltens der Einrichtung bei dem Kontakt 36 eine hohe Potentialdifferenz über dem Widerstand 40 relativ zu dem Massepotential erzeugt werden, bei der ein Lawinendurchbruch an den in Sperrichtung vorgespannten PN-Übergängen in der Einichtung auftreten kann.
  • In Figur 2 ist eine weitere Einrichtung 10' nach dem Stand der Technik gezeigt, welche eine MOS-Steuerstruktur aufweist, die auch die Erfassung der Kombination aus dem MOS-Kanalstrom IMOS und dem bipolaren Strom Ibip erlaubt. Die Einrichtung 10' weist im wesentlichen dieselben Bereiche wie die Einrichtung 10 von Figur 1 auf, und sie hat ferner wenigstens einen zusätzlichen Emitterbereich 46, der in einem weiteren Abschnitt 24b' des Basisbereiches (getrennt von dem Emitterbereich 28') und mit einem Abstand zu dem Abschnitt 23' des Driftbereiches ausgebildet ist, um einen weiteren Grenzabschnitt 48 des Basisbereiches zwischen diesen vorzusehen. Die Grenzabschnitte 30' bzw. 48 des Basisbereiches können geringer dotiert sein als die entsprechenden Basisbereiche 24a' und 24b' sein, um die Durchbruchsspannung über den entsprechenden PN-Übergängen 49a und 49b in der Nähe der Grenzabschnitte 30' bzw. 48 des Grenzbereiches zu erhöhen.
  • Die Gateelektrode 32', welche benachbart zu der Substratoberfläche 14' angeordnet und von dieser durch eine Isolationsschicht 34' getrennt ist, liegt über: einem Abschnitt 23' des Driftbereiches, den Grenzabschnitten 30' und 48 und einem Segment jedes Emitterbereiches 28' und 46, so daß Kanäle 37' und 47 (welche durch gestrichelte Grenzenlinien dargestellt sind) durch die Grenzabschnitte 30' bzw. 48 des Basisbereiches erzeugt werden, damit ein Kanalstrom I'MOS zwischen dem Abschnitt 23' des Driftbereiches und dem Emitterbereich 28' fließen kann und damit der Kanalstrom IMOS zwischen dem Abschnitt 23' des Driftbereiches und dem Emitterbereich 26 fließen kann, wenn eine Vorspannung geeigneter Amplitude und Polarität über den Anschluß 32'a an die Gateelektrode 32' angelegt wird.
  • Die zweite Elektrode 38' ist elektrisch sowohl mit dem Emitterbereich 46 als auch dem Basisbereich 24b' der Einrichtung verbunden, so daß sowohl der MOS-Kanalstrom IMOS als auch der bipolare Strom Ibip durch den Widerstand 40' fließt, wenn die Einrichtung 10' arbeitet. Die zweite Elektrode 38' ist über den Anschluß 38'a mit dem Widerstand 40' verbunden. Die Spannung V'sense über dem Widerstand 40', welche durch diese kombinierten Ströme erzeugt wird, kann mit einer Bezugsspannung verglichen werden, und wenn diese Bezugsspannung überschritten wird, kann die Einrichtung 10' abgeschaltet werden.
  • Diese Steuerstruktur nach dem Stand der Technik zum Erfassen der Kombination aus dem MOS-Kanalstrom und dem bipolaren Strom, um eine Angabe der Größe des Hauptstroms I'a zu erhalten, welcher durch den IGT fließt, weißt aus denselben Gründen inhärente Ungenauigkeiten auf, die bereits mit Bezug auf die bipolare Steuerung von Figur 1 beschrieben wurden. Zusätzlich kann während des Abschaltens der Einrichtung weiterhin der bipolare Strom durch den Widerstand 40' fließen, und es kann eine große Potentialdifferenz zwischen der zweiten Elektrode 38' und Masse relativ zu dem Massepotential bei der ersten Elektrode 36' auftreten. Diese Potentialdifferenz kann so groß sein, daß sie einen Lawinendurchbruch der PN-Übergänge innerhalb der Einrichtung, welche in Sperrrichtung vorgespannt sind, bewirkt.
  • Eine weitere Einrichtung 50 nach dem Stand der Technik, welche in Figur 3 gezeigt ist, weist eine Mehrzahl von miteinander verbundenen IGT-Zellen auf, welche in einem Gitternetzwerk ausgebildet sind. Die IGT-Zellen werden grundsätzlich an ihren Gateelektroden 64, einer gemeinsamen Anodenelektrode (in Figur 3 nicht gezeigt) und einer gemeinsamen Kathodenelektrode (in Figur 3 nicht gezeigt) verbunden, so daß mehrere Zellen gemeinsam eingesetzt werden können, um die Spannungs- und Stromkapazität der gesamten Einrichtung zu verbessern. Während einzelne Zellen mit dem wesentlichen runder Form dargestellt sind, könnten auch andere geometrische Formen verwendet werden. Die Figuren 4, 5 und 6 zeigen Querschnitte des Gitternetzwerkes von Figur 3, die längst der Linien 4-4, 5-5 bzw. 6-6 geschnitten wurde. Zunächst mit Bezug auf die Figuren 3 und 4 erkennt man, daß die Gitterstruktur in einem Halbleitersubstrat 52 ausgebildet ist, welches eine Hauptsubstratoberfläche 54 aufweist. Das Substrat 52 weist einen Bereich 56 eines ersten Leitfähigkeitstyps (z.B. einen Kathodenbereich des (N+)-Typs) auf, der bei einer Unterseite 58 des Substrats endet. Eine Hauptelektrode 60 steht in elektrischem Kontakt mit dem Bereich 56 bei der Unterseite 58, und ein Driftbereich 62 eines zweiten Leitfähigkeitstyps (z.B. des P-Typs) liegt bei einer Oberfläche 63, die von der Unterseite 58 abgewandt ist, über und in Kontakt mit dem Bereich 56. Der Driftbereich 62 kann einen gering dotierten oberen Abschnitt 62a und einen stärker dotierten unteren Abschnitt 62b aufweisen, um eine hohe Durchbruchsspannung und einen geringeren Spannungsabfall in Vorwärtsrichtung vorzusehen, wenn die Einrichtung 50 arbeitet. Mehrere Gateelektroden 64 sind benachbart zu der Hauptsubstratoberfläche 54 und von dieser durch eine Isolationsschicht 66 getrennt angeordnet. Benachbarte Gateelektroden sind miteinander durch Gatebrücken 68 verbunden, welche am besten in den Figuren 3 und 6 gezeigt sind. Die Gatebrücken 68 sind ebenfalls durch die Isolationsschicht 66 von der Substratoberfläche 54 getrennt. Für eine klare Darstellung ist die Isolationsschicht 66 in Figur 3 nicht gezeigt.
  • Ein Basisbereich 70 des ersten Leitfähigkeitstyps wird durch Öffnungen 72 in dem Driftbereich 62, welche zwischen den Gateelektroden 64 und den Gatebrücken 68 in der Hauptsubstratoberfläche 54 ausgebildet sind, in den Driftbereich 62 eindiffundiert; der Basisbereich 70 wird seitlich unter die Gatebrücken 68 und teilweise unter die Gateelektroden 64 eindiffundiert, wie am besten in den Figuren 4 und 6 dargestellt ist. Ein teilweise unter die Gateelektroden 64 in Figur 4 eindiffundierter Abschnitt 70a des Basisbereiches und ein seitlich unter die Gatebrücken 68 in Figur 6 eindiffundierter Abschnitt 70b des Basisbereiches können beide relativ zu dem Rest des Basisbereiches 70 weniger dotiert sein, um die Durchbruchsspannung des PN-Übergangs zwischen dem Basisbereich 70 und dem Abschnitt des Driftbereiches 62 in der Nähe der Hauptsubstratoberfläche 54 zu verbessern. Die Gateelektroden 64 können während der Ausbreitung des Basisbereiches 70 als eine Maske dienen, und es werden deshalb mehrere Öffnungen 74 unter den Gateelektroden 64 in dem Basisbereich 70 ausgebildet; Ein Abschnitt 75 des Driftbereiches erstreckt sich durch jede Öffnung 74 zu der Substratoberfläche 54. Mehrere Emitterbereiche 76 des zweiten Leitfähigkeitstyps werden durch die Öffnungen 72 in den Basisbereich 70 eindiffundiert. Ferner werden Emitterbereiche 76 seitlich teilweise unter die Gateelektroden 64 eindiffundiert, wie in Figur 4 gezeigt, und diese Emitterbereiche sind von dem Abschnitt 75 des Driftbereiches durch einen Grenzabschnitt 78 des Basisbereiches getrennt.
  • Eine Hauptelektrode 80 zum Herstellen von elektrischen Verbindungen zu den IGT-Zellen der Struktur 50 ist auf der Hauptsubstratoberfläche 54 und in elektrischem Kontakt mit dem Basisbereich 70 und mit dem Emitterbereichen 76 bei den Öffnungen 72 angeordnet. Die Hauptelektrode 80 kann sich zwischen benachbarten Öffnungen 72 über den Gateelektroden 64 und den Gatebrücken 68 erstrecken, und sie wird von der Isolationsschicht 66' mit einem Abstand zu diesen gehalten. Die Hauptelektrode 80 ist der Klarheit halber in Figur 3 nicht gezeigt.
  • Eine detailiertere Erörterung der Gitterstruktur der Figuren 3 bis 6 ist in unserem US Patent Nr. 4 823 176 enthalten, dessen Offenbarung durch Bezugnahme Bestandteil dieses Patentes ist.
  • Der Betrieb der IGT-Zellen setzt ein, wenn ein negatives Potential an die Gateelektroden 64 und an die Hauptelektrode 60, relativ zu dem Potential der Hauptelektrode 80 angelegt wird. Die an die Gateelektroden 64 angelegt negative Spannung verstärkt eine Kanal 82 (der in Figur 4 mit gestrichelten Grenzelinien dargestellt ist) durch die Grenzabschnitte 78 des Basisbereiches, so daß ein Kanalstrom von dem Emitterbereich 76 zu dem Driftbereich 62 fließen kann, und die an die Hauptelektrode 60 angelegte negative Spannung bewirkt, daß ein Strom von der Hauptelektrode 80 durch den bipolaren Transistor, welcher von dem Bereich 56, dem Driftbereich 62 und dem Basisbereich 70 gebildet wird, zu der Hauptelektrode 60 fließt. Dieser Strom ist der bipolare Strom Ibip, und er ist mit dem MOS- Kanalstrom IMOS durch den Verstärkungsfaktor β des bipolaren Transistors verknüpft, das heißt Ibip = β IMOS. Der Gesamtstrom IT durch den IGT entspricht der Summe des MOS-Kanalstromes IMOS und des bipolaren Stromes Ibip; es gilt also It =(1+β) IMOS.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung, die in Figur 7A gezeigt ist, weist eine Einrichtung 100 eine MOS- Steuerstruktur für mehrere IGT-Zellen auf, die in einem Gitternetzwerk oder einer Zellenanordnung ausgebildet sind. Die mehreren IGT-Zellen umfassen eine erste Vielzahl von IGT-Zellen 102 (innerhalb der gestrichelten Grenzlinie) und eine zweite Vielzahl von IGT-Zellen 104 (außerhalb der gestrichelten Grenzlinie). Zu Zwecken der Erläuterung sind in Figur 7A nur die Gateelektroden 106 und Gatebrücken 108 gezeigt, welche benachbarte Gateelektroden verbinden. Die Steuerstruktur weist einen Abschnitt aus wenigstens einer Spalte 110 (oder Zeile oder Diagonalen) der Anordnung aus IGT-Zellen auf, welche ohne Gateelektroden ausgebildet ist und die als eine gatelose Spalte (oder gatelose Zeile) bezeichnet werden kann. Die erste Vielzahl aus IGT-Zellen 102 entspricht dann den IGT-Zellen in den Spalten, welche unmittelbar an die gatelose Spalte 110 angrenzen. Die MOS-Steuerstruktur 112 ist im folgenden mit weiteren Einzelheiten erläutert, grundsätzlich umfaßt sie jedoch einen Streifen aus einem Kontaktmetall 114, der längst der Hauptsubstratoberfläche (nicht gezeigt) der gatelosen Spalte 110 aufgebracht ist und in Verbindung mit mehreren Kontaktmetallbrücken 116 verwendet wird, um jede der mehrere Emitterelektroden 118, welche jeweils in elektrischem Kontakt mit wenigstem einem Emitterbereich (nicht gezeigt) jeder der ersten Vielzahl von IGT-Zellen 102 ist, mit einem Feld 120 aus Kontaktmetall zu verbinden. Der Kontaktmetallstreifen 114, die Metallbrücken 116 und das Feld 120 sind elektrisch von der Hauptsubstratoberfläche getrennt. Das Feld 120 kann einstückig mit dem Kontaktmetallstreifen 114 auf der Hauptsubstratoberfläche in der Nähe einer Kante des Substrats ausgebildet werden, um die elektrische Verbindung des Kontaktmetallstreifens 114 mit einigen anderen Elementen zu vereinfachen, beispielsweise über eine Lesewiderstand 122 mit dem Massepotential. Der Lesewiderstand 122 kann entweder ein extern angeschlossener Widerstand sein, oder er kann während des Herstellungsprozesses auf eine im Stand der Technik allgemein bekannte Weise integral mit der Einrichtung 100 ausgebildet werden, um eine vollständig abgeschlossene Einrichtung vorzusehen.
  • Der Kontaktmetallstreifen 114, die Kontaktmetallbrücken 116 und die Emitterelektroden 118 können aus einer Legierung aus Aluminium und 0,5 Gew.-% Kupfer hergestellt werden. Es können auch andere Zusammensetzungen für das Kontaktmetall verwendet werden, vorausgesezt, daß die verwendete Zusammensetzungen eine gute ohmsche Verbindung zu den Emitterbereichen der ersten Vielzahl 102 gewährleisten und keine Schwierigkeiten auf Grund von Elektronenmigration verursachen, wenn die Einrichtung geglüht oder gesintert wird.
  • Figur 7B ist eine Draufsicht auf einen Teil des Gitternetzwerkes von Figur 7A, die im einzelnen einen Abschnitt der gatelosen Spalte 110 und den Anschluß des Kontaktmetallstreifens 114, der Kontaktmetallbrücken 116 und der Emitterelektroden 118 an wenigstems einen Emitterbereich 124' jeder IGT-Zelle der ersten Vielzahl 102 zeigt. Die Emitterelektroden 118 können auch als Steueremitterelektroden bezeichnet werden, und der wenigstens eine Emitterbereich 124' kann als ein Steueremitterbereich bezeichnet werden. Der Kontaktmetallstreifen 114 und die Metallkontaktbrücke 116 werden auf die Hauptsubstratoberfläche aufgebracht, und sie sind von dieser durch eine Isolationsschicht 126 getrennt. In der Isolationsschicht 126 werden über den Steueremitterbereich 124' der ersten Vielzahl 102 Fenster ausgebildet, so daß die Steueremitterelektroden 118 in elektrischem Kontakt nur mit den Steueremitterbereichen 124' aufgebracht werden können. Die Steueremitterelektroden 118 und die verbleibende Metallisierung der MOS-Steuerstruktur müssen den Basisbereich 128 nicht kontaktieren, in welchen die Steueremitterbereiche 124' eindiffundiert sind. Die Steueremitterelektroden 118 sind im wesentlichen bogenförmig ausgebildet, so daß sie der bogenförmigen Form der Steueremitterbereiche 124' entsprechen, welche um die kreisförmig ausgebildeten Gateelektroden 106 in den Basisbereich 128 eindiffundiert werden. Während die Gateelektroden und die IGT-Zellen in Figur 7B im wesentlichen kreisförmig dargestellt sind, können auch andere geometrische Konfigurationen verwendet werden.
  • Die erste Vielzahl von Zellen 102 und die zweite Vielzahl von Zellen 104 der mehreren IGT-Zellen werden vorzugsweise gleichzeitig während des Herstellungsprozesses ausgebildet, und sie haben ähnliche Strukturen; die beiden Strukturen werden daher gleichzeitig beschrieben, und die Unterschiede werden mit Bezug auf die Figuren 8A und 8B aufgezeigt. Die Struktur der zweiten Vielzahl von Zellen 104 kann ähnlich der Struktur der Einrichtung nach dem Stand der Technik aus den Figuren 3 bis 6 sein. Figur 8A zeigt eine IGT-Zelle 104 der zweiten Vielzahl in einer Schnittdarstellung längst der Linie 8A-8A in Figur 7B, und Figur 8B zeigt eine IGT-Zelle 102 der ersten Vielzahl in Schnittdarstellung längst der Linie 8B-8B in Figur 7B. Die erste Vielzahl von IGT-Zellen und die zweite Vielzahl der IGT- Zellen sind in einem gemeinsamen Halbleitersubstrat 130 ausgebildet, welches eine Hauptsubstratoberfläche 132 und eine Substratunterseite 134 aufweist. Ein Bereich 136 aus einem Halbleiterwerkstoff eines ersten Leitfähigkeitstyps (z.B. ein (N+)-Kathodenbereich) ist in dem Substrat 130 ausgebildet und endet an der Unterseite 134. Eine Hauptelektrode 138 steht bei der Unterseite 134 in elektrischem Kontakt mit dem Bereich 136, und ein Driftbereich 140 aus einem Halbleiterwerkstoff des zweiten Leitfähigkeitstyps (z.B. P) liegt bei einer Oberfläche 142, welche von der Unterseite 134 abgewandt ist, über und in Kontakt mit dem Bereich 136. Ein erster Anschluß 138a ist vorgesehen, um die Hauptelektrode 138 mit einem externen Schaltkreis zu verbinden. Der Driftbereich 140 kann einen gering dotierten oberen Abschnitt 140a und einen stärker dotierten unteren Abschnitt 140b aufweisen, um eine höhere Durchbruchsspannung und einen geringeren Spannungsabfall in Vorwärstrichtung vorzusehen, wenn die Anordnung aus IGT-Zellen arbeitet. Wie zuvor mit Bezug auf Figur 7A erläutert wurde, sind mehrere Gateelektroden 106 benachbart zur Hauptsubstratoberfläche 132 angeordnet und von dieser durch eine Isolierschicht 144 getrennt. Die Gateelektroden 106 und die verbindenden Gatebrücken 108 bilden eine Maske mit mehreren Öffnungen oder Fenstern 146, wie am besten in den Figuren 7A und 7B gezeigt ist. Der Basisbereich 128 aus dem Halbleiterwerkstoff des ersten Leitfähigkeitstyps wird durch die Fenster 146, welche zwischen den Gateelektroden 106 und den Gatebrücken 108 ausgebildet sind, in den Driftbereich 140 eindiffundiert; der Basisbereich 128 wird seitlich unter die Gatebrücken 108 (nicht gezeigt) und seitlich teilweise unter die Gateelektrode 106, wie in Figur 8A gezeigt, eindiffundiert. Der Basisbereich 128 kann eine einzelnen Bereich oder meherere getrennte Basisbereiche umfassen, wenn der Basisbereich 128 nicht seitlich unter die Gatebrücken 108 eindiffundiert ist, um benachbarte Bereiche miteinander zu verbinden. Abschnitte 152a, 152b, 152c und 152d des Basisbereiches, welche teilweise unter die Gateelktrode 106 eindiffundiert sind, können relativ zu dem Rest des Basisbereiches 128 geringer dotiert sein, um die Durchbruchsspannung bei dem PN-Übergang 148 in der Nähe der Hauptsubstratoberfläche 132 zu verbessern.In dem Basisbereich 128 werden unter den Gateelektroden 106 (während der Diffusion des Basisbereiches 128) auf Grund der Maskierungswirkung der Gateelektroden 106 mehrere Öffnungen 150 ausgebildet; jeder Driftbereich 140 weist einen Abschnitt 141 auf, der sich durch eine der Öffnungen 150 zu der Substratoberfläche 132 erstreckt. Mehrere Emitterbereiche 124 und Steueremitterbereiche 124' (in der ersten Vielzahl von Zellen 102) aus dem Halbleiterwerkstoff des zweiten Leitfähigkeitstyps werden durch die Fenster 146 in die Abschnitte 128a, 128b, 128c und 128d des Basisbereiches eindiffundiert, und sie sind in einer im wesentlichen gebogenen Anordnung um jede Gateelektrode 106 herum angeordnet, wie am besten in Figur 7B gezeigt ist. Die Abschnitte 128a, 128b, 128c und 128d des Basisbereiches können Abschnitte eines einzelnen Basisbereiches sein, oder sie können ein Teil eines getrennten Basisbereiches einer Vielzahl von Basisbereichen sein, wenn der Basisbereich 128 nicht seitlich unter die Gatebrücken 108 eindiffundiert ist, um benachbarte getrennte Basisbereiche zu einem einzigen Bereich zu verbinden, wie oben beschrieben wurde. Wie am besten in den Figuren 8A und 8B dargestellt, wird jeder Emitterbereich 124 und jeder Steueremitterbereich 124' seitlich eindiffundiert, so daß er sich teilweise unter die Gateelektrode 106 erstreckt und er ist von dem Abschnitt 141 des Driftbereiches durch zwischengeschaltete Grenzabschnitte 152a, 152b, 152c bzw. 152d des Basisbereiches getrennt.
  • Die Größe der Steuerbereiche 124' der ersten Vielzahl von IGT- Zellen 102, welche die MOS-Steuerstruktur 112 bilden sollen, kann längs der Hauptsubstratoberfläche 132 vergrößert werden, wie in Figur 8B gezeigt, indem durch die Öffnung 146 und in den Basisabschnitt 128d zusätzliches (P+)-Material eindiffundiert wird oder indem ein größeres Fenster 146 in der Maske vorgesehen wird, wenn die mehreren Emitterbereiche 124 und Steueremitterbereiche 124' ursprünglich in den Basisbereich 128 eindiffundiert werden. Die vergrößerte Fläche des Steueremitterbereiches 124', der bei der Hauptsubstratoberfläche 132 freiliegt, vereinfacht das Aufbringen der Steueremitterelektrode 118, und sie verbessert den ohmschen Kontakt zwischen dem Steueremitterbereich 124' und der Steueremitterelektrode 118, wenn die Emitterelektode 118 in Kontakt mit dem Emitterbereich 124' aufgebracht wird, wie in Figur 8B gezeigt.
  • Wie in den Figuren 8A und 8B gezeigt, ist eine Hauptelektrode 154 (in den Figuren 7A und 7B nicht gezeigt) auf der Hauptsubstratoberfläche 132 aufgebracht, und sie kontaktiert sowohl den Basisbereich oder die Basisbereiche 128 als auch die Emitterbereiche 124 der zweiten Vielzahl von Zellen 104 durch die Öffnungen 146. Die Hauptelektode 154 ist auch auf der Hauptsubstratoberfläche 132 in elektrischem Kontakt mit dem Basisbereich 128 und mit den Emitterbereichen 124 der ersten Vielzahl 102 von IGT-Zellen aufgebracht, sie steht jedoch nicht in Kontakt mit den Steueremitterbereichen 124'. Die Hauptelektode 154 kann sich zwischen benachbarten Öffnungen 146 über den Gateelektroden 106 und den Gatebrücken 108 erstrecken, und eine Isolationsschicht 144' gewährleistet, daß die Hauptelektrode 154 ein Abstand zu den Gateelektroden 106 und Gatebrükken 108 einhält. Ein Abschnitt 154a der Hauptelektrode 154, (der in Figur 8A gestrichelt dargestellt ist) würde bei der Öffnung 146 nicht auf die Substratoberfläche 132 aufgebracht werden (oder von dieser entfernt werden), wenn eine erste Vielzahl von IGT-Zellen 102 so ausgebildet würde, daß die Steueremitterelektrode 118 getrennt von der Hauptelektrode 154 hergestellt werden kann. Die Hauptelektode 154 ist mit einem zweiten Anschluß 155 der Einrichtung verbunden, um die Hauptelektrode 154 mit einem externen Schaltkreis zu verbinden.
  • Wie in Figur 8B gezeigt, wird gemäß einer Ausführungsform der vorliegenden Erfindung die Steueremitterelektrode 118 auf die Substratoberfläche 132 in elektrischem Kontakt mit nur dem Steueremitterbereich 124' aufgebracht. Wie zuvor mit Bezug auf die Figuren 7A und 7B beschrieben, ist die Emitterelektrode 118 über einen elektrischen Weg mit dem Massepotential verbunden, welcher die Kontaktmetallbrücke 116, den Kontaktmetallstreifen 114, das Feld 120, einen dritten Anschluß 120a der Einrichtung und den Lesewiderstand 122 ( in Figur 8B gestrichelt gezeichnet) umfaßt. Die Metallisierung der MOS-Steuerstruktur (welche die Emitterelektroden 118, die Kontaktmetallbrücken 116 und den Kontaktmetallstreifen 114 umfaßt) kann während desselben Herstellungsschrittes ausgebildet werden wie die Hauptelektrode 154, um ein einziges Metallisierungsmuster zu bilden, oder sie kann während eines anderen Herstellungsschrittes ausgebildet werden und über Teilen der Hauptelektrode 154 aufgebracht werden, wenn dies notwendig ist, um ein Metallisierungsmuster mit zwei Ebenen auszubilden. In jedem Fall sind die Metallisierungen der MOS-Steuerstruktur der Steuer-Emitterelektroden 118 und der Steuer-Emitterbereiche 124' miteinander verbunden, sie müssen jedoch elektrisch von der Hauptelektrode 154 getrennt sein, beispielsweise durch eine Isolierschicht 156 (Figur 8B). Die Hauptelektrode 154 ist elektrisch über einen Anschluß 155 mit Masse verbunden, wie in Figur 8B gezeigt, um einen Baslsbereich 128 und einen Emitterbereich 124 auf Massepotential zu halten.
  • Wieder mit Bezug auf Figur 8A ist gezeigt, daß im Betrieb die Kanäle 158a und 158b über den Grenzabschnitten 152a bzw. 152b des Basisbereiches zunehmend angereichert werden, wenn über den Gateanschluß 106a relativ zu der Hauptelektrode 154 eine zunehmend negative Spannung an die Gateelektrode 106 angelegt wird. MOS-Kanalströme IMOSa und IMOSb fließen dann von den Emitterbereichen 124 durch die Kanäle 158a und 158b zu dem Abschnitt 141 des Driftbereiches. Ähnlich ist in Figur 8B gezeigt, daß über den Grenzabschnitten 152d bzw. 152c des Basisbereiches Kanäle 159a und 159b zunehmend angereichert werden, und MOS-Kanalströme I'MOS und IMOSc fließen jeweils durch die Kanäle 159a bzw. 159b, wenn die relativ zu der Hauptelektrode 154 zunehmend negative Spannung an die Gateelektrode 106 angelegt wird. Der MOS-Kanalstrom I'MOS fließt ferner von Masse über einen elektrischen Pfad zu dem Steuer-Emitterbereich 124', wobei der elektrische Pfad die Steuer-Emitterelektrode 118, Kontaktmetallbrücken 116, Kontaktmetallstreifen 114, den dritten Anschluß 120a und den Lesewiderstand 122 umfaßt. Die Größe der Spannung über dem Lesewiderstand 122 ist eine Funktion des Widerstandswertes des Widerstands 122 und des Steuerstroms Ip, welcher den kombinierten Kanalströmen I'MOS entspricht, welche durch diese Steuer-Emitterbereiche 124' fließen, die dazu ausgewählt werden, mit dem Kontaktmetallstreifen 114 verbunden zu werden. Die durch den Steuerstrom Ip über dem Widerstand 122 erzeugte Spannung kann nach Bedarf eingesetzt werden, sie kann beispielweise mit einer Bezugsspannung verglichen werden, und wenn die Bezugsspannung überschritten wird, kann die Einrichtung 100 abgeschaltet werden, um das Gerät vor Beschädigungen zu schützen. Da die Spannung über dem Widerstand 122 eine Funktion nur des MOS-Kanalstroms I'MOS und des Widerstandwertes des Widerstandes 122 und nicht des bipolaren Stromes Ibip ist (der von dem bipolaren Transistor geführt wird, welcher aus der Kombination des Basisbereiches 128, des Driftbereiches 140 und des Bereiches 136 gebildet wird), hat die MOS-Steuerstruktur der Einrichtung 100 keine Schwierigkeiten auf Grund von Ungenauigkeiten und Lawinendurchbrüchen, welche bei den zuvor erläuterten MOS-Steuerstrukturen nach dem Stand der Technik aufgetreten sind.
  • Während die vorliegende Erfindung mit Bezug auf Halbleiterbereiche beschrieben wurde, welche ein bestimmten Leitfähigkeitstyp aufweisen, könnten gleichfalls auch Leitfähigkeitstypen mit jeweils den entgegengesetzten Polaritäten sowie mit in entgegengesetzter Richtung fließenden Strömen eingesetzt werden.

Claims (12)

1. Transistoreinrichtung (100) mit isoliertem Gate, die in einem Halbleitersubstrat (130) angeordnet ist, das eine erste Substratoberfläche (132) und eine zweite Substratoberfläche (134) aufweist, mit folgenden Merkmalen:
einen ersten Bereich (136) aus einem Halbleiterwerkstoff einer ersten Leitfähigkeitsart, welcher bei der zweiten Substratoberfläche (134) endet,
eine erste Hauptelektrode (138), welche den ersten Bereich (136) mit einem ersten Anschluß (138a) der Einrichtung (100) elektrisch verbindet,
einen zweiten Bereich (140) aus einem Halbleiterwerkstoff einer zweiten Leitfähigkeitsart, der ein Driftbereich ist, mit einer ersten Oberfläche (142), welche den ersten Bereich (136) körperlich berührt, und mit einer zweiten zu der ersten Oberfläche (142) entgegengesetzten Oberfläche, welche bei der ersten Substratoberfläche (132) freiliegt,
einen dritten Bereich (128) aus dem Halbleiterwerkstoff der ersten Leitfähigkeitsart, der ein Basisbereich ist und in dem zweiten Bereich (140) angeordnet ist und eine gemeinsame Grenze (148) mit dem zweiten Bereich (140) hat, der bei der ersten Substratoberfläche (132) freiliegt,
mindestens einen vierten Bereich (124) aus dem Halbleiterwerkstoff der zweiten Leitfähigkeitsart, der in dem dritten Bereich (128) benachbart zu einem ersten Abschnitt (152a, 152b, 152c) der Grenze (148) des dritten Bereiches angeordnet ist,
eine zweite Hauptelektrode (154), welche sämtliche vierten Bereiche (124) und den benachbarten dritten Bereich (128) mit einem zweiten Anschluß (155) der Einrichtung (100) elektrisch verbindet,
mindestens einen fünften Bereich (124') aus dem Halbleiterwerkstoff der zweiten Leitfähigkeitsart, der in dem dritten Bereich (128) benachbart zu einem zweiten Abschnitt (152d) der Grenze (148) des dritten Bereiches, welcher sich von dem ersten Grenzabschnitt (152a, 152b, 152c) unterscheidet, angeordnet ist,
eine isolierte Gateelektrode (106), welche sowohl über den Grenzabschnitten (152a, 152b, 152c, 152d) des dritten Bereiches als auch über einem benachbarten Abschnitt des zweiten Bereiches (140) und über einem benachbarten Abschnitt des dritten Bereiches (128), der zwischen dem zweiten Bereich (140) und sämtlichen vierten und fünften Bereichen (124, 124') angeordnet ist, liegt,
wobei ein Kanalstrom (IMOSa+IMOSb+IMOSc) zum Fließen durch den ersten Grenzabschnitt (152a, 152b, 152c) des dritten Bereiches und zwischen der ersten und der zweiten Hauptelektrode (138, 154) gebracht wird, und zwar abhängig von dem Anlegen einer Vorspannung zwischen der zweiten Hauptelektrode (154) und einem Gateanschluß (106a) der Einrichtung (100), welcher mit der Gateelektrode (106) verbunden ist, und
eine Steuervorrichtung (118, 116, 114, 120), welche sämtliche fünfte Bereiche (124') mit einem dritten Anschluß (120a) der Einrichtung (100) elektrisch verbindet, wodurch ein Steuerstrom (Ip) vorgesehen wird, der durch den dritten Anschluß (120a) fließt, und zwar abhängig von dem Anlegen einer Vorspannung an den Gateanschluß (106a) der Einrichtung (100),
dadurch gekennzeichnet, daß
die Steuervorrichtung (118, 116, 114, 120) eine Elektrode (118) aufweist, die von der zweiten Hauptelektrode (154) elektrisch getrennt ist und auf der ersten Substratoberfläche (132) in elektrischem Kontakt nur mit sämtlichen fünften Bereichen (124') angeordnet ist,
wobei der Steuerstrom (Ip) eine Größe hat, die im wesentlichen gleich einem festen Anteil des Kanalstromes (IMOSa+IMOSb+IMOSc) ist, der dann fließt.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der dritte Bereich ein einzelner Bereich ist.
3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
der dritte Bereich aus dem ersten Basisbereich und mindestens einem anderen, davon getrennten Basisbereich zusammengesetzt ist, die jeweils erste und zweite Grenzen aufweisen, wobei der zweite Bereich bei der ersten Substratoberfläche freiliegt,
der mindestens eine vierte Bereich in dem mindestens einen getrennten Basisbereich angeordnet ist, wobei der erste Abschnitt der Grenze des dritten Bereiches ein Abschnitt der Grenze dieses zweiten, getrennten Basisbereiches ist,
die zweite Hauptelektrode den mindestens einen vierten Bereich und den benachbarten getrennten Basisbereich mit dem zweiten Anschluß der Einrichtung elektrisch verbindet,
sämtliche fünfte Bereiche in dem ersten Basisbereich angeordnet sind, wobei der zweite Abschnitt der Grenze des dritten Bereiches ein Abschnitt der Grenze des ersten Basisbereiches ist.
4. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß
der dritte Bereich mehrere Öffnungen (150) darin aufweist, wobei jede Öffnung von einem Abschnitt (141) des zweiten Bereiches besetzt ist,
die Einrichtung aus mehreren miteinander verbundenen Zellen zusammengesetzt ist, welche in einer Gitterstruktur angeordnet sind und die ersten, zweiten und dritten Bereiche und die erste Hauptelektrode gemeinsam haben und eine erste Mehrzahl von Zellen (102) aufweisen,
wobei jede Zelle der ersten Mehrzahl (102) folgende Merkmale aufweist:
(a) einen unterschiedlichen ersten Abschnitt der Abschnitte (141) des zweiten Bereiches,
(b) mindestens einen des mindestens einen vierten Bereiches, welcher angrenzend an den ersten Abschnitt (141) des zweiten Bereiches angeordnet ist,
(c) einen Abschnitt der zweiten Hauptelektrode,
(d) mindestens einen des mindestens einen fünften Bereiches, der angrenzend an den ersten Abschnitt (141) des zweiten Bereiches angeordnet ist,
(e) einen Abschnitte der Gateelektrode, der über dem Teil des dritten Bereiches liegt, welcher zwischen dem ersten Abschnitt (141) des zweiten Bereiches und sämtlichen des mindestens einen der vierten und fünften Bereiche angeordnet ist, sowie über mindestens dem Teil des ersten Abschnitts (141) des zweiten Bereiches liegt, der an diesen Teil des dritten Bereiches angrenzt,
wobei der Steuerstrom (Ip) eine Größe hat, die im wesentlichen gleich einem festen Anteil der Summe aller Kanalströme (IMOSc) ist, die dann in den Zellen der ersten Mehrzahl von Zellen (102) fließen.
5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß
sie eine zweite Mehrzahl (104) der mehreren Zellen aufweist, die sich von der ersten Mehrzahl (102) unterscheidet,
wobei jede Zelle der zweiten Mehrzahl (104) folgende Merkmale aufweist:
(a) einen unterschiedlichen zweiten Abschnitt der Abschnitte (141) des zweiten Bereiches,
(b) mindestens einen des mindestens einen vierten Bereiches, der angrenzend an den zweiten Abschnitt (141) des zweiten Bereiches angeordnet ist,
(c) einen Teil der zweiten Hauptelektrode,
(d) keinen des mindestens einen fünften Bereiches,
(e) einen Abschnitt der Gateelektrode, der über dem Teil des dritten Bereiches liegt, welcher zwischen dem zweiten Abschnitt (141) des zweiten Bereiches und sämtlichen des mindestens einen der vierten Bereiche angeordnet ist, sowie über mindestens dem Teil des zweiten Abschnitts (141) des zweiten Bereiches liegt, der an diesen Teil des dritten Bereiches angrenzt,
wobei der Steuerstrom (Ip) eine Größe hat, die im wesentlichen gleich einem festen Anteil der Summe aller Kanalströme (IMOSa, IMOSb, IMOSc) ist, die dann in den Zellen der ersten und der zweiten Mehrzahl von Zellen (102) fließen.
6. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß
der dritte Bereich aus mehreren Basisbereichen zusammengesetzt ist, zwischen denen mehrere Öffnungen (150) liegen, wobei jede Öffnung von einem Abschnitt (141) des zweiten Bereiches besetzt ist,
die Einrichtung aus mehreren miteinander verbundenen Zellen zusammengesetzt ist, welche in einer Gitterstruktur angeordnet sind und die ersten, zweiten und dritten Bereiche und die erste Hauptelektrode gemeinsam haben und eine erste Mehrzahl von Zellen (102) aufweisen,
wobei jede Zelle der ersten Mehrzahl (102) folgende Merkmale aufweist:
(a) einen unterschiedlichen ersten Abschnitt der Abschnitte (141) des zweiten Bereiches,
(b) mindestens einen des mindestens einen vierten Bereiches, welcher angrenzend an den ersten Abschnitt (141) des zweiten Bereiches in einem der getrennten Basisbereiche angeordnet ist,
(c) einen Abschnitt der zweiten Hauptelektrode,
(d) mindestens einen des mindestens einen fünften Bereiches, der angrenzend an den ersten Abschnitt (141) des zweiten Bereiches in dem ersten Basisbereich angeordnet ist,
(e) einen Abschnitt der Gateelektrode, der über dem Teil des ersten Basisbereiches und dem des mindestens einen getrennten Basisbereiches liegt, der zwischen dem ersten Abschnitt (141) des zweiten Bereiches und sämtlichen des mindestens einen der vierten und fünften Bereiche angeordnet ist, sowie über mindestens dem Teil des ersten Abschnitts (141) des zweiten Bereiches liegt, der an diese Teile des ersten und des mindestens einen getrennten Basisbereiches angrenzt,
wobei der Steuerstrom (Ip) eine Größe hat, die im wesentlichen gleich einem festen Anteil der Summe aller Kanalströme (IMOSc) ist, die dann in den Zellen der ersten Mehrzahl von Zellen (102) fließen.
7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß
sie eine zweite Mehrzahl (104) der mehreren Zellen aufweist, die sich von der ersten Mehrzahl (102) unterscheidet,
wobei jede Zelle der zweiten Mehrzahl (104) folgende Merkmale aufweist:
(a) einen unterschiedlichen zweiten Abschnitt der Abschnitte (141) des zweiten Bereiches,
(b) mindestens einen des mindestens einen vierten Bereiches, der angrenzend an den zweiten Abschnitt (141) des zweiten Bereiches in einem weiteren der getrennten Basisbereiche angeordnet ist,
(c) einen Teil der zweiten Hauptelektrode,
(d) keinen des mindestens einen fünften Bereiches,
(e) einen Abschnitt der Gateelektrode, welcher über dem Teil des weiteren der getrennten Basisbereiche liegt, der zwischen dem zweiten Abschnitt (141) des zweiten Bereiches und sämtlichen des mindestens einen der vierten Bereiche angeordnet ist, sowie über mindestens dem Teil des zweiten Abschnitts (141) des zweiten Bereiches liegt, der an diesen Teil des weiteren der getrennten Basisbereiche angrenzt,
wobei der Steuerstrom (Ip) eine Größe hat, die im wesentlichen gleich einem festen Anteil der Summe aller Kanalströme (IMOSa, IMOSb, IMOSc) ist, die dann in den Zellen der ersten und der zweiten Mehrzahl von Zellen (102) fließen.
8. Einrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Steuervorrichtung ferner eine Vorrichtung (122) aufweist, die eine Lesespannung erzeugt, welche auf den Steuerstrom (Ip) anspricht, der durch den dritten Anschluß (120a) fließt.
9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Einrichtung, welche die Lesespannung erzeugt, ein Lesewiderstand (122) ist, der elektrisch mit der Steuerelektrode (118) verbunden ist.
10. Verfahren zum Vorsehen eines Steuerstroms in einer Transistoreinrichtung (100) mit isoliertem Gate nach einem der Ansprüche 4 bis 9, demgemäß die Einrichtung aus mehreren miteinander verbundenen Zellen zusammengesetzt ist, die in einer Gitterstruktur angeordnet sind und den ersten, den zweiten und den dritten Bereich sowie die erste Hauptelektrode gemeinsam haben und eine erste Mehrzahl von Zellen (102) aufweisen, wobei jede Zelle der ersten Mehrzahl einen Gateelektrodenabschnitt und mindestens einen vierten Abschnitt (124) aufweist, mit folgenden Verfahrensschritten:
Bestimmen mindestens einen der vierten Bereiche (124) in mindestens einer ausgewählten Zelle als einen Steuerbereich (124'),
Anschließen einer Steuerelektrode (118), welche von der zweiten Hauptelektrode (124) getrennt und elektrisch isoliert ist, zwischen jedem bestimmten Steuerbereich und dem dritten Anschluß (120a) der Einrichtung, wobei diese auf der ersten Substratoberfläche (132) in elektrischem Kontakt nur mit jedem der bestimmten Steuerbereiche (124') angeordnet ist,
Bewirken, daß ein Gesamtkanalstrom durch den zweiten Anschluß (155) der Einrichtung fließt,
wobei ein Steuerstrom (Ip) einer Größe, die im wesentlichen gleich einem festen Anteil der Summe des gesamten Kanalstroms ist, welcher dann fließt, gleichzeitig durch den dritten Anschluß (120a) fließt.
11. Verfahren nach Anspruch 10, mit dem weiteren Verfahrensschritt:
Erzeugen einer Lesespannung abhängig von dem Steuerstrom (Ip), der durch den dritten Anschluß (120a) fließt.
12. Verfahren nach Anspruch 10, bei dem die Zellen der Mehrzahl von Zellen miteinander in Zeilen und Spalten verbunden sind, welche die Gitterstruktur definieren, und bei dem mehrere Gatebrücken (108) die Gateelektrodenabschnitte (106) benachbarter Zellen miteinander verbinden, mit den weiteren Verfahrensschritten:
- Vermeiden, daß eine ausgewählte Anzahl von Zellen einer ausgewählten (110) Zeile oder Spalte der Gitterstruktur gebildet werden, wobei ein entsprechender gateloser Abschnitt dieser einen (110) Spalte oder Zeile erhalten wird, der keinen Gateelektrodenabschnitt (106) und keine zugeordneten Gatebrücken (108) aufweist,
- Aufbringen eines leitenden Kontaktstreifens (114) auf die erste Substratoberfläche (132) längs des gatelosen Abschnittes der einen (110) Spalte oder Zeile, wobei der leitende Kontaktstreifen (114) alle Steuerelektroden (118) elektrisch miteinander verbindet,
wobei
- der Bestimmungs-Schritt das Auswählen von mindestens einer Zelle unmittelbar angrenzend an den ausgewählten gatelosen Abschnitt der einen (110) Spalte oder Zeile umfaßt, und
- der Verbindungsschritt das elektrische Verbinden des leitenden Kontaktstreifens (114) nur zwischen jeder Steuerelektrode (118) und dem dritten Anschluß (120a) der Einrichtung umfaßt.
DE69021915T 1989-03-27 1990-03-27 MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom. Expired - Fee Related DE69021915T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/329,034 US4980740A (en) 1989-03-27 1989-03-27 MOS-pilot structure for an insulated gate transistor

Publications (2)

Publication Number Publication Date
DE69021915D1 DE69021915D1 (de) 1995-10-05
DE69021915T2 true DE69021915T2 (de) 1996-04-25

Family

ID=23283585

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69021915T Expired - Fee Related DE69021915T2 (de) 1989-03-27 1990-03-27 MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom.

Country Status (5)

Country Link
US (1) US4980740A (de)
EP (1) EP0390485B1 (de)
JP (1) JP3154480B2 (de)
KR (1) KR0155991B1 (de)
DE (1) DE69021915T2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833610B2 (ja) * 1991-10-01 1998-12-09 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
GB9207849D0 (en) * 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor device
JPH06169089A (ja) * 1992-05-07 1994-06-14 Nec Corp 縦型mosfetの製造方法
GB9222455D0 (en) * 1992-10-26 1992-12-09 Philips Electronics Uk Ltd A current sensing circuit
DE4315178A1 (de) * 1993-05-07 1994-11-10 Abb Management Ag IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung
EP0704889A3 (de) * 1994-09-29 1998-10-21 Siemens Aktiengesellschaft Leistungshalbleiterbauelement mit monolithisch integriertem Messwiderstand und Verfahren zu dessen Herstellung
DE19500588A1 (de) * 1995-01-11 1996-07-18 Abb Management Ag Bipolartransistor mit isolierter Steuerelektrode (IGBT) und dreidimensionaler MOS Struktur
KR100206555B1 (ko) * 1995-12-30 1999-07-01 윤종용 전력용 트랜지스터
US6180966B1 (en) 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
KR100256109B1 (ko) * 1997-05-07 2000-05-01 김덕중 전력 반도체 장치
US6121089A (en) * 1997-10-17 2000-09-19 Intersil Corporation Methods of forming power semiconductor devices having merged split-well body regions therein
KR100699552B1 (ko) * 2000-02-10 2007-03-26 인터내쇼널 렉티파이어 코포레이션 단일면 상에 돌출 접촉부를 갖는 수직 전도성의 플립칩디바이스
DE102009028049B3 (de) * 2009-07-28 2011-02-24 Infineon Technologies Ag Leistungshalbleiterbauelement mit Potenzialsonde, Leistungshalbleiteranordnung mit einem eine Potenzialsonde aufweisenden Leistungshalbleiterbauelement und Verfahren zum Betrieb eines Leistungshalbleiterbauelements mit einer Potenzialsonde
CN113097300A (zh) * 2019-12-23 2021-07-09 华润微电子(重庆)有限公司 一种功率器件及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705759B1 (en) * 1978-10-13 1995-02-14 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US4816892A (en) * 1982-02-03 1989-03-28 General Electric Company Semiconductor device having turn-on and turn-off capabilities
US4811072A (en) * 1982-09-24 1989-03-07 Risberg Robert L Semiconductor device
IE55753B1 (en) * 1983-09-06 1991-01-02 Gen Electric Power semiconductor device with main current section and emulation current section
JP2552880B2 (ja) * 1986-11-12 1996-11-13 シリコニックス・インコーポレイテッド 垂直dmosセル構造
JP2513665B2 (ja) * 1987-02-26 1996-07-03 株式会社東芝 絶縁ゲ−ト型サイリスタ
JP2511018B2 (ja) * 1987-02-26 1996-06-26 株式会社東芝 絶縁ゲ−ト型サイリスタの電極配線構造
US4823176A (en) * 1987-04-03 1989-04-18 General Electric Company Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area
US4857977A (en) * 1987-08-24 1989-08-15 General Electric Comapny Lateral metal-oxide-semiconductor controlled triacs
JPH0777262B2 (ja) * 1988-04-19 1995-08-16 日本電気株式会社 縦型電界効果トランジスタ

Also Published As

Publication number Publication date
JP3154480B2 (ja) 2001-04-09
KR0155991B1 (ko) 1998-10-15
DE69021915D1 (de) 1995-10-05
JPH0316268A (ja) 1991-01-24
US4980740A (en) 1990-12-25
KR900015357A (ko) 1990-10-26
EP0390485B1 (de) 1995-08-30
EP0390485A2 (de) 1990-10-03
EP0390485A3 (de) 1991-04-24

Similar Documents

Publication Publication Date Title
DE69513680T2 (de) Laterale hochspannungs-dmos-anordnung mit höherer driftzone
DE4107909C2 (de) Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE69331512T2 (de) Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zur Herstellung desselben
DE3136682C2 (de)
DE69314368T2 (de) Halbleiterbauelement mit isoliertem Gate und dessen Herstellungsverfahren
DE69021915T2 (de) MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom.
DE4037876A1 (de) Laterale dmos-fet-vorrichtung mit reduziertem betriebswiderstand
DE3942640C2 (de) MOS-Halbleitervorrichtung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE3689782T2 (de) Anordnung mit isoliertem Gate.
DE69033594T2 (de) Struktur für Halbleitersubstrat verwendet für IC-Hochleistungsanordnung
DE19914697A1 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE2523221C2 (de)
DE69122598T2 (de) Integrierte Struktur eines bipolaren Leistungstransistors und eines Wiederspannungsbipolartransistors in Emittorschaltungs- oder Halbbrückenanordnung und dies bezügliche Herstellungsverfahren
DE69325994T2 (de) Integrierte Struktur eines Strom-Fühlwiderstandes für Leistungs-MOSFET-Vorrichtungen, insbesondere für Leistungs-MOSFET-Vorrichtungen mit einer Überstrom-Selbst-Schutzschaltung
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE2754412A1 (de) Leistungstransistor und verfahren zu dessen herstellung
DE3689705T2 (de) Zener-Diode.
DE3711033A1 (de) Mosfet-halbleitervorrichtung
DE69026675T2 (de) MIS-Kapazitätselement
DE2850864A1 (de) Halbleiteranordnung mit einem festwertspeicher und verfahren zur herstellung einer derartigen halbleiteranordnung
DE3851175T2 (de) Bipolartransistor mit Heteroübergängen.
DE69118929T2 (de) Halbleiteranordnung mit einem bipolaren Hochfrequenz-Transistor

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee