DE1808928C2 - Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen - Google Patents

Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen

Info

Publication number
DE1808928C2
DE1808928C2 DE1808928A DE1808928A DE1808928C2 DE 1808928 C2 DE1808928 C2 DE 1808928C2 DE 1808928 A DE1808928 A DE 1808928A DE 1808928 A DE1808928 A DE 1808928A DE 1808928 C2 DE1808928 C2 DE 1808928C2
Authority
DE
Germany
Prior art keywords
area
semiconductor
polycrystalline
layer
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1808928A
Other languages
English (en)
Other versions
DE1808928A1 (de
Inventor
Isamu Kanagawa Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE1808928A1 publication Critical patent/DE1808928A1/de
Application granted granted Critical
Publication of DE1808928C2 publication Critical patent/DE1808928C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1.
Ein derartiges Halbleiterbauelement Ist Gegenstand des älteren Rechtes nach der deutschen Patentschrift 14 423. Diese zeigt in Flg. 4 ein Halbleiterbauelement, bei dem die Unterlage 10 und die epitaktische Schicht 12 vom selben Leitfähigkeitstyp sind, so daß der durch EIndlffundleren eines Akzeptstörstoffes in den polykristallinen Bereich 13 erzeugte pn-übergang auch zwischen dem polykristallinen Bereich und der Unterlage verläuft. Der polykristalline Bereich hat demnach einen zur Unterlage entgegengesetzten Leitfähigkeitstyp. Ferner 1st der polykristalline Bereich mit einer Elektrode verbunden. Dabei erstreckt sich jedoch der polykristalline Bereich nicht bis zur vom ersten Bereich abgewandten Oberfläche des zweiten Bereichs. Auch 1st an dieser Stelle keine Elektrode auf Ihm vorgesehen.
Aus der US-PS 31 89 973 Ist ein Halbleiterbauelement bekannt, das einen ersten monokristallinen Halblelterbereich und einen auf diesem aufgedampften zweiten HaIblelterbereich hat. In diesem sind mindestens ein monokristalliner und ein polykristalliner Teilbereich vorgesehen. In den polykristallinen Teilbereich ist ein Störstoff elnduffundiert. Der zweite Halbleiterbereich Ist nicht unmittelbar auf den ersten Halbleiterbereich aufgedampft. Zwischen beiden befindet sich vielmehr eine Sillciumdloxydschicht. Diese ist an einer Stelle durchbrochen. Hier wächst eine epltaktlsche Schicht monokristal-Un auf, auf der Siliciumdioxydschlcht polykristallin. Die Siliciumdioxydschlcht isoliert hierbei den polykristallinen Teilbereich des zweiten Halbleiterbereichs vom ersten Halbleiterbereich. Im fertigen Halbleiterbauelement dient der polykristalline Teilbereich des zweiten Halbleiterbereichs als elektrische Verbindung zum monokristallinen Teilbereich des zweiten Halbleiterbereiches. Dabei kann der pn-übergang zwischen dem aufgedampften Halbleiterbereich seiner Größe und seiner Tiefe nach nicht in einfacher Weise genau vorgegeben werden. Ferner weist der polykristalline Teilbereich eine Störstoffkonzentration auf, die der des monokristallinen Teilbereichs im zweiten Halbleiterbereich entspricht, so daß seine elektrische. Leitfähigkeit relativ gering bleibt.
Der Erfindung Hegt die Aufgabe zugrunde, ein Halbleiterbauelement zu schaffen, bei dem in tiefen Bereichen mindestens ein pn-übergang ausgebildet Ist, zu dem von außen eine elektrische Verbindung besteht.
Diese Aufgabe wird durch die im Kennzeichnenden Teil des Anspruchs 1 genannten Merkmale gelöst.
Ein solches Halbleiterbauelement wird in der im Anspruch 2 genannten Weise hergestellt.
Von der aus dem Stand der Technik bekannten Lösung unterscheidet sich das erfindungsgemäße Halbleiterbauelement dadurch, daß der pn-übergang nicht zwischen dem aufgedampften monokristallinen Teilbereich und dem ersten Halbleiterbereich ausgebildet 1st, sondern zwischen dem aufgedampften polykristallinen Teilbereich und dem darunterliegenden Halbleiterbereich. Das hat den entscheidenden Vorteil, daß aufgrund der hohen Diffusionsgeschwindigkeit des StörstoiTs Im polykristallinen Teilbereich die Größe bzw. Tiefe des pn-Übergangs in einfacher Welse und sehr genau vorgegeben werden kann. Da außerdem der Störstoff erst nach dem Aufdampfen des zweiten Halbleiterbereichs in den polykrlstallinen Teilbereich eindiffundiert wird, läßt sich der polykristalline Teilbereich zur Schaffung einer besonders guten elektrischen Zuführung zum pn-übergang mit einer höheren Störstoffkonzentration versehen.
Ausführungsbeispiele der Erfindung sind anhand der
"® Zeichnung erläutert, und zwar zeigt
Fig. IA bis IG Im stark vergrößerten Maßstab und schematisch Querschnitte durch einen Übergangs-Feldeffekttransistor in verschiedenen Stufen seiner Herstellung,
Fig. 2A bis 2F Querschnitte entsprechend Flg. 1 bei Herstellung eines anderen Übergangs-Feldeffekttransistors,
Flg. 3A bis 3E Querschnitte durch einen weiteren Feldeffekttransistor In verschiedenen Stufen seiner Herstellung
Fl g. 4A bis 4C Querschnitte durch einen Transistor In verschiedenen Stufen seiner Herstellung und Flg. S einen Querschnitt durch eine Diode. FI g. 1 zeigt beispielsweise ein Verfahren zur Herstel-
lung eines Übergangs-Feldeffekttransistors.
Ein Einkristall-Halbleiterkörper 1, beispielsweise p-leltendes Silicium, wird zumindest an einer Oberflache la spiegelglatt und sauber ausgebildet (Fl g. IA).
Die Oberfläche Ια des Stltciumkörpers 1 wird mit einer Einkrfstallhalbleiterscblcht beschichtet, beispielsweise mit n-leltendem Silicium 2, das also die entgegengesetzte Leitfähigkeit .hat wie der Siliclumkörper 1. Dadurch entsteht ein pn-Übergangj, (Fig. IB).
Anschließend werden zum Bilden von Polykristallfmlbleiterbereichen auf die Oberfläche la der Elnkristallhalbleiterschlcht 2 an denjenigen Stellen Kristallkeime oder -kerne 3D, 3G und 35 aufgebracht, an denen letzten Endes Source, Gate und Drain zu liegen kommen (FIg. IC). Die Kristallkeime oder -kerne 3D, 3G und 35 können aus einem Material mit einer anderen Gitterkonstante als die Elnkristallhalbleiterschicht 2 oder aus einem nichtkristallinen Material bestehen, und die Kristallkeime können durch Aufrauhen oder Einritzen der Oberfläche la der Einkristallhalbleiterschicht 2 an bestimmten Stellen gebildet werden, um dadurch das Gitter In der Halblelterschlcht 2 zu zerstören. In diesem Fall bestehen die Kristallkeime oder -kerne beispielsweise aus einer aufgedampften Siliciumschicht, die die Störstellen nicht abdeckt, oder sie sind durch Einritzen der Einkristallschicht zum Zerstören des Gitters gebildet.
Anschließend wird eine Halbleiterschicht 4 uer gleichen Leitfähigkeit wie die Einkristallhalbleiterschicht 2 oder eine Halbleiterschicht 4 mit hohem Widerstandswert, beispielsweise eine im wesentlichen eigenleitende Siliciumschicht, durch Dampfablagerungsverfahren, auf die Halbleiterschicht 2 aufgebracht (Fig. ID). Die Halbleiterschicht 4 besteht aus Polykristallhalbleiterbereichen 4D, 4G und 4S, die sich auf den Kristallkeimen ZD. 3G und 35 aufgebaut haben, sowie einem Einkristallhalbleiterbereich 4', der sich unmittelbar auf der Oberfläche la der Halbleiterschicht 2 an denjenigen Bereichen aufgebaut hai, an denen keine Kristallkeime 3D, 3G und 3S gebildet worden sind. Selbst wenn die Halbleiterschicht 4 durch Dampfablagern eine eigenleitenden Halbleiters aufgebracht ist, wird der η-leitende Slörstoff der darunter befindlichen Halbleiterschicht 2 durch die Wärme beim Ablagern der Halbleiterschicht 4 in diese eindiffundert.
Nach dem Formen der Halbleiterschicht 4 wird eine Oxidschicht 5, beispielsweise eine Slllclumoxidschlcht, die eine Maske für einen Störstoff bildet, auf eine Oberfläche 4α der Halbleiterschicht 4 durch Wärmeztfsetzung, Aufdampfen oder Oxidleren der Oberfläche 4a bei Wärme abgelagert. Die Slllclumoxidschlcht 5 wird stellenwelse durch Photoätzen oder dgl. entfernt und man erhält darin über dem Polykrlstallhalblelterberelch 4G ein Fenster SG. Ein Störstoff der gleichen Leitfähigkeit wie der Halbleiterkörper 1, d. h. ein p-leitender Störstoff, wird durch das Fenster SG in den Polykrlstallhalblelterabschnitt 4G eindiffundert (Fig. IE). Da die Diffusionsgeschwindigkeit des Störstoffes Im Polykrlstallhalbleiterbereich aufgrund der Korngrenzdiffusion außerordentlich hoch Ist, wird der Störstoff reicht nur in den Polykrlstallhaibleiterbereich 4G, sondern auch in den daran angrenzenden Bereich eindiffundiert und man erhält einen pleitenden Bereich 6G hoher Störstoffkonzentration und niedrigen spezifischen Widerstands. Wenn der unterhalb des Polykrlstallhalblelterberelchs 4G liegende Kristallkeim 3G beispielsweise aus nichtkristallinem Silicium ω besteht, das den Störstoff durchläßt, wird der Störstoff In die Halbleiterschicht 2 eindiffundert. Selbst wenn der Kristallkeim 3G aus einem Material wie Siliciumoxid, das den Störstoff nicht durchnäßt hat, durch Aufdampfen, thermisches Zersetzen oder durch Oxidleren der Oberfläehe der Schicht 2 bei Wärme gebildet wird, wird der Störstoff In die Halblelterschlcht 2 durch deren Umfangsbereich eindiffundert, so daß sich der Bereich 6G bis In die Halblelterschlcht 2 erstrecken kann. Durch dea Bereich 6G bildet sich ein pn-übergang J1 und zwischen den Übergängen yi und J1 entsteht in der Halbletterschlcht 2 ein Kanal C. Der Obergang J1 bildet steh In der Elnkristallhalblelterschlcht 2 und Im Einkristallbereich 4' der Halbletterschicht 4 und hat folglich einwandfreie Eigenschaften.
Anschließend an die oder gleichzeitig mit der Störstoffdlffuslon zum Erzielen des Bereichs 6G wird eine Oxidschicht 5 entsprechend der als Abdeckung verwendeten Schicht auf die Oberfläche 4a der Halbleiterschlcht 4 derart aufgebracht, daß das Fenster 5G verschlossen und dann die Oxidschicht S stellenweise z. B. durch Photoätzen entfernt wird. Man erhält Fenster 5D und 55 oberhalb der Polykristallhalbleiterberelche 4D und 4S. Durch dieses Fenster 5£> und 55 wird Störstoff der gleichen Leitfähigkeit wie die Halbleiterschichten 2 und 4, also ein n-leltender Störstoff, in die Polykristallbereiche 4D und 45 eindiffundert und man erhält eine hohe Störstoffkonzentration und Bereiche 6D und 65 niedrigen spezifischen Widerstands, die jeweils <iie Polykristallhalb'eiterbereiche 4D und 45 und die cie umgebenden Abschnitte einschließen. Auch in diesem Fall reicht der in die Polykristallabschnitte AD und 45 eindiffunderte Störstoff bis zur Halbleiterschicht 2 und folglich sind die Bereiche 6D und 65 jeweils gleichleitend mit der Halbleiterschicht 2,
In diesem Beispiel werden die Störstoffe vorzugsweise von der Oberfläche 4a aus In die Polykristallbereiche 4G, 45 und 4D und deren sie umgebenden Bereiche diffundert, wobei Form, Größe und Anordnung der Fenster 5G, 55 und SD der Diffusionsabdeckungen zum Bilden der Bereiche 6G, 65 und 6£> hoher Störstoffkonzentration entsprechend gewählt werden.
Schließlich werden, auf die Bereiche 6D, 6G und 65 mit geringer spezifischer Leitfähigkeit in Ohmschem Kontakt stehende Elektroden ID, IG und 75 abgelagert, die als Drain, Gate bzw. Source dienen. Man erhält auf diese Weise einen Übergangs-Feldeffekttransistor pemäß Fig. IG. Wenn die Elektroden TD, IG und 75 auch auf den jeweiligen Bereichen 6D, 6G und 65 vorgesehen sind, können sie dennoch vorzugsweise an Bereichen angeordnet werden, die die Polykristallhalblelterbereiche 4D, 4G und 45 umgebenden Schichten hoher Stnrstoffkonzentration einschließen.
Bei dem Übergangs-Feldeffekttransislor mit dem beschriebenen Aufbau reichen die Bereiche 6D und 65 niedrigen spezifischen Widerstands an den Bereichen der Dralnelektrode TD und der Sourceelektrode 75 bis hinunter in die Nähe des Kanals C, so daß die in Reihe geschalteten Widerstände von Drain und Source weitgehend vermindert werden können. Da der Gatebereich aus dem Bereich 6G hoher Störstoffkonzentration besteht, kann iiin Widerstandswert verringert werden. Der auf diese Welse erhaltenen Übergangs-Feldeffekttransistor hat ausgezeichnete Hochfrequenzkennlinien.
Weiterhin wurde festgestellt, daß der spezifische Widerstand des Poly kristall halbleiterberelchs bis auf V10 des Wertes eines durch Eindiffundieren eines Störstoffs unter den gleichen bedingungen erhaltenen Elnkristallhalblsiterberelchs verringert werden kann.
Im vorstehenden Beispiel sind die Polykristallhalbleiterberelche 4D, 4G und 45 und die Bereiche 6D, 6G und 65 hoher Störstoffkonzentration jeweils Im Berich von Drain, Gate und Source vorgesehen und stellen Bereiche niedrigen spezifischen Widerstands dar.
Der Gatebereich besteht im vorstehenden Beispiel aus dem Polykrlstallbereich 4G und dem Bereich 6G. Da die
Geschwindigkeit der Störstoffdiffuslon im Einkristallbereich bedeutend geringer ist als im Polykristallberelch, findet die Störstoffdiffusion zum Bilden des Gatebereichs In Abwärtsrichtung zum Boden des Polykrlstallberelchs 4G mit großer Geschwindigkeit statt, die jedoch jenseits des Bereichs 4(7, also Im Bereich 6(7. sehr abnimmt. Folglich Ist die Tiefe des Gatebereichs und dementsprechend die Dicke des Kanals durch die Tiefe des Bereichs 4(7 und durch die Dicke der Halbleiterschicht 2 genau bestimmbar.
Zwar besteht der Gatebereich aus dem Bereich 6(7. der vom Polykrlstallbereich 4(7 gebildet Ist, er kann jedoch auch durch Diffusion entsprechend Fig. 2 hergestellt sein.
Bei diesem Verfahren wird ein p-leiter.der Elnkrlstall-Sillciumkörper 11 gemäß Flg. 2A verwendet, der zumindest an einer Oberfläche 11a spiegelglatt und sauber ausgebildet ist.
Anschließend werden Kristallkeime oder Kerne 13D und 13S entsprechend den Keimen bzw. Kernen 3D und 35 Im vorstehenden Beispiel auf die Oberfläche Ha des Körpers U an denjenigen Stellen gebildet, an denen der Drain- bzw. der Sourcebereich des fertigen Übergangs-Feldeffekttransistors zu liegen kommt (Fig. 2B).
Nun wird durch Dampfablagerung auf die Oberfläche UA des Körpers 11 mit den Kristallkeimen 130 und 136 eine η-leitende Halbleiterschicht, beispielsweise eine SlIiciumschlcht 12 entgegengesetzter Leitfähigkeit wie der Körper 11 aufgebracht und man erhält einen pn-übergang j ι (Fig. 2C).
Auf gleiche Weise wie in Fig. I besteht die Slliclumschicht 12 aus Polykrlstallhalblelterberelchen 120 und 125. die sich an den Kristallkeimen 13£> und 135 gebildet haben, sowie einem Einkristallhalbleiterbereich 12' unmittelbar an der Oberfläche UA des Körpers 11 an demjenigen Bereich, an dem keine Kristallkeime 13D und 135 vorhanden sind.
Anschließend wird die Oberfläche I2a der Siiiciumschicht 12 mit einer Schicht 15 beschichtet, die - ebenso wie die Schicht 5 - eine Maske für den Störstoff bildet; diese Schicht 15 wird stellenweise durch Photoätzen oder dgl. entfernt, so daß Fenster 15D und 155 oberhalb der Polykristallhalbleiterbereiche 12D und 125 entstehen. Anschließend wird durch die Fenster 15D und 155 ein Störstofr der gleichen Leitfähigkeit wie die Siiiciumschicht 12, also ein η-leitender Störstoff, in die Polykristallhalbleiterbereiche 12D und 125 eindiffundert. Man erhält dabei n-le.tende Schichten 16ß und 165 hoher Störstoffkonzentration, die die Polykristallhalbleiterbereiche 12D und 125 sowie deren sie umgehende Bereiche einschließen (Fig. 2D).
Anschließend an das oder gleichzeitig mit dem Bilden der Bereiche 16D und 165 wird eine Schicht entsprechend der als Störstoffdiffusionsmaske dienende Schicht 15 auf die Oberfläche HA der Siliciumschicht 12 abgelagert und stellenweise durch Photoätzen entfernt; man erhält dadurch ein Fenster 15G oberhalb der Stelle, in der der Gatebereich zu liegen kommen soll. Durch das Fenster 15G diffundert man einen Störstoff der gleichen Leitfähigkeit wie der Körper 11, d. h. einen p-leitenden Störstoff, in die Siliciumschicht 12 ein und erhält in der Siliciumschicht 12 einen p-leitenden Bereich, d. h. einen Gatebereich 16(7 (F i g. 2E). Auf diese Weise ist zwischen dem Übergang jt und dem Übergang J1 ein Kanal C gebildet, der zwischen dem Gatebereich 16G und der Siliciumschicht 12 Hegt.
Nach Fertigstellen des Gatebereichs 16(7 werden an den Drain. Gate- und Sourcebereichen 16Z), 16G bzw. 165 die Drainelektrode 17D. die Gateelektrode 17D und die Sourceelektrode 175 geformt und man erhält einen Übergangs- bzw. Sperrsicht-Feldeffekttransistor 18 gemäß Fig. 2F. Wie Im vorstehenden Beispiel, schließen auch hler vorzugsweise die Bereiche 16D und 165 hoher Störstoffkonzentration und niedrigen spezifischen Widerstandes die Polykristallhalbleiterbereiche 12D und 125 und deren sie umgebende Bereiche hoher Störstoffkonzentration ein und die Drainelektrode 17£> und die Sourceelektrode 175 sind jeweils über den gesamten Bereich gebildet, der die freiliegenden Oberflächen der Polykrlstallberelche 12D und 125 und deren sie umgebende Bereiche enthalt.
Der Übergangs-Feleffekttranslstor 18 hat die gleichen Vorteile wie der vorstehend beschriebene, so daß die In Reihe geschalteten Widerstände von Drain und Source verringert werden können, weil die Bereiche 16D und 16(7 hoher Störstoffkonzentration in den Bereichen der Drain- und der Sourceelektrode 17/) bzw. 17G liegen.
Die gleichen Ergebnisse werden bei einem p-ieiienüeii Übergangs-Feldeffekttransistor anstelle des vorstehend beschriebenen n-leltenden Übergangs-Feldeffekttransistorr erzielt.
Fig. 3 zeigt als weiteres Ausführungsbeispiel einen anderen Übergangs-Feldeffekttransistor und seine Herstellung.
Auf einen p-leltenden Sillclum-Halblelterkörper 31 wird durch Dampfablagern zum Bestimmen der Breite eines Kanals eine n-leltende Siliciumschicht 32 aufgebracht. Die η-leitende Siliciumschicht 32 kann auch durch eine durch Diffusion erhaltene, versenkte Schicht ersetzt sein. Auf den aus dem Halbleiterkörper 31 und der Siliciumschicht 32 bestehenden Halbleiterkörper 33 wird beispielsweise ein aus Silicium bestehender Kristallkeim 34 aufgedampft (Fig. 3A).
Anschließend wird auf die gesamte den Kristallkeim 34 enthaltene Oberfläche des Halbleiterkörpers 33 mittels Darnpfabiagern eine η-leitende Schicht 35 aufgebracht (Fig. 3B). Die Schicht 35 umfaßt eine dampfabgelagerte Polykristallschlcht 36 und eine dampfabgelagerte Einkristallschicht 37. Die Schicht 35 wird mit einem Slliclumoxidfilm 38 beschichtet, der anschließend zum Erzielen von Fenstern 39 und 39' stellenweise wieder entfernt wird (Flg. 3C). Durch die Fenster 39 und 39' wird p-leitender Störstoff eindiffundiert und man erhält Gatebereiche 40 und 40' hoher Störstoffkonzentration (Fig. 3D). Fig. 3E ist eine perspektivische Ansicht des erhaltenen Aufbaus. Wie aus Fig. 3E ersichtlich, umgeben die Gatebereiche 40 und 40' des längs der Linien L geschnittenen FeIdeffekttransistors elektrisch den Drainbereich D und der Sourcebereich 5 ist mit dem Drainbereich D durch Kanäle 42 und 42' unterschiedlicher Tiefe verbunden. Aus diesem Grunde ist die Pinch-off-Spannung des Kanals 42 hoch und die des Kanals 42' niedrig und die Kennlinien des Feldeffekttransistors vereinigen die Kennlinien beider Kanäle in sich.
Im dargestellten Beispiel besteht der Gatebereich 40 einer der vier Seiten aus der auf dem Halbleiterkörper 33 dampfabgelagerten Polykristallschicht 36 und einem Diffusionsbereich 41, der sich in einem Teil der die Polykristallschicht 36 umgebenden dampfabgelagerten Einkristallschicht bei Eindiffundieren des p-leitenden Störstoffs aufgrund der Diffusionsgeschwindigkeit des Bereichs hoher Störstoffkonzentration in der Polykristallschicht 36 bildet. Die Gatebereiche 40' der anderen drei Seiten (von denen In der Figur nur zwei dargestellt sind) sind durch Diffundieren auf bekannte Weise gebildet.
Auf diese Weise können Übergänge unterschiedlicher
Diffusionstiefen Innerhalb sehr kurzer Zeit hergestellt werden und die Leitfähigkeit des von der Oberfläche des Feldeffekttransistors bis hinunter zu dem tief Im Halbleiterbereich liegenden Übergang Ist sehr groß, so daß der Widerstand dieses Bereichs kliin lsi. Folglich Ist der Gate-Feldeffekttransistor aufgrund des niedrigen Widerstand der Gatebereiche besonders bei hohen Frequenzen vorteilhaft. Darüber hinaus ist der tiefliegende Gatebereich Kinerhalb sehr kurzer Zelt durch Diffusion herstellbar, so daß der p-leltende Störstoff aus dem p-leitenden Halbleiterkörper nicht In die bei der Diffusion die Breite des Kanals bestimmende, η-leitende, dampfabgelagerte Schicht diffundert und glelchförmge Kennlinien erzielbar sind.
Nachstehend Ist ein Transistor und seine Herstellung als weiteres Ausführungsbeispiel der Erfindung beschrieben.
Auf einen p-leltenden Sillclumkörper 31 hoher Störstoffkonzentration, der den Kollektorbereich bildet, wird durch Dampfablagern eine p-leltende Slliclumschlcht 32 aufgebracht. Man erhält einen Halbleiterkörper 33, auf den Kristallkeime 34 ringförmig aufgebracht werden. In diesem Fall besteht der Kristallkeim 34 vorteilhafterweise aus Siliciumoxid, das als Störstoffdiffuslonsabdeckung dient. Dadurch wird die n-leltcnde Störstoffkonzentration des Kristallkeims 34 auf der Seite des Halbleiterkörpers 33 auf ein Mindestmaß verringert. Anschließend wird auf die gesamte Oberfläche des Halbleiterkörpers 33 durch Dampfablagern eine p-le!tende Schicht 35 aufgebracht, die den Kristallkeim 34 einschließt (Fig. 4A). Die Schlch· 35 umfaßt eine ringförmige, dampfabgelagerte Polykristallschicht 36 und eine dampfabgelagerte Einkristallschicht 37. Anschließend wird ein Sillciumoxldfilm 38 auf die Schicht 35 aufgebracht und stellenweise wieder entfernt. Man erhält ein Fenster 39, das die ringförmige Polykristallschicht 36 umgibt, und das offene Ende des Fensters 39 kann oberhalb der Polykristallschicht 37 liegen. Durch das Fenster 39 wird η-leitender Störstoff eindiffundiert und man erhält einen Basisbereich 40 gemäß Flg. 4B. Da der n-lellende Störstoff mit hoher Diffuslonsgeschwlndlgke't In die Polykristallschicht 36 eindiffundiert wird, wlrri In diesem Fall deren Störstoffkonzentration sehr hoc'.i und ihre Leitfähigkeit dementsprechend groß. Nach Fertigstellen des Basisbereichs 40 wird ein dabei gebildetster Oxidfilm stellenweise wieder entfernt und man erhält ein Fenster 44, durch das zum Bilden eines Emitterbereiches 43 ein p-leltender Störstoff eindiffundiert wird (Flg. 4C). Mit diesem Verfahren kann die Störstoffkonzentration In der dampfabgelagerten Polykristallschicht 36 Innerhalb sehr kurzer Zelt stark erhöht werden, so daß zur Herstellung eine wesentlich kürzere Zelt benötigt wird als bei den bekannten Diffusionsverfahren zum Bilden eines Bereichs hoher Konzentration und hoher Leitfähigkeit. Folglich diffundert beim Bilden des Basisbereichs 40 der Störstoff im Halbleiterkörper 33 nicht In die dampfabgelagerte Schicht 35, so daß der Kollektorobergang einer weit höheren Spannung standhalten kann.
Flg. 5 zeigt einen Querschnitt durch eine Diode, bei der die den Teilen In Flg. 4 entsprechenden Teile gleiche Bezugszeichen tragen. Bei dieser Diode sind Ohmsche Elektroden 46 und 47 vorgesehen. Mit Hilfe eines solchen Aufbaus kann der Relhenwlderütand der Diode verringert werden.
Hierzu 4 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Halbleiterbauelement mit einem Halbleiterkörper mit einem ersten monokristallinen Halbleiterbereich und einem auf" diesem durch Dampfablagerung erzeugten zweiten Halbleiterbereich, der mindestens einen polykristallinen und einen monokirstalllnen Teilbereich umfaßt, bei dem In dem polykristallinen Teilbereich ein zu der des ersten Halbleiterbereichs entgegengesetzten Leitfähigkeitstyp erzeugender Störstoff eindiffundiert ist, so daß unerhalb des polykristallinen Teilbereichs ein pn-übergang im ersten Halbleiterbereich ausgebildet Ist und bei dem der polykristalline Teilbereich mit einer Elektrode verbunden ist, dadurch gekennzeichnet, daß sich der eine hohe Störstoffkonzentration aufweisende polykristalline Teilbereich {AG: YW, YlS; 36) vom ersten Halbleiterbereich (2; 11; 32) bis zu der von ihnvabgewandten Oberfläche des zweiten Halbleiterbereiches (4; 12; 35) erstreckt und daß auf seiner dem ersten Halbleiterbereich abgewandten Oberfläche die mit ihm verbundene Elektrode (7(7. 17Z), 175; 46) angeordnet ist.
2. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 1, bei dem auf einer monokristallinen Halbleiter-Unterlage eines Leitfähigkeitstyps durch Dampfablagern eine Halbleiterschicht mit mindestens einem monokrlstalllncn und einem polykristallinen Teilbereich erzeugt wird, bei dem in dem polykristallinen Teilbereich ein Störstoff mit zum Leitfähigkeitstyp der Halbleiterunterlage entgegengesetzten Leitfähigkeitstyp elndfi runden wird, und bei dem der polykristalline Teilbereich mit einer Elektrode verbunden wird, dadurch ^kennzeichnet, daß die Halbleiterschicht (4; 12; 35) so abgelagert wird, daß sich der polykrlstailine Teilbereich (4G; YlD, 125; 36) bis zu Ihrer von der Unterlage (2; 11; 32) abgewandten Oberfläche erstreckt, daß zur Erzielung einer hohen Störstoffkonzentration im polykristallinen Teilbereich der Störstoff von außen eindiffundiert wird, und daß die Elektrode OG; YlD, YlS; 46) auf der der Unterlage abgewandten Oberfläche des polykristallinen Teilbereichs angebracht wird.
DE1808928A 1967-11-14 1968-11-14 Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen Expired DE1808928C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7315567 1967-11-14
JP8205567 1967-12-21

Publications (2)

Publication Number Publication Date
DE1808928A1 DE1808928A1 (de) 1969-07-24
DE1808928C2 true DE1808928C2 (de) 1983-07-28

Family

ID=26414311

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1808928A Expired DE1808928C2 (de) 1967-11-14 1968-11-14 Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen

Country Status (10)

Country Link
US (1) US3681668A (de)
AT (1) AT300039B (de)
BE (1) BE723824A (de)
CH (1) CH499203A (de)
DE (1) DE1808928C2 (de)
FR (1) FR1601561A (de)
GB (1) GB1253064A (de)
NL (1) NL163372C (de)
NO (1) NO123437B (de)
SE (1) SE354545B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3621346A (en) * 1970-01-28 1971-11-16 Ibm Process for forming semiconductor devices with polycrystalline diffusion pathways and devices formed thereby
US3703420A (en) * 1970-03-03 1972-11-21 Ibm Lateral transistor structure and process for forming the same
US3990093A (en) * 1973-10-30 1976-11-02 General Electric Company Deep buried layers for semiconductor devices
JPS51132779A (en) * 1975-05-14 1976-11-18 Hitachi Ltd Production method of vertical-junction type field-effect transistor
JPS57176772A (en) * 1981-04-23 1982-10-30 Fujitsu Ltd Semiconductor device and manufacture thereof
GB2132017B (en) * 1982-12-16 1986-12-03 Secr Defence Semiconductor device array
US4833095A (en) * 1985-02-19 1989-05-23 Eaton Corporation Method for buried channel field effect transistor for microwave and millimeter frequencies utilizing ion implantation
US4601096A (en) * 1983-02-15 1986-07-22 Eaton Corporation Method for fabricating buried channel field effect transistor for microwave and millimeter frequencies utilizing molecular beam epitaxy
US4837175A (en) * 1983-02-15 1989-06-06 Eaton Corporation Making a buried channel FET with lateral growth over amorphous region
ATE78363T1 (de) * 1984-02-03 1992-08-15 Advanced Micro Devices Inc Bipolartransistor mit in schlitzen gebildeten aktiven elementen.
US4935789A (en) * 1985-02-19 1990-06-19 Eaton Corporation Buried channel FET with lateral growth over amorphous region
US4724220A (en) * 1985-02-19 1988-02-09 Eaton Corporation Method for fabricating buried channel field-effect transistor for microwave and millimeter frequencies
US4683485A (en) * 1985-12-27 1987-07-28 Harris Corporation Technique for increasing gate-drain breakdown voltage of ion-implanted JFET
JPH0671073B2 (ja) * 1989-08-29 1994-09-07 株式会社東芝 半導体装置及びその製造方法
JP2775503B2 (ja) * 1990-03-13 1998-07-16 三菱電機株式会社 接合ゲート型電界効果トランジスタの製造方法
US5637518A (en) * 1995-10-16 1997-06-10 Micron Technology, Inc. Method of making a field effect transistor having an elevated source and an elevated drain
JP4610865B2 (ja) * 2003-05-30 2011-01-12 パナソニック株式会社 半導体装置及びその製造方法
US20080265936A1 (en) * 2007-04-27 2008-10-30 Dsm Solutions, Inc. Integrated circuit switching device, structure and method of manufacture

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device

Also Published As

Publication number Publication date
NL163372C (nl) 1980-08-15
GB1253064A (de) 1971-11-10
AT300039B (de) 1972-07-10
FR1601561A (de) 1970-08-31
BE723824A (de) 1969-04-16
SE354545B (de) 1973-03-12
DE1808928A1 (de) 1969-07-24
NL6816092A (de) 1969-05-19
NL163372B (nl) 1980-03-17
NO123437B (de) 1971-11-15
US3681668A (en) 1972-08-01
CH499203A (de) 1970-11-15

Similar Documents

Publication Publication Date Title
DE1808928C2 (de) Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen
DE2745857C2 (de)
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE6609659U (de) Halbleiter mit unterbrechungszone gegen kanalbildung.
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE1131329B (de) Steuerbares Halbleiterbauelement
DE2060333B2 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem feldeffekttransistor mit isolierter gateelektrode
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2453279C3 (de) Halbleiteranordnung
DE2633714A1 (de) Integrierter halbleiter-baustein sowie verfahren zu seiner herstellung
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE2100292A1 (de) Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE1303672C2 (de) Transistor
DE2414222C3 (de) MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors wahrend der Herstellung
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2131993C2 (de) Verfahren zum Herstellen eines niederohmigen Anschlusses
DE2051892C3 (de) Halbleiteranordnung
DE2256883C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1789016C3 (de) Schalttransistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8125 Change of the main classification

Ipc: H01L 29/04

D2 Grant after examination
8363 Opposition against the patent
8339 Ceased/non-payment of the annual fee