DE2060333B2 - Verfahren zur herstellung einer halbleiteranordnung mit einem feldeffekttransistor mit isolierter gateelektrode - Google Patents

Verfahren zur herstellung einer halbleiteranordnung mit einem feldeffekttransistor mit isolierter gateelektrode

Info

Publication number
DE2060333B2
DE2060333B2 DE19702060333 DE2060333A DE2060333B2 DE 2060333 B2 DE2060333 B2 DE 2060333B2 DE 19702060333 DE19702060333 DE 19702060333 DE 2060333 A DE2060333 A DE 2060333A DE 2060333 B2 DE2060333 B2 DE 2060333B2
Authority
DE
Germany
Prior art keywords
layer
source
gate electrode
electrode layers
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702060333
Other languages
English (en)
Other versions
DE2060333A1 (de
DE2060333C3 (de
Inventor
John Martin Reigate Surrey Shannon (Grossbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2060333A1 publication Critical patent/DE2060333A1/de
Publication of DE2060333B2 publication Critical patent/DE2060333B2/de
Application granted granted Critical
Publication of DE2060333C3 publication Critical patent/DE2060333C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode, bei dem zuerst Source-, Drain- und Gate-Elektrodenschichten an einer teilweise mit einer Isolierschicht bedeckten Oberfläche eines Halbleiterkörperteiles vom einen Leitfähigkeitstyp angebracht werden, wobei die Gate-Elektrodenschicht auf der Isolierschicht angebracht wird und die Source- und Drain-Elektrodenschichten als ununterbrochene Schichten teilweise auf der Isolierschicht angebracht werden und in öffnungen in der Isolierschicht an die Halbleiteroberfläche anschließen, wonach durch Ionenimplantation die Source- und Drain-Zonen gebildet werden, wobei die Gate-Elektrodenschicht und das darunterliegende Isoliermaterial den Halbleiteroberflächenteil unterhalb der Gate-Elektrodenschicht gegen die Ionen maskieren. Ein solches Verfahren ist aus »Proc. IEEE« 57 (1969), Nr. 5, S. 812-813, bekannt.
In der Halbleitertechnik wird u. a. bei der Herstellung von Sonnenzellen und Strahlungsdetektoren Ionenimplantation verwendet. Ionenimplantation besteht im allgemeinen darin, daß Halbleitermaterial mit einem
Bündel energiereicher Dotierungsionen bombardiert wird zur Bildung von Gebieten verschiedener Leitfähigkeit und/oder verschiedenen Leitungstyps in dem Halbleitermaterial. In der letzten Zeit wird Ionenimplantation auch bei der Herstellung von Feldeffekttransistoren mit isolierter Gateelektrode angewendet. In der älteren deutschen Patentanmeldung der Anmelderin ρ 17 64 847 4 wird ein Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Gateelektrode beschrieben, bei dem in einem Halbleiterkörper oder in einem Teil desselben vom einen Leitungstyp zunächst, z. B. durch einen Diffusionsschritt, zwei getrennte Zonen niedrigen spezifischen Widerstands vom entgegengesetzten Leitungstyp gebildet werden, die sich im Halbleiterkörper' oder im Teil desselben von einer seiner Oberflächen her erstrecken, wobei Source- und Drain-Elektrodenschichten angebracht werden, die durch öffnungen in einer Isolierschicht auf der einen Oberfläche einen ohmschen Kontakt mit Oberflächenteilen der beiden Zonen niedrigen spezifischen Widerstands bilden, und wobei eine Gate-Elektrodenschicht auf einem Teil der einen Oberfläche angebracht wird, der zwischen den beiden Zonen niedrigen spezifischen Widerstands liegt, während die erwähnte Gate-Elektrodenschicht durch eine Isolierschicht von der einen Oberfläche getrennt ist, wonach Ionen eines den Leitungstyp bestimmenden Dotierungselements vom entgegengesetzten Leitungstyp über die Isolierschichtteile auf der einen nicht von den Source-, Drain- und Gate-Elektrodenschicht maskierten Oberfläche in die Teile des Halbleiterkörpers unterhalb der erwähnten Isolierschichtteile implantiert werden, wodurch die beiden Zonen niedrigen spezifischen Widerstands aufeinander zu erweitert und voneinander getrennte Source- und Draingebiete vom entgegengesetzten Leitfähigkeitstyp niedrigen spezifischen Widerstands gebildet werden, die in dem an die Oberfläche grenzenden, dazwischenliegenden Gebiet einen stromführenden Kanal definieren, wobei die Länge des stromführenden Kanals zwischen den auf diese Weise gebildeten Source- und Drain-Zonen praktisch der Länge der Gate-Elektrodenschicht entspricht.
Bei diesem Verfahren wird ein Feldeffekttransistor mit isolierter Gateelektrode gebildet, bei dem die Gate-Elektrodenschicht und die Source- und Drain-Zonen sich praktisch nicht überlappen, so daß insbesondere die Kapazität zwischen der Gate-Elektrode und der Drain-Elektrode sehr niedrig ist; diese Kapazität kann z. B. auf '/20 des Wertes herabgesetzt werden, der bei einer durch übliche Diffusionstechniken gebildeten Anordnung erhalten wird. Dadurch können Anordnungen erhalten werden, deren Betriebsfrequenz hoch sein kann. Da mit diesem Verfahren ein Transistor hergestellt wird, in dem die Länge des stromführenden Kanals praktisch mit der entsprechenden Abmessung der darüberliegenden Gate-Elektrodenschicht übereinstimmt, kann die Länge des Kanals genau eingestellt und kleiner gemacht werden als üblicherweise bei einem Verfahren möglich ist, bei dem lediglich Diffusionstechniken angewandt werden. Ferner wird ein verhältnismäßig einfaches Verfahren erhalten, wenn Ionen in die erwähnten Teile des Halbleiterkörpers oder eines Teiles desselben über die erwähnten unmaskierten Isolierschichtteile auf der einen Oberfläche implantiert werden, weil die Isolierschichtteile, durch die die Ionen implantiert werden, einen Teil derselben Isolierschicht bilden kann, auf der sich die Gate-Elektrodenschicht befindet, so daß nach der Implantation keine weiteren Schritte zur Entfernung etwaiger Teile dieser Isolierschicht erforderlich sein werden, weil die Source- und Drain-Elektrodenschichten bereits angebracht sind. Das Verfahren hat den Nachteil, daß zwei Schritte zur Bildung der Source- und Drain-Zonen erforderlich sind, und zwar ein erster Schritt, z. B. ein Diffusionsschritt, zui Bildung der beiden Zonen niedrigen spezifischen Widerstands, die durch die Source- und Drain-Elektrodenschichten kontaktiert werden, und ein anschließender Implantationsschritt, um diese Zonen aufeinander zu zu erweitern.
Bei dem schon eingangs erwähnten, aus »Proc. IEEE« 57 (1969), 5,812-813, bekannten Verfahren umfaßt der erste Schritt die Bildung von Platinsilicidschichtteilen an der Oberfläche eines η-leitenden Siliciumkörpers und die Anbringung von Source- und Drain-Elektrodenschichten, derart, daß sie einen Kontakt mit einem Teil der Platinsilicidschicht bilden und Teile dieser Schicht auf einander gegenüberliegenden Seiten der Gate-Elektrodenstruktur frei lassen. Dann werden Borionen implantiert, wobei die Gate-Elektrodenstruktur als Maske dient, welche Implantation über die frei gelassenen Teile der Platinsilicidschichten stattfindet, während p-leitende Source- und Drain-Zonen in den Oberflächenteilen auf einander gegenüberliegenden Seiten des Oberflächenteiles, unterhalb der Gate-Elektrodenstruktur gebildet werden, wobei diese Source- und Drain-Zonen unterhalb der frei gelassenen Teile der Platinsilicidschichten liegen, die einen Weg niedrigen Widerstandes zwischen diesen implantierten Gebieten und den Source- und Drain-Elektrodenschichten bilden. Die Platinsilicidschichten bilden auch Schottky-Übergänge mit den nichtimplantierten η-leitenden Teilen des Halbleiterkörpers. Mit diesem Verfahren wird auch ein genau definierter Kanal erhalten, aber es hat den Nachteil, daß die Source- und Drain-Zonen in zwei Schritten gebildet werden, und zwar einem Schritt zur Bildung und Definierung der Platinsilicidschicht und dem darauffolgenden Implantationsschritt, wobei sich schwer eine gute Kontaktierung von Metall mit Platinsilicidschichten über eine große Oberfläche einer Scheibe erhalten läßt, auf der eine Anzahl von Feldeffekttransistoren mit isolierter Gate-Elektrode gebildet werden. Weiter ergibt sich noch der Nachteil, daß dieses Verfahren sich schwer zur Herstellung einer n-Kanal-Anordnung anwenden läßt, wenn von einem p-leitenden Siliciumkörper ausgegangen wird, weil sich schwer ein Schottky-Übergang mit p-leitendem Silicium bilden läßt und weil ein solcher Schottky-Übergang mit Platinsilicid gar nicht gebildet werden kann. Auch in der erwähnten Anordnung, bei der Platinsilicid verwendet wird, besteht die Gefahr vor Kurzschluß der Source/ Substrat- und Drain/Substrat-pn-Übergänge durch die Source- und Drainkontaktschichten an den Stellen, wo diese Übergänge an die Oberfläche treten.
Aus der Zeitschrift »So)id-State-Electronics«, Vol. 7, 1964, Nr. 6, S. 487, ist es bekannt, eine Molybdänschicht als Maske bei der Ionenimplantation zu verwenden. Aus der Zeitschrift »Electronics«, Bd. 42, März 1969, Nr. 7, S.
117, 118, 120, ist ein Verfahren zur Herstellung von Halbleiteranordnungen mit einem Feldeffekttransistor bekannt, bei dem Source- und Drain-Elektrodenschichten aus Aluminium angebracht werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gate-Elektrode der eingangs genannten Art zu schaffen, bc; dem durch passende Einstellung des Ionenbeschusses und
passende Wahl der Elektrodenschichten die Source- und Drain-Zonen in dem Halbleiterkörper oder einem Teil desselben durch einen einzigen Implantationsschritt gebildet werden können.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Ionen durch die an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten hindurch in den Halbleiterkörper implantiert werden.
Bei diesem Verfahren, bei den die Implantationsfläche auch die Oberflächenteile unterhalb der Source- und Drain-Elektrodenschichten in den öffnungen umfaßt, weil die Ionen durch diese Metallschichtteile hindurchdringen, sind auf diese Weise gebildete implantierte Source- und Drain-Zonen vom entgegengesetzten Leitungstyp bereits mit Elektroden, und zwar den Source- und Drain-Elektrodenschichten, versehen. Mit diesem Verfahren wird nicht nur ein genau definierter stromführender Kanal dank der Maskierung der Ionen durch die Gate-Elektrodenstruktur erhalten, sondern mit diesem Verfahren werden auch die Source- und Drain-Zonen im Halbleiterkörper oder einem Teil desselben durch einen einzigen Implantationsschritt gebildet, wobei es nicht mehr, wie beim oben beschriebenen bekannten Verfahren, erforderlich ist, daß zunächst Teile dieser Zonen gebildet werden, die durch die dann durchgeführte Ionenimplantation erweitert werden. Ferner werden durch dieses Verfahren gute Kontakte niedrigen Widerstandes mit den implantierten Source- und Drain-Zonen mit Hilfe der Elektrodenschichten gebildet, durch die die Ionen hindurchdringen.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens ist der, daß ein Transistor mit einer verhältnismäßig kleinen Oberfläche erhalten werden kann. Dies ist besonders wichtig, wenn der Transistor einen Teil einer integrierten Schaltung bildet. Das Verfahren kann zur Herstellung von Anordnungen mit p-Kanälen oder η-Kanälen verwendet werden.
Die Bedingungen des Ionenbeschusses, die Gate-Elektrodenstruktur und die Source- und Drain-Elektro- denschichten können zum Erhalten der selektiven Implantation in die erwähnten angrenzenden Oberflächenteile auf verschiedene Weise gewählt werden. Unter »Gate-Elektrodenstruktur« soll hier die Struktur der Gate-Elektrodenschicht und des darunterliegenden Isoliermaterials verstanden werden. Die selektive Implantation kann mit Ionen eines geeigneten Elements erhalten werden, deren Energie ausreicht, um durch die Source- und Drain-Elektrodenschichten und in gewissen Fällen durch die Gate-Elcktrodenschicht hindurchzudringen. Wenn z. B. die Gate-Elektrodcnschicht aus Metall besteht und die gleiche Struktur wie die Sourcc- und Drain-Elektrodcnschichten aufweist, kann die Maskierung der Halbleiteroberfläche unterhalb der Gate-Elcktrodenschicht durch eine Gate-Elektroden- S5 struktur definiert werden, in der das Isoliermaterial eine genügende Dicke aufweist, um die Ionen zurückzuhalten, die durch die obcnlicgcndc Gate-Elcktrodenschicht hindurchdringen.
Gemäß einer weiteren Ausbildung der Erfindung wird ()0 eine Gatc-Elcktrodcnschicht angebracht, deren Struktur von der der an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodcnschichtcn verschieden ist.
Dieser Unterschied in Struktur kann verschiedenartig <,<, sein. Bei einer Ausbildung wird eine Gatc-Elcktrodcnschicht angebracht, die aus Metall besteht und deren Zusammensetzung von der der an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten verschieden ist. Zur Herstellung des Feldeffekttransistors mit isolierter Silicium-Gateelektrode nach der zuletzt beschriebenen Ausbildung des erfindungsgemäßen Verfahrens werden die Source- und Drain-Elektrodenschichten vorteilhafterweise aus Aluminium angebracht und die Gate-Elektrodenschicht enthält vorteilhafterweise eine Molybdän- oder eine Nickelschicht, die auf dem Isoliermaterial liegt.
Source- und Drain-Elektrodenschichten aus Aluminium, die eine derartige Dicke haben, daß die bombardierenden Ionen bis zu der darunterliegenden Siliciumoberfläche durchdringen können, lassen sich leicht anbringen. Bei der Bildung der p-Kanal-Anordnung, z. B. mit p-leitenden Ionen implantierten Source- und Drain-Zonen niedrigen spezifischen Widerstandes, können Source- und Drain-Elektrodenschichten aus Aluminium verwendet werden, die z. B. eine Dicke von 0,1— 0,3 μπι aufweisen, die entsprechend der Energie der bombardierenden Ionen gewählt wird, die z. B. Borionen mit einer Energie von 80-150keV sein können. Ferner können bei Verwendung von Borionen diese nicht durch eine Gate-Elektrodenschicht aus Molybdän oder aus Nickel mit einer geeigneten Dicke, z. B. mindestens 0,2 — 0,3 μπι für Molybdän und mindestens 0,3-0,4 μσι für Nickel, in Abhängigkeit von der Energie der Borionen, bis zu der untenliegenden Halbleiteroberfläche vordringen,
Es kann ferner vorteilhafterweise eine Gate-Elektrode angebracht werden, die außerdem eine Aluminiumschicht auf der Molybdän- oder Nickelschicht enthält, wobei die Aluminiumschicht gleichzeitig mit den Source- und Dirain-Elektrodenschichten angebracht wird.
Bei einer anderen Ausbildung des erfindungsgemäßen Verfahrens, bei der eine Gate-Elektrodenschicht angebracht wird, die eine andere Struktur als die Source- und Drain-Elektrodcnschichten aufweist, wird eine Gate-Elektrodenschicht aus Metall angebracht und werden die an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten aus demselben Metall, aber mit einer geringeren Dicke als die Gate- Elektrodenüchicht angebracht.
Bei der Herstellung eines Feldeffekttransistors mit isolierter Gate-Elektrode aus Silicium kann beispielsweise Aluminium für die Source-, Drain- und auch für die Gate-Elektrodenschichten verwendet werden, wobei die Aluminium-Gate-Elektrodenschicht eine erheblich größere Dicke als die Source- und Drain-Elektrodenschichten aufweist, die mit der Halbleiteroberfläche in Kontakt stehen. Bei der ausschließlichen Verwendung von Aluminium bei der Herstellung einer p-Kanal-Anordnung, in der p-leitcndc Source- und Drain-Zonen niedrigen spezifischen Widerstandes durch Implantation von Borionen mit Energien im Bereich von 80-150 keV gebildet werden, verhindert eine Aluminium-Gatc-Elcktrodcnschicht mit einer minimalen Dicke von 0,5 bis 0,75 μπι in diesem Energicbcrcich, daß die Borionen bis zu der untenliegenden Halbleiteroberfläche vordringen, während sie dagegen die Source- und Drain-Elcktrodcnschichtcn mit einer maximalen Dicke von 0,1 bis 0,3 μ,ηι in dem genannten Energicbcrcich völlig durchdringen.
Das Isoliermaterial auf der Halbleiteroberfläche kann auf verschiedene! Weise angebracht werden. Bei einer Ausbildung der Erfindung wird auf der Oberfluche unterhalb der Gatc-Elcktrodcnschicht und auf der Oberfläche unterhalb der Source- und Drain-Elcktro-
denschichten, die an die Öffnungen grenzen, das gleiche Isoliermaterial angebracht, das angebracht wird, bevor die Source-, Drain- und G ate-Elektrodenschichten angebracht werden.
Um das laterale Implantationsgebiet, das durch s Eindringung in die Source- und Drain-Elektrodenschichten und in das darunterliegende Isoliermaterial außerhalb der Öffnungen in der Isolierschicht erhalten wird, zu beschränken, kann die Isolierschicht außerhalb dieser Öffnungen eine größere Dicke aufweisen. Dies !0 läßt sich nach einer weiteren Ausbildung der Erfindung dadurch erreichen, daß eine erste dickere Isolierschicht auf der Halbleiteroberfläche angebracht, ein Gebiet der ersten dickeren Isolierschicht entfernt wird, wonach eine zweite dünnere Isolierschicht auf der Halbleiter- ^ oberfläche in diesem Gebiet gebildei wird, wobei die Öffnungen in der dünneren Isolierschicht vorgesehen werden und daß die Gate-Elektrodenschicht und die an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten auf der dünneren Isolierschicht angebracht werden.
Die Source-, Drain- und Gate Elektrodenschichten können nach einer weiteren Ausbildung teilweise auf der dickeren Isolierschicht angebracht werden, wobei die auf der dickeren Isolierschicht liegenden Teile der a5 Elektrodenschichten eine derartige Dicke aufweisen, daß die bombardierenden Ionen nicht in die untenliegende dickere Isolierschicht und in die Halbleiteroberfläche eindringen können.
Die Source- und Drain-Elektrodenschichten können vorteilhafterweise derart angebracht werden, daß sie nicht das ganze Gebiet der Öffnungen im Isoliermaterial beanspruchen, so daß die Ionen hauptsächlich in die Oberflächenteile unterhalb der Öffnungen implantiert werden, die nicht von den Elektrodenschichten bedeckt sind.
Nach einer weiteren Ausbildung der Erfindung können die Bedingungen des lonenbeschusses derart gewählt werden, daß wenigstens an der Stelle der Gebiete, wo die Source- und Drain-Elcktrodenschichten die Halbleiteroberfläche kontaktieren, Atome des Metalls der Elektrodenschichten durch Energieübertragung von den bombardierenden Ionen in die untenliegenden Oberflächenteile eindringen.
Einige Ausführungsbeispielc der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen
Fig. 1-5 schematisch senkrechte Querschnitte durch einen Teil einer Halbleiteranordnung in verschiedenen Stufen der Herstellung nach einem ersten so AusHmnmgsbcispicl,
Tig. 6-9 schemutisch senkrechte Querschnitte durch einen Teil einer anderen Halbleiteranordnung in verschiedenen Stufen der Herstellung nach einem anderen Ausführungsbeispiel und ss
I1'ig. 10 und 11 schematised senkrechte Querschnitte durch einen Teil einer llulblcitcrammlnuiu; in /wei verschiedenen Stufen der Herstellung muli einem weiteren Ausfülirungsbeispicl.
Hin Verfuhren /ur Herstellung, einer Anordnung mit i»> einem pKanal-Feldeffckttransislor mit isolierter Silieium-Gate-F.Icktrodc wird nachstehend im Hund der Γ ig. 1 - Γ» beschrieben, l'.s wird von einer Seheibe aus η-leitendem Silicium mit einem Ouichmesscr von etwa 2„r> cm und einem spezifischen Widerstand von ) 11 · ein <.·, ausneganiieii. Hei den Bearbeitungen werden gleichzeitig eine Anzahl von Transistoren auf der Scheibe gebildet, die in einer spiUercn Stufe der Herstellung durch Unterteilung der Scheibe voneinander getrennt werden. Die bedeutendsten Schritte bei der Herstellung eines solchen Transistors auf der Scheibe werden nun beschrieben, wobei darauf hingewiesen wird, daß die verschiedenen Schritte vor der Unterteilung der Scheibe gleichzeitig an einer Anzahl von Stellen auf der Scheibe durchgeführt werden.
Die Orientierung der Scheibe ist (100). Fig. 1 zeigt einen Teil t der Scheibe mit einer Oberfläche 2, die auf übliche Weise durch Polieren und Ätzen optisch flach geschliffen ist. Auf der gesamten Oberfläche 2 wird aus Silan eine Siliciumoxydschicht 3 mit einer Dicke von etwa 10 000 A niedergeschlagen. Durch photolilhographische Ätztechniken wird eine mittlere rechteckige Öffnung von 28 χ 50 μηι in der Siliciumoxydschicht 3 gebildet, durch die die darunterliegende Siliciumoberfläche 2 freigelegt wird. Dann wird ein Oxydationsschritt durchgeführt, mit dessen Hilfe auf thermischen Wege eine dünnere Siliciumoxydschicht in der Öffnung angewachsen wird, wobei die Oxydation in feuchtem Sauerstoff während 5 Minuten bei 11000C stattfindet und eine Oxydschicht 4 mit einer Dicke von etwa 1200 A liefert. Während dieser Bearbeitung nimmt die Dicke des übrigen Teiles der Oxydschicht 3 etwas zu. F i g. 1 zeigt einen Teil des Körpers 1 mit dem übrigen Teil der dickeren Oxydschicht 3, wobei die dünnere Oxydschicht 4 in der Öffnung von 28 χ 50 μιη in der dickeren Oxydschicht 3 liegt.
Anschließend wird auf der ganzen Oberfläche der Oxydschicht 3, 4 durch Verdampfen eine Molybdänschicht mit einer Dicke von 5000 A angebracht.
Durch einen photolithographischen Ätzschritt wird die Molybdänschicht selektiv von zwei rechteckigen Gebieten entfernt, die je etwa Abmessungen von 13χ60μηΊ aufweisen, so daß ein mittlerer Teil 5 mit Abmessungen von 6 χ 60 μίτι verbleibt, der sich in der Mitte auf der dünneren Oxydschicht 4 befindet, während ferner auf der dickeren Oxydschicht 3 noch ein Außenteil 6 liegt, der mit dem mittleren Teil 5 verbunden ist. Durch einen weiteren photolithographischen Ätzschritt werden zwei rechteckige Öffnungen 7 und 8 von 5 χ 40 μηι in der dünneren Oxydschicht 4 gebildet, die sich parallel zu dem Teil 5 der Molybdänschicht und auf einander gegenüberliegenden Seiten dieses Teiles erstrecken. In dem Querschnitt nach F i g. 2 sind die Ränder der Öffnungen etwa 3 μιη von den nächstlicgenden Rändern des Molybdanschichttciles 5 entfernt. Nach einer leichten reinigenden Älzbehandlung der innerhalb der öffnungen 7 und 8 freigelegten Siliciumobcrfläche wird eine Aluminiumschicht 9 mit einer Dicke von 2000 A auf der ganzer Oberfläche — einschließlich der Öffnungen 6 und 7 unc der Molybd:inschichtlcilc5und6 — angebracht.
I·' i g. 1 zeigt den Körper, nachdem Aluminum niedergeschlagen worden ist.
Durch einen weiteren phololithographisehen At/. schritt wird die Aluminiumschicht selektiv entfernt, st daß ein Teil 10 auf dem Molybdilnschichlteil 5 und Teil· 11 und 12 verbleiben, die mit der Siliciimioberflache ii den öffnungen 7 bzw. 8 in Kontakt stehen. Die Teile 1 und 12 erstrecken sieh weiter auf der dünnere Oxydschicht 4, auf der angrenzenden dickeren Oxyil schicht 3 und auf dem Molybdilnschichlteil (1.
Die Aluminiumschichtleile 10, It und 12 gehen alle i einen einzigen Aliiininiumschielilteil über, der auf dei Molybdilnschiihtteil h auf der dickeren Oxydsehichl außerhalb des Randes der Öffnung in dieser Schiel liej'.t. die «.lic· dünnere Oxydschicht 4 enlhiilt. Di
rat mi/1;
Metal'ächichticüc 11 und 12 bilden Source- und Drain-Elektrodenschichten und der Molybdänschichtteil 5 mit dem darüberliegenden Aluminiumschichtteil
10 bildet die Gate-Elektrodenschicht. Die Aluminiumschichtteile 11 und 12 beanspruchen nicht das ganze Gebiet der öffnungen 7 und 8 auf einander gegenüberliegenden Seiten der Gate-Elektrodenstruktur 10, 5, 4 und die rechteckigen Teile 14 und 115 der Siliciumoberfläche von etwa 2 χ 40 μπι werden frei gelassen. F i g. 4 zeigt den Körper nach Maskierung und Ätzung der Aluminiumschicht, wobei Teile 10, 11 und 12 und freigelegte Oberflächenteile 14 und 15 in den öffnungen 7 bzw. 8 verbleiben.
Der Körper wird anschließend in die Auffangkammer eines Ionenbeschußapparates mit einer aus Bortrichlorid bestehenden Borionenquelle gesetzt. Die Oberfläche wird dann bombardiert, wobei die Ebene der Oberfläche 2 zu der Richtung des Ionenstrahls praktisch senkrecht ist. Die Strahlenergie beträgt tOOkeV und die Dosis 1 χ 1015 Borionen/cm2. Unter diesen Beschußbedingungen dient die Gate-Elektrodenschicht 10 als Maske, weil Borionen dieser Energie, obgleich sie durch Aluminiumschichtteil 10 hindurchdringen können, praktisch nicht durch die Molybdänschicht 5 hindurchdringen können. Auch können Ionen, die durch die Teile der Aluminiumschichtteile 11 und 12, die sich auf dem Molybdänschichtteil 6 rings um den Rand befinden, nicht bis zu dem untenliegenden Molybdänschichtteil 6 vordringen. Unter den erwähnten Beschußbedingungen und bei der verwendeten Dicke der Aluminiumschichtteile von 2000 A dringen die Ionen wohl in die Aluminiumschichtteile 11 und 12 in den öffnungen in der Isolierschicht 4 ein. Die Ionen dringen auch durch die unbedeckten Teile der dünneren Oxydschicht, die auf einander gegenüberliegenden Seiten der Torelektrodenstruktur liegen und unmittelbar an diese Struktur 10,5,4 grenzen.
Ferner dringt eine Anzahl von Ionen, die durch die Aluminiumschichtteile 11 und 12, die sich auf der dünneren Oxydschicht 4 befinden, hindurchdringen, auch in die untenliegenden Teile der dünneren Oxydschicht 4 ein. Ionen, die durch die sehr kleinen Teile der Aluminiumschichtteile U und 12 hindurchdringen, die sich auf dem Innenrand der dickeren Oxydschicht 3 befinden, werden aber in der darunterliegenden dickeren Oxydschicht zurückgehalten und erreichen die darunterliegende Halbleiteroberfläche praktisch nicht. Dadurch wird eine selektive Implantation von Borionen in die Obcrflüchentcile auf einander gegenüberliegenden Seilen des Obcrflitchcnteiles unterhalb der Gate-Elcktrodenstruktur 10, 5, 4 — einschließlich der Obcrflilchcnteile unterhalb der Aluminiiimschiehtteile
11 und 12 in den öffnungen 7 bzw. 8 — erhalten. Implantierte p-leitendc Gebiete 17 und 18 niedrigen spezifischen Widerstands werden erhalten, die Source- und Drain-Zonen bilden, die die gun/.c Oberfläche und ss die öffnungen 7 und 8 beanspruchen, wobei infolge des maskierenden Flfckts der Gntc-Elektrodcnstruktur 10, 5,4 in dem n-lcitciulcn Oberfluchengebiet unterhalb der Uulc-Kiektrodensciiieht iO, 5 i-in >ii'«iiiuin'uc-iuii.^ Ktinalgcbiet definiert wird, dessen Lunge /wischen den μ Source· und Drain-Zonen 17 und 18 praktisch der Abmessung der Gute-Hlektrodenschicht 10, 5 in dieser l.ltngsrichtiing entspricht, die in dein Querschnitt nach Pig. r>gleich6 μηι ist.
Durch this Vorhandensein der freigelegten Teile 14 <»·, und 15 in den ursprünglichen öffnungen 7 bzw. 8 in der dünneren Oxydschicht 4 tritt lniplantution hauptsächlich unterhalb dieser Teile 14 und 15 auf. In den Teilen der implantierten Source- und Drain-Zonen 17 und 18, die unmittelbar unterhalb der Aluminiumschichtteile 11 und 12 liegen, sind einige Aluminiumatome durch Energieübertragung der bombardierenden Borionen in die Siliciumoberflächenteile implantiert worden. Dadurch wird ein guter Kontakt niedrigen Widerstandes zwischen den Aluminiumschichtteilen 11, 12 und den implantierten Source- und Drain-Zonen 17,18 erhalten.
Nach Entfernung des Körpers aus dem Ionenbeschußapparat wird eine Ausglühbehandlung bei 5000C während 30 Minuten durchgeführt. Die in Fig.5 dargestellte Struktur wird nach diesem Implantationsund Ausglühvorgang erhalten. Die maximale Tiefe der Übergänge zwischen den implantierten p-leitenden Source- und Drain-Zonen und dem η-leitenden Körper von der Oberfläche 2 her ist etwa 0,7 μην
Schließlich wird ein photolithographischer Ätzschritt durchgeführt, durch den im Außenteil der gemeinsamen Aluminium- und Molybdänschichten, von denen aus sich die Aluminiumschichtteile 10, 11 und 12 erstrecken, voneinander getrennte äußere Source-, Drain- und Gate-Elektrodenschichten auf der dickeren Oxydschicht 3 gebildet werden, die aus je einem untenliegenden Molybdänschichtteil und einem obenliegenden Aluminiumschichtteil bestehen und die je einen zu kontaktierenden Teil aufweisen.
Es sei bemerkt, daß während der Implantation die Aluminiumschichtteile 10, 11 und 12, die sich auf den Molybdänschichtteilen 6, 5 befinden, alle über die gemeinsamen äußeren Aluminium- und Molybdänschichtteilen miteinander verbunden sind. Diese gemeinsamen Aluminium- und Molybdänschichtteile werden mit einem Massenpunkt auf dem lonenbeschleuniger verbunden, damit ein Aufladen der Schicht und ein etwaiger dadurch herbeigeführter Durchschlag der Isolierschichtteile unterhalb der Gate-Elcktrodenschicht 10,5 verhindert werden.
Die Verwendung einer Molybdänschicht in der Gate-Elektrode ergibt eine niedrigere Schwellwertspannung in der hergestellten Anordnung (z. B. 2,0 V) als üblicherweise bei Verwendung einer einzigen Alumir.!· um-Gate-Elektrodenschicht erreicht werden kann. Ferner werden bei Verwendung von Aluminium für die Source- und Drain-Elektrodenscbichtcn auch gute Kontakte niedrigen Widerstands mit implantierten Source- und Drain-Zonen erhalten, während ein Eindringen der bombardierenden Borionen in diese Schichten möglich bleibt.
Die Scheibe, auf der sich eine Anzahl Transistorstrukturen befindet, von denen ein Teil in Fi g. 5 dargestellt ist, wird dann längs Ritzbahnen unterteilt und jeder Tci wird auf übliche Weise montiert und in einer I Imhüllung angebracht. Der Reihenwiderstand eines derartiger p-Kunul-Transistors betragt 100 Ω und sein Widerstaiu im leitenden Zustand 4 k£l Der Reihenwiderstund is also ein sehr geringer Bruchteil des Widerstandes in leitenden Zustand. Die Gate-Drain-Kapa/.itilt is 10 Mpl·. Die Druin-Substrat· Durchschlagspannung is ciwii 3"> V und der Drnin-Sutistrui-i.ecksirom ui-irSg etwa ISpA Vn-IOV.
Bei einer Abwandlung des oben bcsdiriebenci Verfahrens, bei der der Transistor einen Teil eine integrierten Halbleiterschaltung bildet, kann der photo lithographische Älzsehritt zum Definieren gesonderte Source·, Drain- und Gute-Hleklrodensdm'hlcM vur ile Implantation durchgeführt werden, indem diese Teil gleichzeitig, d. h. unter Verwendung einer ein/ige1 Maske, mil der Aluminiumschichl 9'zur ltilduntf (Il1
"«WS'
Schichtteile 10,11 und 12 definiert werden. Das Problem der Verhinderung einer Aufladung der Gate-Elektrodenoxydschicht ergibt sich bei einer integrierten Schaltung nicht, weil in dem definierten Verbindungsmuster, das in dieser Stufe gebildet ist, die Gate-Elektro- de mit einem anderen Teil des Halbleiterkörpers, ζ. Β. der Fläche der zu bildenden Drain-Zone eines anderen ähnlichen Transistors, verbunden wird.
Ein anderes Verfahren zur Herstellung einer Anordnung mit einem p-Kanal-Feldeffekttransistor mit isolierter Silicium-Gate-Elektrode wird nunmehr an Hand der Fig.6-9 beschrieben. Es wird von einer Scheibe aus η-leitendem Silicium mit einem Durchmesser von etwa 2,5 cm und einem spezifischen Widerstand von 3 Ω · cm ausgegangen. Die Vorbearbeitung der Oberfläche und das Anwachsen von Oxydschichten erfolgen auf praktisch gleiche Weise wie im vorhergehenden Ausführungsbeispiel; entsprechende Teile und die dickeren und dünneren Oxydschichten sind mit den gleichen Bezugsziffern wie in F i g. 1 bezeichnet. Das Verfahren unterscheidet sich in den Schritten nach der Bildung der Oxydschichten dadurch, daß nicht eine Molybdänschicht, sondern eine verhältnismäßig dicke Aluminiumschicht 6 auf der ganzen Oberfläche niedergeschlagen wird, wobei diese Aluminiumschicht eine Dicke von etwa 6000 A aufweist. Durch einen photolithographischen Ätzschritt werden öffnungen 7 und 8 in der dicken Aluminiumschicht 6 und in der darunterliegenden dünneren Oxydschicht 4 angebracht, wobei die Abmessungen und die Lagen der erwähnten öffnungen genau denen der öffnungen in Fig.2 des ersten Ausführungsbeispiels entsprechen, die mit den gleichen Bezugsziffern bezeichnet sind.
Durch einen photolithographischen Ätzschritt wird die Aluminiumschicht 6 weiter selektiv auf zwei rechteckigen Flächen von 5 μηι χ 60 μιη entfernt, deren Seiten sich parallel zu dem Außenrand der öffnungen 7 und 8 erstrecken, so daß ein Innenteil 20 auf der dünneren Oxydschicht 4 zwischen den öffnungen 7 und 8 mit einem Flächeninhalt von 12χ60μΐη und auf der dickeren Oxydschicht 3 noch ein Außenteil 19 verbleibt. Fig. 7 zeigt den Körper nach der Definition dieser Aluminiumschicht.
Dann wird eine dünnere Aluminiumschicht 21 mil einer Dicke von 2000 A auf der ganzen Oberfläche — einschließlich der verbleibenden Schichtteile 19 und 20 in den öffnungen 7 und 8 — niedergeschlagen.
Die zusammengesetzte Aluminiumschicht 21, 20 auf dem mittleren Teil der dünneren Oxydschichi 4 hat nun eine Dicke von 8000 A, ebenso wie die zusammcnge- so setzte Schicht 21, 19 auf der dickeren Oxydschicht 3. Fig. 8 zeigt den Korper nach der Ablagerung des Aluminiums.
Durch einen weiteren phoiolilhographischen Ätzschritt werden die Aluminiumschicht 21 und der darunterliegende Aluminiumschichtteil 20 selektiv entfernt, so daß Aluniiniumscliichtteilc 24 und 25 verbleiben, deren Oberflächen und Lagen genau denen eier ίίΐ! ί j'.'! i!üs tTii'.c!1. A.iixfuhriiPyi^iMnpirU !'/»zeigten Aluminiumschichtteilc 11 und 12 entsprechen und die <*> sich weiter zunächst ti ti Γ der dickeren Oxydschicht .1 und dann auf dein dickem Aluminiumschiehlteil 19 und auf einer zusammengesetzten Aluminiumschicht 2ft, 20 erstrecken, die uns einem Teil 20 der zunllehst angebrnchlen Schicht mil einer Dicke von WKX) A und d«; aus einem darOberliegcnden Teil 2< > der nachher angebrachten Schicht mit einer Dicke von 2000 A besteht. Die zusammengesetzte Schicht 2f>, 20 entspricht in Oberfläche und Lage genau der in F i g. 4 des ersten Ausführungsbeispiels gezeigten zusammengesetzten Gate-Elektrodenschicht 10, 5. Die Aluminiumschichtteile 24 und 25 bilden die Source- und Drain-Elektrodenschichten und die zusammengesetzte Aluminiumschicht 26, 20 bildet die Gate-Elektroden schicht. Bei der gleichzeitigen Definition der zusammengesetzten Gate-Elektrodenschicht und der Aluminiumschichtteile für die Source- und Drain-Elektroden während des photolithographischen Ätzschrittes wird eine enge Trennung zwischen der Gate-Elektrodenschicht und den Source- und Drain-Elektrodenschichten, in diesem Falle von 5 μίτι auf jeder Seite, erhalten, was in der endgültig hergestellten Anordnung einen niedrigen Reihenwiderstand zur Folge hat.
Dann werden ein Ionenbeschuß und eine Ausglühbehandlung unter den gleichen Bedingungen wie bei dem ersten Ausführungsbeispiel durchgeführt, wobei implantierte p-leitende Source- und Drain-Zonen 27 und 28 niedrigen spezifischen Widerstands (F i g. 9) durch den gleichen Mechanismus wie im vorhergehenden Ausführungsbeispiel gebildet werden. Der Unterschied besteht darin, daß in diesem Beispiel die Gate-Elektrodenmaskierung dadurch erhalten wird, daß für die zusammengesetzte Aluminiumschicht 26, 20 eine größere Dicke von 8000 Ä gewählt wird, die ausreicht, um zu verhindern, daß Borionen mit einer Energie von 100 keV durchdringen, weil die Eindringtiefe derartiger Ionen in Aluminium etwa 5000 A beträgt. Die darauffolgende Bearbeitung der Anordnung entspricht praktisch der im vorhergehenden Beispiel beschriebenen Bearbeitung und besteht in der Definition der dünnen und der dicken Aluminiumrandschicht zur Bildung der getrennten Source-, Drain- und Gate-Elektrodcnschichten, dem Anbringen von Ritzbahnen und der Unterteilung der Scheibe, wonach die Anordnung montiert und in einer Umhüllung angebracht wird.
An Hand der Fig. 10 und 11 wird nachstehend ein drittes Ausführungsbeispiel eines Verfahrens zur Herstellung eines p-Kanal-Feldeffekttransistors mit isolierter Silicium-Gate-Elektrode beschrieben. Dieses Ausführungsbeispiel ist eine Abwandlung des zweiten Ausführungsbeispiels, das an Hand der Fig.6 — 9 beschrieben worden ist. Bei diesem Verfahren wird gleichfalls von einer Scheibe aus η-leitendem Silicium mit einem Durchmesser von 2,5 cm und einem spezifischen Widerstand von 3 Ω · cm ausgegangen. Dicke und dünne Oxydschichten 3 bzw. 4 werden auf die im vorhergehenden Beispiel beschriebene Weise gebildet, mit dem Unterschied, daß die dünnere Oxydschicht 4 bei diesem Verfahren eine Oberflache von 38 χ 50 μηι hat. Wie im vorhergehenden Beispiel wird eine vcrhitltnismilUig dicke Aluminiumschicht mit einer Dicke von 6000 A auf der ganzen Oberfläche angebracht. Diese Aluminiumschicht wird dann durch einer photolithographischen Ätzschritl selektiv entfernt, st daß ein mittlerer Streifen 31 von 6 χ 60 μηι auf dci dünneren Oxydschichi 4 und ein (nicht dargestellter Außenteil auf der dickeren Oxydschicht 3 verbleibt Anschließend wird noch ein photolithographiselu-Ätzsehritt durchgeführt, durch den öffnungen 32 und 3. in der Schicht 4 auf einander gegenüberliegenden Seitei der Aluminiumschichl 31 gebildet werden, weicht öffnungen je einen Flilelieninhalt von 5 χ 40 μηι haber I' i g. 10 zeigt einen Teil des Körpers in dieser Stufe de Herstellung.
Fine dünnere Aluminiiimschicht mit einer Dicke voi 2(KM)A - einschließlich des dicken Aluminiuinschichl
teiles 31, des dicken Aluminiumschichtrandteiles (nicht dargestellt) und in den öffnungen 32 und 33 in der dünneren Oxydschicht 4 — wird dann niedergeschlagen.
Ein photolithographircher Ätzschritt wird zur selektiven Entfernung der dünneren Aluminiumschicht durchgeführt, so daß ein Teil 35 auf der dickeren Aluminiumschicht 31 und Teile 36 und 37 auf einander gegenüberliegenden Seiten der zusammengesetzten Schicht 35,31 verbleiben, wobei die Teile 36 und 37 sich weiter auf der dünnen Oxydschicht 4 und auch auf der dickeren Oxydschicht 3 und anschließend auf der dicken Aluminiumrandschicht (nicht dargestellt) erstrecken. Die Aluminiumschichtteile 36 und 37 bilden Source- und Drain-Elektrodenschichten und beanspruchen die ganze Oberfläche der Öffnungen 32 bzw. 33 und erstrecken ij sich auf den Teilen der dünneren Oxydschicht 4 zwischen den Öffnungen 32, 33 und der zusammengesetzten Aluminiumschicht 35, 31. Dieses Ausführungsbeispiel unterscheidet sich also von den oben beschriebenen Ausführungsbeispielen dadurch, daß keine Teile der Halbleiteroberfläche in den Öffnungen in der dünneren Oxydschicht freigelegt werden, sondern diese Öffnungen völlig von den Source- und Drain-Elektrodenschichten ausgefüllt werden. Die Schichtteile 36 und 37 sind über einen Abstand von 5 μιτι von den angrenzenden Rändern der zusammengesetzten Schicht 35,31 getrennt.
Dann wird ein Implantationsschritt unter den gleichen Bedingungen wie im zweiten Beispiel durchgeführt, wodurch implantierte p-leitende Source- und Drain-Zonen 38 und 39 niedrigen spezifischen Widerstands erhalten werden. Es ist einleuchtend, daß durch das Vorhandensein der Source- und Drain-Elektrodenschichten 36 und 37 in dem ganzen Gebiet der Öffnungen in der dünneren Isolierschicht die Implantation in die unterhalb dieser Öffnungen liegenden Oberflächenteile völlig mit Borionen durchgeführt wird, die durch die Aluminiumschichtteile hindurch in diese Teile eindringen, wobei eine Implantation von Aluminiumatomen durch Energieübertragung von den bombardierenden Borionen auftritt, wodurch ein guter Kontakt niedrigen Widerstandes mit den implantierten Zonen erhalten wird. Die laterale Erweiterung der in dieser Anordnung erhaltenen implantierten Source- und Drain-Zonen ist aber größer, was auf die verschiedenen Maskenabmessungen zurückzuführen ist, die zur Definierung der Elektrodenschichtstrukiur dieser besonderen Form verwendet werden müssen. Dies kann eine Erhöhung des Reihenwiderstandes mit sich bringen.
In dem ersten an Hand der Fig. 1 --5 beschriebenen Ausführungsbeispiel kann nach einer Abwandlung für die Gate-Elektrodenschicht auf der dünneren Isolierschicht 4 statt Molybdän Nickel verwendet werden Ferner kann die Molybdänschicht, oder erwünsch lenfalls die Nickelschicht, nach der Bildung der Aluminiumschichtteile 11 und 12 dadurch angebracht werden, dal! auf der Oberfläche - einschließlich der zuersi gebildeten Schichtteile 11 und 12 - eine Photomaskierungsschicht angebracht wird, wonach das Photomaskierungsmittel nur an der von der Molybdän- oder Nickelschicht der Torelektrode zu beanspruchender Oberfläche entfernt, Molybdän oder Nickel auf dei ganzen Oberfläche niedergeschlagen und dann von der unerwünschten Flächen entfernt wird, indem da: darunterliegende Photomaskierungsmittel gelöst wird Auf diese Weise wird eine Elektrodenschicht erhalten die nur aus einem einzigen Metall, und zwar Molybdär oder Nickel, besteht. Andere Metalle können entwedei aliein oder in Verbindung mit Siliciumoxyd verwende werden. Zum Beispiel kann wenigstens unterhalb dei Gate-Elektrodenschicht das Isoliermaterial aus einei ersten aus Siliciumoxyd bestehenden Schicht auf dei Halbleiteroberfläche und aus einer zweiten darauflie genden und aus Siliciumnitrid bestehenden Schieb zusammengesetzt sein.
In gewissen Fällen kann die angebrachte Gate-Elek trodenschicht aus dem Halbleitermaterial bestehen, da: anschließend durch den lonenbeschuß genügend leitenc gemacht wird und dennoch den gewünschten Maskie rungseffekt liefert.
Das Verfahren kann bei der Herstellung eine integrierten Halbleiterschaltung mit mindestens einen Feldeffekttransistor mit isolierter Gate-Elektrode ver wendet werden, während der fonenbeschuß zu gleichzeitigen Bildung von Zonen anderer Schaltungse lemente im Halbleiterkörper benutzt werden kann Weiter kann das Verfahren auch zur Bildung vor n-Kanal-Feldeffekttransistoren mit isolierter Silicium Gate-Elektrode verwendet werden, wobei für di< bombardierenden Ionen Phosphor oder Stickstof gewählt wird.
Hierzu 4 Blatt Zeichnungen

Claims (12)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode, bei dem zuerst Source-, Drain- und Gate-Elektrodenschichten an einer teilweise mit einer Isolierschicht bedeckten Oberfläche eines Halbleiterkörperteiles vom einen Leitfähigkeitstyp angebracht werden, wobei die Gate-Elektrodenschicht auf der Isolierschicht angebracht wird und die Source- und Drain-Elektrodenschichten als ununterbrochene Schichten teilweise auf der Isolierschicht angebracht werden und in öffnungen in der Isolierschicht an die Halbleiteroberfläche anschließen, wonach durch Ionenimplantation die Source- und Drain-Zonen gebildet werden, wobei die Gate-Elektrodenschicht und das darunterliegende Isoliermaterial den Halbleiteroberflächenteil unterhalb der Gate-Elektrodenschicht gegen die Ionen maskieren, dadurch gekennzeichnet, daß die Ionen durch die an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten (11, 12; 24, 25; 36, 37) hindurch in den Halbleiterkörper implantiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Gate-Elektrodenschicht (5,10; 20, 26; 31, 35) angebracht wird, deren Struktur von der der an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten (11,12;24,25;36,37) verschieden ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine Gate-Elektrodenschicht (5, 10) angebracht wird, die aus Metall besteht und deren Zusammensetzung von der der an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten verschieden ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß Source- und Drain-Elcktrodenschich- ten(ll, 12; 24,25; 36,37) aus Aluminium angebracht werden und daß eine Gate-Elektrodenschicht angebracht wird, die eine Molybdänschicht (5) auf dem Isoliermaterial (4) enthält.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß Source- und Drain-Elektrodenschichten aus Aluminium angebracht werden und daß eine Gate-Elektrodenschicht angebracht wird, die eine Nickelschicht auf dem Isoliermaterial enthält.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß eine Gateelektrode angebracht wird, die außerdem eine Aluminiumschicht (10) auf der Molybdän- (5) oder Nickelschicht enthält, wobei die Aluminiumschicht (10) gleichzeitig mit den Source- und Drain-Elektrodenschichten (U, 12) angebracht wird.
7. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine Gate-Elektrodenschicht (20, 26) aus Metall angebracht wird, und daß die an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten (24, 25; 31, 35) aus demselben Material, aber mit einer geringeren Dicke als die Gate-Elektrodenschicht (20, 26), angebracht werden.
8. Verfahren nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet, daß auf der Oberfläche unterhalb der Gatc-Elcktrodcnschicht und auf der Oberfläche unterhalb der Source- und Drain-Elektrodenschichten, die an die öffnungen grenzen, das
gleiche Isoliermaterial (4) angebracht wird, das angebracht wird, bevor die Source-, Drain- und Gate-Elektrodenschichten angebracht werden.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß eine erste dickere Isolierschicht (3) auf der Halbleiteroberfläche angebracht und ein Gebiet der ersten dickeren Isolierschicht (3) entfernt wird, wonach eine zwe:ite dünnere Isolierschicht (4) auf der Halbleiteroberfläche in diesem Gebiet gebildet wird, wobei die öffnungen in der dünneren Isolierschicht (4) vorgesehen werden, und daß die Gate-Elektrodenschicht und die an die Halbleiteroberfläche anschließenden Teile der Source- und Drain-Elektrodenschichten auf der dünneren Isolierschicht angebracht werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Source-, Drain- und Gate-Elektrodenschichten teilweise auf der dickeren Isolierschicht (3) angebracht werden, wobei die auf der dickeren Isolierschicht (3) liegenden Teile der ElektrodenschicilHen eine derartige Dicke aufweisen, daß die bombardierenden Ionen nicht in die untenliegende dickere Isolierschicht (3) und in die Halbleiteroberfläche eindringen können.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Source- und Drain-Elektrodenschichten (11, 12; 24, 25; 3t, 35) derart angebracht werden, daß sie nicht das ganze Gebiet der öffnungen im Isoliermaterial (4) beanspruchen, so daß die Ionen hauptsächlich in die Oberflächenteile unterhalb der öffnungen implantiert werden, die nicht mit den Elektrodenschichten bedeckt werden.
12. Verfahren nach einem oder mehreren der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Bedingungen des Ionenbeschusses derart gewählt werden, daß wenigstens an der Stelle der Gebiete, wo die Source- und Drain-Elektrodenschichten die Halbleiteroberfläche kontaktieren, Atome des Metalls der Elektrodenschichten durch Energieübertragung von den bombardierenden Ionen in die untenliegenden Oberflächenteile eindringen.
DE2060333A 1969-12-24 1970-12-08 Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode Expired DE2060333C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB6290969 1969-12-24

Publications (3)

Publication Number Publication Date
DE2060333A1 DE2060333A1 (de) 1971-07-01
DE2060333B2 true DE2060333B2 (de) 1977-10-13
DE2060333C3 DE2060333C3 (de) 1978-06-01

Family

ID=10488614

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2060333A Expired DE2060333C3 (de) 1969-12-24 1970-12-08 Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode

Country Status (11)

Country Link
US (1) US3739237A (de)
JP (1) JPS4827506B1 (de)
AT (1) AT323809B (de)
BE (1) BE760707A (de)
CH (1) CH519791A (de)
DE (1) DE2060333C3 (de)
ES (1) ES386734A1 (de)
FR (1) FR2073494B1 (de)
GB (1) GB1289740A (de)
NL (1) NL7018547A (de)
SE (1) SE355696B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE28952E (en) * 1971-03-17 1976-08-31 Rca Corporation Shaped riser on substrate step for promoting metal film continuity
FR2184535B1 (de) * 1972-05-19 1980-03-21 Commissariat Energie Atomique
US3895392A (en) * 1973-04-05 1975-07-15 Signetics Corp Bipolar transistor structure having ion implanted region and method
US3947866A (en) * 1973-06-25 1976-03-30 Signetics Corporation Ion implanted resistor having controlled temperature coefficient and method
US4065847A (en) * 1974-01-04 1978-01-03 Commissariat A L'energie Atomique Method of fabrication of a charge-coupled device
FR2257145B1 (de) * 1974-01-04 1976-11-26 Commissariat Energie Atomique
JPS5532032B2 (de) * 1975-02-20 1980-08-22
JPS52156576A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Production of mis semiconductor device
DE2631873C2 (de) * 1976-07-15 1986-07-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
US4224733A (en) * 1977-10-11 1980-09-30 Fujitsu Limited Ion implantation method
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US4523368A (en) * 1980-03-03 1985-06-18 Raytheon Company Semiconductor devices and manufacturing methods
JPS5827363A (ja) * 1981-08-10 1983-02-18 Fujitsu Ltd 電界効果トランジスタの製造法
US4499653A (en) * 1983-11-03 1985-02-19 Westinghouse Electric Corp. Small dimension field effect transistor using phosphorous doped silicon glass reflow process
NL8400789A (nl) * 1984-03-13 1985-10-01 Philips Nv Werkwijze omvattende het gelijktijdig vervaardigen van halfgeleidergebieden met verschillende dotering.
US4748103A (en) * 1986-03-21 1988-05-31 Advanced Power Technology Mask-surrogate semiconductor process employing dopant protective region
US5139869A (en) * 1988-09-01 1992-08-18 Wolfgang Euen Thin dielectric layer on a substrate
US5169796A (en) * 1991-09-19 1992-12-08 Teledyne Industries, Inc. Process for fabricating self-aligned metal gate field effect transistors
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices
US5843827A (en) * 1996-09-30 1998-12-01 Lucent Technologies Inc. Method of reducing dielectric damage from plasma etch charging
US5869727A (en) * 1997-08-08 1999-02-09 Osi Specialties, Inc. Vacuum process for the manufacture of siloxane-oxyalkylene copolymers
JP3769208B2 (ja) * 2001-06-04 2006-04-19 株式会社東芝 半導体装置の製造方法と半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3451912A (en) * 1966-07-15 1969-06-24 Ibm Schottky-barrier diode formed by sputter-deposition processes
US3472712A (en) * 1966-10-27 1969-10-14 Hughes Aircraft Co Field-effect device with insulated gate
GB1244225A (en) * 1968-12-31 1971-08-25 Associated Semiconductor Mft Improvements in and relating to methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
US3739237A (en) 1973-06-12
GB1289740A (de) 1972-09-20
DE2060333A1 (de) 1971-07-01
FR2073494B1 (de) 1975-01-10
FR2073494A1 (de) 1971-10-01
SE355696B (de) 1973-04-30
NL7018547A (de) 1971-06-28
BE760707A (fr) 1971-06-22
ES386734A1 (es) 1973-03-16
AT323809B (de) 1975-07-25
DE2060333C3 (de) 1978-06-01
CH519791A (de) 1972-02-29
JPS4827506B1 (de) 1973-08-23

Similar Documents

Publication Publication Date Title
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE1913052C2 (de) Halbleitervorrichtung
DE2745857C2 (de)
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1965799C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE2160427C3 (de)
DE2947311C2 (de) Integrierte Halbleiterschaltung
DE3135993A1 (de) &#34;verfahren zur herstellung von kontakten mit geringem widerstand in halbleitervorrichtungen&#34;
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2453279C3 (de) Halbleiteranordnung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3586452T2 (de) Festkoerperbildsensor und verfahren zu seiner herstellung.
DE3148323A1 (de) Halbleiterschaltung
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE1639349B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
DE3139169C2 (de)
DE1949523B2 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee