DE1614800C3 - Verfahren zum Herstellen eines Planartransistors mit Tetrodeneigenschaften - Google Patents
Verfahren zum Herstellen eines Planartransistors mit TetrodeneigenschaftenInfo
- Publication number
- DE1614800C3 DE1614800C3 DE1614800A DET0033623A DE1614800C3 DE 1614800 C3 DE1614800 C3 DE 1614800C3 DE 1614800 A DE1614800 A DE 1614800A DE T0033623 A DET0033623 A DE T0033623A DE 1614800 C3 DE1614800 C3 DE 1614800C3
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- zone
- diffused
- zones
- base zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen eines Planartransistors mit Tetrodeneigenschaften, bei
dem in die Halbleiterscheibe die Basiszone eindiffundiert, die diffundierte Basiszone mit einer Emilterdiffusionsmaske
bedeckt, nach der Emitterzonendiffusion und der Entfernung der Emitterdiffusionsmaske die
freigelegten Bereiche der diffundierten Basiszone mit einem Metallbelag versehen und die diffundierte
Basiszone mit der diffundierten Emitterzone durch einen Metallbelag elektrisch leitend verbunden werden.
Ein derartiges Verfahren ist aus der DT-AS 12 08 012
bekannt. Bei diesem bekannten Verfahren wird in einen Halbleiterkörper zunächst die Basiszone ganzflächig
eindiffundiert. Nach der Basisdiffusion werden diejenigen Oberflächenbereiche der Basiszone mit einem
diffusionshemmenden Material bedeckt, in die nach der Emitterdiffusion die Basis- und die Basissteuerelektrode
einlegiert werden. Nach der Emitterdiffusion wird das diffusionshemmende Material wieder entfernt und
Metall auf die bei der Emitterdiffusion bedeckten Bereiche der Halbleiteroberfläche aufgebracht, welches
anschließend zur Herstellung der Basiselektrode und der Basissteuerelektrode bis zur Basiszone in den
Halbleiterkörper einlegiert wird. Um dem Transistor Tetrodeneigenschaften zu verleihen, wird die diffundierte
Emitterzone mit der diffundierten Basiszone durch einen Metallbelag auf der Oberfläche kurzgeschlossen.
Dieses bekannte Verfahren ist jedoch in der Praxis nur schwer realisierbar.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren der eingangs erwähnten Art derart auszubilden,
daß die Herstellung des Planartransistors mit Tetrodeneigenschaften vereinfacht und ein für die
Ausnutzung der Tetrodeneigenschaften vorteilhafterer Transistoraufbau als bei dem bekannten Transistor mit
Tetrodeneigenschaft erhalten wird. Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß in die
diffundierte Basiszone langgestreckte, rahmenförmige und nebeneinander angeordnete Emitterteilzonen unter
Verwendung einer Emitterdiffusionsmaske eindiffundiert werden und daß nach dem Entfernen der innerhalb
der Rahmenöffnungen der langgestreckten, rahmenförmigen Emitterteilzonen liegenden Teile der Emitterdiffusionsmaske
die langgestreckten, rahmenförmigen Emitterteilzonen durch Aufdampfen eines Metallbelags
miteinander sowie mit den in die langgestreckten
ίο Rahmenöffnungen der Emitterteilzonen eingreifenden,
langgestreckten Teilen der Basiszone verbunden werden.
Das Verfahren nach der Erfindung hat den Vorteil, daß ein Planartransistor mit Tetrodeneigenschaften
erhalten wird, dessen Emitterteilzonen trotz Tetrodenstruktur eine langgestreckte Form aufweisen und in
bekannter Weise streifenförmig nebeneinander angeordnet sind. Ein weiterer Vorteil des Verfahrens nach
der Erfindung besteht darin, daß die Emitterteilzonen in bekannter Weise durch Leitbahnen miteinander verbunden
werden können.
Der Widerstand der Basiszone ist bei der Herstellung so zu bemessen, daß zusätzlich zum Emitterstrom noch
ein Basisquersirom fließt, so daß nur noch der Rand der Emitterteilzonen emittiert, so wie bei einer Transistortetrode
nur der Emiiterrand emittiert.
Das Verfahren nach der Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.
Die F i g. 1 bis 5 zeigen in verschiedenen Herstellungsstufen
einen Planartransistor mit Tetrodeneigenschaften bei Anwendung des Herstellungsverfahrens.
Zur Herstellung eines solchen Transistors wird — vgl. F i g. 1 — auf die eine Oberflächenseite eines Halbleiterkörpers
1 vom Leitungstyp der Kollektorzone eine diffusionshemmende Schicht 2 aufgebracht, die beispielsweise
aus Siliziumdioxid oder aus Siliziumnitrid besteht. Anschließend wird in eine Isolierschicht 2 ein
Basisdiffusionsfenster 3 in üblicher, bekannter Weise eingeätzt, durch das eine Basiszone 4 in einen Bereich
des Halbleiterkörpers 1 eindiffundiert wird.
Nach der Basisdiffusion wird — vgl. Fig. 2— der Bereich innerhalb des Basisdiffusionsfensters 3 wieder
mit einer diffusionshemmenden Schicht 5 bedeckt, in die — vgl. Fig. 2— langgestreckte, rahmenförmige
Emitterdiffusionsfenster 6, 7 zur Herstellung von zwei Emitterteilzonen eingeätzt werden. Diffundiert man
durch diese beiden Diffusionsfenster Dotierungsmaterial, welches im Halbleiterkörper Emitterzonen erzeugt,
so entsteht — vgl. die Schnittdarstellung der Fig. 3 —
ein Transistor mit zwei rahmenförmigen Emitterteilzonen 8 und 9, deren Rahmenöffnungen von Teilen der
Basiszone durchsetzt sind.
Nach der Emitterdiffusion werden die mit den Bezugsziffern 10 und 11 bezeichneten Teile der
diffusionshemmenden Schicht 5 — vgl. F i g. 4 — entfernt und zur Kontaktierung der Basiszone drei
Oberflächenbereiche 12, 13, 14 dieser Zone freigelegt. Durch die Entfernung der Teile 10 und 11 der
diffusionshemmenden Schicht 5 werden — vgl. Fig.4
— diejenigen Teile 15, 16 der Basiszone 4 zugänglich, die in die öffnungen der Emitterteilzonen 8 und 9
eingreifen und sich bis zur Oberfläche des Halbleiterkörpers erstrecken.
Die Fig. 5 zeigt die Kontaktierung des Transistors.
Die Kontaktierung der Basiszone erfolgt — vgl. F i g. 4 — durch die drei Basiselektroden 17, 18 und 19,
die durch Aufdampfen von Elektrodenmaterial in die öffnungen der diffusionshemmenden Schicht 5 über den
Oberflächenbereichen 12, 13 und 14 der Basiszone 4 _ vgl. F i g. 4 — hergestellt werden.
Die Tetrodeneigenschaften werden dadurch erzielt, daß Elektrodenmaterial sowohl auf die Oberfläche der
Emitterteilzonen als auch auf die Oberfläche derjenigen Teile 15,16 der Basiszone 4 aufgedampft wird, die in die
Rahmenöffnungen der Emitterteilzonen 8 und 9 eingreifen und sich bis zur Halbleiteroberfläche
erstrecken. Bei dieser Aufdampfung entstehen die Elektroden 20 und 21, die die Emitterteilzonen 8 und 9
mit den in ihre Rahmenöffnungen eingreifenden Teilen 15 und 16 der Basiszone 4 kurzschließen. Die Elektroden
20 und 21 erhalten über den gemeinsamen Anschluß 22 das Emitterpotential, während den Basiselektroden 17,
18 und 19 über den gemeinsamen Anschluß 23 das Basispotential zugeführt wird. Sowohl die Emitter- als
auch die Basiselektroden sind durch die gemeinsamen Anschlüsse 22 bzw. 23 jeweils zueinander parallel
geschaltet. Die Kollektorzone wird im allgemeinen auf der den Basiselektroden 17,18 und 19 gegenüberliegenden
Seite kontaktiert.
Wird bei dem Ausführungsbeispiel der Widerstand der Basiszone so bemessen, daß zusätzlich zum
Emitterstrom noch ein Basisquerstrom fließt, so emittieren die Emitterzonen 8 und 9 nur noch an ihrem
Rand. So wird ein Planartransistor mit Tetrodeneigenschäften
und verbesserten Hochfrequenzeigenschaften erhalten.
Im Ausführungsbeispiel — vgl. Fig. 5 —hat der
Transistor zwei Emitterteilzonen und drei Basiselektroden. Ebenso können selbstverständlich auch Transistoren
mit mehr als zwei Emitterteilzonen und entsprechend vielen Basiselektroden hergestellt werden.
Hierzu 2 Blatt Zeichnunuen
Claims (1)
- Patentanspruch:Verfahren zum Herstellen eines Planartransistors mit Tetrodeneigenschaften, bei dem in die Halbleiterscheibe die Basiszone eindiffundiert, die diffundierte Basiszone mit einer Emitterdiffusionsmaske bedeckt, nach der Emitterzonendiffusion und dem Entfernen der Emitterdiffusionsmaske die freigelegten Bereiche der diffundierten Basiszone mit einem Metallbelag versehen und die diffundierte Basiszone mit der diffundierten Emitterzone durch einen Metallbelag elektrisch leitend verbunden werden, dadurch gekennzeichnet, daß in die diffundierte Basiszone (4) langgestreckte, rahmenförmige und nebeneinander angeordnete Emitterteilzonen (8, 9) unter Verwendung einer Emitterdiffusionsmaske eindiffundiert werden, und daß nach dem Entfernen der innerhalb der Rahmenöffnungen der langgestreckten, rahmenförmigen Emitterteilzonen (8, 9) liegenden Teile (10, 11) der Emitterdiffusionsmaske (5) die langgestreckten, rahmenförmigen Emiuerteilzonen (8, 9) durch Aufdampfen eines Metallbelags (20, 21, 22) miteinander sowie mit den in die langgestreckten Rahmenöffnungen der Emiuerteilzonen (8, 9) eingreifenden langgestreckten Teilen (15, 16) der Basiszone (4) verbunden werden.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1614800A DE1614800C3 (de) | 1967-04-08 | 1967-04-08 | Verfahren zum Herstellen eines Planartransistors mit Tetrodeneigenschaften |
| FR1558245D FR1558245A (de) | 1967-04-08 | 1968-04-03 | |
| GB06551/68A GB1220854A (en) | 1967-04-08 | 1968-04-05 | Improvements in transistors |
| US719641A US3560814A (en) | 1967-04-08 | 1968-04-08 | Transistor with strip shaped emitter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1614800A DE1614800C3 (de) | 1967-04-08 | 1967-04-08 | Verfahren zum Herstellen eines Planartransistors mit Tetrodeneigenschaften |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE1614800A1 DE1614800A1 (de) | 1969-12-18 |
| DE1614800B2 DE1614800B2 (de) | 1977-10-13 |
| DE1614800C3 true DE1614800C3 (de) | 1978-06-08 |
Family
ID=7557906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1614800A Expired DE1614800C3 (de) | 1967-04-08 | 1967-04-08 | Verfahren zum Herstellen eines Planartransistors mit Tetrodeneigenschaften |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US3560814A (de) |
| DE (1) | DE1614800C3 (de) |
| FR (1) | FR1558245A (de) |
| GB (1) | GB1220854A (de) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4840307B1 (de) * | 1970-06-12 | 1973-11-29 | ||
| WO1982001103A1 (en) * | 1980-09-12 | 1982-04-01 | Inc Motorola | Emitter design for improved rbsoa and switching of power transistors |
| JPS5818964A (ja) * | 1981-07-28 | 1983-02-03 | Fujitsu Ltd | 半導体装置 |
| JP2003045882A (ja) * | 2001-07-27 | 2003-02-14 | Nec Corp | 半導体装置及びその設計方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3166448A (en) * | 1961-04-07 | 1965-01-19 | Clevite Corp | Method for producing rib transistor |
| US3277352A (en) * | 1963-03-14 | 1966-10-04 | Itt | Four layer semiconductor device |
| US3337783A (en) * | 1964-01-16 | 1967-08-22 | Westinghouse Electric Corp | Shorted emitter controlled rectifier with improved turn-off gain |
| US3325705A (en) * | 1964-03-26 | 1967-06-13 | Motorola Inc | Unijunction transistor |
-
1967
- 1967-04-08 DE DE1614800A patent/DE1614800C3/de not_active Expired
-
1968
- 1968-04-03 FR FR1558245D patent/FR1558245A/fr not_active Expired
- 1968-04-05 GB GB06551/68A patent/GB1220854A/en not_active Expired
- 1968-04-08 US US719641A patent/US3560814A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB1220854A (en) | 1971-01-27 |
| DE1614800A1 (de) | 1969-12-18 |
| DE1614800B2 (de) | 1977-10-13 |
| FR1558245A (de) | 1969-02-21 |
| US3560814A (en) | 1971-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1764401C3 (de) | Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
| DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
| DE2147447C3 (de) | Halbleiterbauelement | |
| DE1614800C3 (de) | Verfahren zum Herstellen eines Planartransistors mit Tetrodeneigenschaften | |
| DE1439737B2 (de) | Verfahren zum Herstellen einer Halblei teranordnung | |
| DE1293900B (de) | Feldeffekt-Halbleiterbauelement | |
| DE1764237C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE1589890A1 (de) | Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung | |
| DE1614827C2 (de) | Verfahren zum Herstellen eines Transistors | |
| DE2537327A1 (de) | Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements | |
| DE2263091C2 (de) | Feldeffekttransistor | |
| DE1924620A1 (de) | Feldeffekttransistor | |
| DE2534477C3 (de) | Kapazitätsarmer Kontaktierungsfleck | |
| DE1614818C3 (de) | Verfahren zum Herstellen eines Planartransistors | |
| DE1614910C3 (de) | Halbleiteranordnung | |
| DE1514875C3 (de) | Transistor und Verfahren zu seiner Herstellung | |
| DE1514912C3 (de) | Verfahren zum Herstellen eines Transistors | |
| DE1764759B2 (de) | Verfahren zum Kontaktiren einer Halbleiterzone | |
| DE1514266C3 (de) | Halbleiterbauelement und Schaltung dafür | |
| DE1514853C3 (de) | Hochfrequenztransistor und Verfahren zu seiner Herstellung | |
| DE1489191B2 (de) | Transistor | |
| DE1514800A1 (de) | Verfahren zum Kontaktieren von Halbleiteranordnungen | |
| DE1077790B (de) | AEtzverfahren zur Herstellung von Halbleiteranordnungen | |
| DE1281036B (de) | Transistor und Verfahren zu seiner Herstellung | |
| DE2060561A1 (de) | Planartransistorstruktur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| EHJ | Ceased/non-payment of the annual fee |