DE1077790B - AEtzverfahren zur Herstellung von Halbleiteranordnungen - Google Patents

Description

DEUTSCHES

Die Erfindung bezieht sich auf Materialien für und Verfahren zur Herstellung von Halbleiteranordnungen und insbesondere auf ätzbeständige Materialien und deren Verwendung bei der Herstellung von Halbleiteranordnungen, um die Notwendigkeit zum Maskieren der Teile solcher Anordnungen zu vermeiden, die bei dem Ätzvorgang beschädigt oder zerstört werden können. Die Erfindung umfaßt insbesondere Verfahren zur Herstellung von Transistoren in großen Mengen sowie die Verwendung ätzbeständiger Materialien bei ihrer Herstellung.

Zur Zeit ist es allgemein üblich, bei der Herstellung von Halbleiterkristallen eine gewisse Menge von Halbleitermaterial in eine Kristallzieheinrichtung einzuführen und nach dem Erhitzen des Materials so lange, bis es geschmolzen ist, aus der Schmelze entweder einen einzelnen Kristall mit einem Leitfähigkeitstyp oder einen Kristall mit einer oder mehreren Zonen mit einem Leitfähigkeitstyp, der sich von dem Leitfähigkeitstyp des Hauptkristallkörpers unterscheidet, zu ziehen. Der gewachsene oder gezüchtete Kristall wird dann in Abschnitte von einer Dicke zersägt, die für eine Zerteilung etwa in Würfelform für Dioden oder für ein weiteres Zersägen in Transistorstücke oder -säulen geeignet ist. Jedoch werden bei der Herstellung solcher Würfel und Säulen die Oberflächen des Halbleitermaterials in einem infolge des Sägens und Wurf eins gestörten Zustand zurückgelassen.

Es ist auf dem Gebiet der Halbleitertechnik seit langem bekannt, daß eine richtige Behandlung der Halbleiteroberflächen, wie z. B. durch Ätzen, erforderlich ist, um die überschüssige Schicht zerstörten Materials zu entfernen, die nach der mechanischen Vorbearbeitung des Halbleiterkristalls zurückbleibt, und um den darunterliegenden unbeeinflußten Kristallkörper freizulegen. Der Grund hierfür ist der, daß eines der Entwicklungsziele bei Flächendioden sowie Phototransistoren die Erreichung eines hohen Sperrwiderstandes ist; dieses Ziel ist unvereinbar mit der Hinterlassung einer Schicht in seiner Ordnung gestörten Materials an der Oberfläche des Quaders oder Würfels, die als Brücke niedrigen Sperrwiderstandes wirken könnte, die den Rest des pn-Überganges kurzschließt. Bei Flächentransistoren würde eine solche Schicht einen Teilkurzschluß um die pn-Übergänge herum darstellen, über den relativ große Streuströme fließen könnten, was hohe Kollektorströme und eine mangelhafte Emittersteuerung ergeben würde.

Abgesehen von den ungeordneten Schichten, die bei einer mechanischen Bearbeitung hinterlassen werden, besteht jedoch noch ein anderer Grund für das Ätzen solcher Halbleiter da, wo ein verunreinigendes Material mit dem Halbleitermaterial legiert wird, Ätzverfahren zur Herstellung
von Halbleiteranordnungen

Anmelder:

Texas Instruments Incorporated,
Dallas, Tex. (V. St. A.)

Vertreter: Dr. E. Wiegand, München 15,

und Dipl.-Ing. W. Niemann,
Hamburg 1, Ballindamm 26, Patentanwälte

Morton Edward Jones, Boyd Cornelison,
James Taylor Lineback, Eimer Albert Wolff jun.,

Dallas, Tex.,

Samuel Wright Barcus jun., Richardson, Tex.,
Frank Adolph Horak, Norman Shirley Ince,

Dallas, Tex. (V. St. A.),
sind als Erfinder genannt worden

um einen pn-übergang zu erzeugen. In diesem Falle überlappt das verunreinigende Material häufig den Übergang und muß daher weggeätzt werden, um jeden Kurzschlußweg, der sich etwa bilden könnte, zu vermeiden.

Das Ätzen der Oberfläche eines Halbleiterkörpers hat allerdings noch andere Zwecke als solche, die sich auf Grund der unmittelbaren elektrischen Erfordernisse der Halbleiteranordnungen ergeben. Die Feinstrisse und andere strukturelle Mängel einer ungeordneten Schicht können nämlich als Niederlassungsstelle für aufgenommene Feuchtigkeit und für aus den Schneid- und Läppmedien aufgenommene fremde Ionen dienen. Wenn diese Feuchtigkeit und die Verunreinigungen auch im großen und ganzen entfernt werden, so können sie doch durch fremde Ionen noch chemische Veränderungen bewirken, die die Charakteristik der Halbleiteranordnung zu einem etwas späteren Zeitpunkt beeinträchtigen. Die Ausläufer von Rissen, die sich in den darunterliegenden Kristall erstrecken, wirken als Konzentrationsstellen der mechanischen Beanspruchungen. Außerdem ist die Trennung der elektronischen Energiebänder in dem Halbleitermaterial in einem meßbaren Grad druckempfindlich, und die Druckschwankungen an diesen Stellen könnten daher Schwankungen des örtlichen Widerstandes und demgemäß eine übermäßige Geräuchbildung ver-

909 760/3«

3 4

Ursachen. Eine andere mögliche Geräuschquelle kann elektrischer Strom, dessen Weg durch die Halbleiterin den thermischen Schwankungen der Breite solcher anordnung, den Elektrolyten und die Drähte gebildet Risse liegen, die quer zu den Stromwegen verlaufen wird, wird dann in einer solchen Richtung angelegt, und demgemäß Impedanzschwankungen für den daß die gestörte Oberfläche des Halbleiterkörpers Stromfluß nach sich ziehen. 5 durch die elektrolytische Ätzung beseitigt wird. Die-

Bevor das Halbleitermaterial geätzt werden kann, ses Verfahren hat indessen insofern einen Nachteil, ergeben sich jedoch gewisse Probleme aus der Cha- als der Fluß des Elektrolyten sorgfältig überwacht rakteristik des Materials, die bedacht werden müssen. werden muß, um zu verhindern, daß er sich über die Zunächst verursacht die mechanische oder chemische geschweißten Vereinigungsstellen der Halbleiteranord-Behandlung des Halbleitermaterials nach der Ätzung io nung verteilt und die elektrischen Verbindungen beeine Oberflächenverunreinigung, welche ebenso wie schädigt oder zerstört. Weiterhin ist die Geschwindigdie in Unordnung gebrachte Oberflächenschicht und keit der Ätzung wegen der niedrigen Stärke der das die Oberfläche überlappende verunreinigende Ströme, die bei einer elektrischen Ätzung der HaIb-Material einen teilweisen Kurzschluß eines pn-Über- leiteranordnung benutzt werden können, vergleichsganges bewirkt. Daher ist es, um die Oberflächen- 15 weise gering. Eine weitere Schwierigkeit ergibt sich verunreinigung zu vermeiden, praktisch üblich gewor- daraus, daß, wenn die zu ätzende Halbleiteranordnung den, den oder die elektrischen Leiter an eine Halb- ein Transformator ist, die Emitterzone und die KoI-leiteranordnung vor ihrer Ätzung anzulöten. Diese lektorzone unterschiedliche Widerstandswerte haben, Technik ergibt wiederum das Auftauchen eines Pro- so daß unterschiedliche Strommengen in der Emitterblems, weil die bisher bekannten Lötverbindungen und 20 zone und der Kollektorzone des Halbleiterkörpers flieelektrischen Leiter durch das Ätzmittel angegriffen ßen. Daher erscheint es bei Ätzung der Enden des werden und weil nicht allein die Lötverbindungen und Halbleiterkörpers mit verschiedenen Geschwindigkei-Leiter beschädigt oder zerstört werden, sondern auch ten zweckmäßig, zwei verschiedene Spannungsquellen das Ätzmittel durch das aufgelöste Lötmaterial und zu benutzen, um die Ströme zu vergleichmäßigen und andere Materialien verunreinigt wird, so daß es für 25 vergleichmäßigte Ätzungsgeschwindigkeiten zu erhalden weiteren Gebrauch als Ätzmittel geringwertiger ten. Natürlich ist das elektrolytische Verfahren, wenn wird. Bisher versuchte man dieses Problem dadurch auch die Ätzmöglichkeiten auf elektrolytischem Wege zu lösen, daß man diese Teile einer Halbleiteranord- verdoppelt werden, beschränkt auf die Ätzung jeweils nung mit einer gegen die Einwirkung des Ätzmittels einer Halbleiteranordnung, was es ziemlich teuer und beständigen Masse maskierte, wie z. B. einer gesättig- 30 kompliziert macht, eine Anzahl von Halbleiteranordten Lösung von Toluol- und Polystyrolschnitzeln. In nungen gleichzeitig zu ätzen.

die Masse wird ein Färbemittel, gewöhnlich rote Es ist bereits ein Vorschlag einer elektrischen HaIb-

Farbe, eingebracht, um die maskierten Teile der Halb- leiteranordnung bekanntgeworden, gemäß welchem bei

leiteranordnung deutlich erkennbar zu machen. Infolge Ausbildung der Halbleiteranordnung mit Spitzenelek-

der kleinen Abmessungen solcher Halbleiteranordnun- 35 troden, d. h. als kapazitätsarmer Spitzendetektor, für

gen muß das Maskierungsmaterial von Hand auf- die Spitzen Stoffe hoher Austrittsarbeit, z. B. Platin

getragen werden, um Sicherheit dafür zu schaffen, daß oder harte Platinlegierungen, gegebenenfalls in Ver-

die Halbleiterflächen nicht bei dem Maskierungs- bindung mit einem schwer schmelzbaren Lot, verwen-

vorgang bedeckt werden. Nach der Maskierung wer- det werden sollen.

den die Halbleiteranordnungen für eine genügend 40 Nach einem anderen bekanntgewordenen Vorschlag, lange Zeit in ein Ätzbad gelegt, das im allgemeinen der sich auf einen Kristallgleicbxichter bezieht, sollen aus konzentrierter Salpetersäure, Fluorwasserstoff- Goldlegierungen für mindestens einen Teil des in Besäure, Eisessig und flüssigem Brom besteht, um die in rührung mit einem Germaniumkörper befindlichen Unordnung geratene Oberfläche des Halbleiters zu Kontaktteils verwendet werden, um dem Kristallentfernen; diese Zeit liegt zwischen 20 und 90 Sekun- 45 gleichrichter einen sehr niedrigen Widerstand in Flußden. Wenn der Verfahrensschritt der Ätzung beendet richtung zu geben.

ist, werden die Halbleiteranordnungen aus dem Ätz- Ferner wurde bereits ein Verfahren zum Ätzen elek-

bad herausgenommen, und die Maskierungmasse muß trisch unsymmetrisch leitender Halbleiteranordnungen

dann von den Halbleiteranordnungen abgestreift wer- vorgeschlagen, gemäß welchem zur Vermeidung der

den. Hierzu wird im allgemeinen eine Lösung wie 50 Schwierigkeiten der Auswahl eines Ätzmittels, das

z. B. Tetrachlorkohlenstoff verwendet. Ist die Halb- zwar den Halbleiterkörper genügend stark angreifen,

leiteranordnung ein Transistor, so wird die Ver- aber die im Vergleich zum Halbleiterkörper oft sehr

bindung zu der Basiszone des Transistors gewöhnlich dünnen Elektroden möglichst wenig angreifen soll,

nicht nach diesem bekannten Verfahren hergestellt, eine vorbereitende Behandlung des mit den Elektroden

und es mußte große Sorgfalt angewendet werden, um 55 und Zuleitungen versehenen Halbleiterkristalls mit

beim Anbringen der Basiselektrode eine Verunreini- einem Mittel vorgenommen wird, welches das Elek-

gung der geätzten Oberflächen zu vermeiden. trodenmaterial an seiner freien Oberfläche gegen die

Die Maskierung der Teile einer Halbleiteranord- Einwirkung des Ätzmittels unempfindlicher macht als

nung, die bei dem Ätzprozeß zerstört werden würden, den Halbleiterkörper, und in einer folgenden Behand-

sowie das daran anschließende Abstreifen des Maskie- 60 lung das gesamte System mit dem Ätzmittel behandelt

rungsmaterials sind kostspielig und zeitraubend. Es wird.

wurde daher bereits eine andere bekannte Art von Die Erfindung beruht auf der Erkenntnis, daß ge-

Ätzverfahren entwickelt, das als elektrolytische Ät- wisse Materialien gegenüber der Einwirkung der Ätz-

zung bekannt ist, bei der die Halbleiteranordnungen flüssigkeiten besonders beständig sind, insbesondere

ohne Maskierung geätzt werden können. Bei dem elek- 65 für die Dauer derjenigen Zeit, die zur Ätzung von

trolytischen Verfahren werden ein paar kleine ge- Halbleiteroberflächen benötigt wird, und daß solche

formte Drähte über eine Halbleiteranordnung gelegt, Materialien weder beim Ätzvorgang beschädigt oder

deren elektrische Leitungen bereits angebracht sind, zerstört noch in der Ätzflüssigkeit aufgelöst werden,

und ein dünnes Rinnsal eines Elektrolyten fließt den Als solche ätzbeständigen Materialien kommen Platin

Draht entlang und über das Halbleitermaterial. Ein 7° und Gold in Betracht, wobei das Platin im unlegierten

5 6

Zustand für die Zuleitungen zu den Halbleiteranord- von Flächentransistoren in fertige Transistorvorrich-

nungen und das Gold sowohl zum Plattieren der ge- tungen in einem kontinuierlichen Arbeitsgang zu

wohnlich für die Zuleitungen der Halbleiteranordnun- schaffen.

gen verwendeten Materialien sowie in der Form einer Die Erfindung ist an Hand der Zeichnungen bei-

Goldlegierung zum Anlöten der platin- oder goldplat- 5 spielsweise näher erläutert.

tierten Leiter an die Halbleiteranordnungen benutzt Fig. 1 ist eine Grundrißansicht einer Ausführungswerden. Es wurde ferner gefunden, daß auch Silber form eines Behälters, der zum Zusammenbau der verbenutzt werden kann, aber der Gebrauch von Platin schiedenen Transistorbestandteile in der richtigen Be- oder Gold verdient den Vorzug. zugslage zueinander geeignet ist;

Die Erfindung bezieht sich auf ein Ätzverfahren zur io Fig. 2 ist eine perspektivische Schnittansicht des Herstellung von Halbleiteranordnungen. Erfindungs- Behälters für die Transistorbestandteile, auf die gemäß wird mindestens eine ätzbeständige Elektrode Schnittebene 2-2 von Fig. 1 hin gesehen;
an einem Halbleiterkörper mittels eines ätzbeständi- Fig. 3 ist eine perspektivische Ansicht der bei der gen Lötmaterials angebracht, danach wird dieser Halb- Herstellung von Transistoren benutzten Komponenleiterkörper, ohne das Lötmaterial oder die Elektrode 15 ten und erläutert die Relativlage der Komponenten mit einer Schutzschicht zu überziehen, geätzt, und beim Zusammenbau in dem Behälter gemäß Fig. 1;
schließlich wird als Lötmaterial eine Goldlegierung Fig. 4 ist eine perspektivische Oberansicht der Beverwendet, standteile von Fig. 3 nach dem Anschmelzvorgang;

Weitere Vorschläge und Besonderheiten der Erfin- Fig. 5 ist eine perspektivische Ansicht eines einzel-

dung werden weiter unten im einzelnen erläutert. 20 nen Transistors, der aus dem Zusammenbau gemäß

Bei Verwendung der platin- oder goldplattierten Fig. 4 herausgetrennt ist;

Leiter und der Goldlegierungslötung werden nach dem Fig. 6 ist eine perspektivische Ansicht der teilweise

Verfahren gemäß der Erfindung die Halbleiteranord- freigelegten Emitter-, Kollektor- und Basisleitungen

nungen vor der Ätzung vollständig zusammengebaut, des Transistors gemäß Fig. 4, die an den Transistor-

so daß sie aus dem Ätzbad herausgenommen, gespült, 25 tragkopf angeschweißt sind, mit einer über den Tran-

etrocknet und als fertige Vorrichtungen in geeignete sistor reichenden Schutz- und Verschlußkappe;

Behälter gelegt werden können. Ferner werden in wei- Fig. 7 ist eine perspektivische Ansicht eines Teil-

terer Ausbildung der Erfindung Verfahren angegeben, Zusammenbaues zur Anlegung eines anderen Verfah-

die insbesondere zur Massenherstellung gewachsener rens für das Zusammensetzen der Bestandteile, um

oder gezüchteter Germanium- und Silicium-Flächen- 30 den Zusammenbau nach Fig. 4 zu erhalten;

transistoren geeignet sind. Es werden die Bestandteile Fig. 8 zeigt in Fig. 8 a eine Oberansicht des fertigen

für eine große Zahl von Transistoren in der richtigen Zusammenbaues der in Fig. 7 gezeigten Bestandteile,

Relativlage zusammengesetzt und in einem Arbeits- in Fig. 8 b eine Oberansicht eines Streifens, der aus

gang zusammengeschmolzen, während nach einer wei- dem Zusammenbau von Fig. 8 a entnommen ist, in

teren Ausbildung des Verfahrens die Bestandteile 35 Fig. 8 c eine Ansicht des Streifens gemäß Fig. 8 b, von

kontinuierlich geformt, zusammengesetzt und ver- der rechten Seite gesehen;

schmolzen werden. Fig. 9 veranschaulicht ein kontinuierliches Verfah-

Demgemäß betrifft die Erfindung hauptsächlich ein ren für die Herstellung von Transistoren und zeigt in verbessertes Verfahren zur Herstellung von Halblei- Fig. 9 a eine perspektivische Ansicht eines sich beteranordnungen, bei dem das kostspielige und zeitrau- 40 wegenden Streifens mit Lötmaterial und darauf auf bende Maskieren und Abstreifen und das Ätzen jeder beiden Seiten in Abständen angeheftetem Zwischeneinzelnen Halbleiteranordnung für sich vermieden schicht-Kontaktmaterial, in Fig. 9 b eine perspektiviwird. sehe Ansicht eines Abschnittes des Streifens, nachdem

Ein weiterer Hauptzweck der Erfindung besteht er durchlocht ist, um alles außer einem mittleren darin, ein verbessertes Verfahren für die Massenferti- 45 T-förmigen Abschnitt und einem schmalen Streifen an gung von Halbleiter-Transistoren zu schaffen, bei jeder Kante zu entfernen, in Fig. 9 c eine perspektiviwelchem außerdem auch die vielfachen Sätze gleich- sehe Ansicht, welche Taschen erkennen läßt, die in artiger Werkzeuge oder Vorrichtungen vermieden beiden schmalen Seitenstreifen des Abschnittes von werden, die für das elektrolytische Ätzen von Halb- Fig. 9 b gebildet sind, so daß das Lötmaterial in einer leiteranordnungen in entsprechenden Mengen sonst er- 50 vertikalen Ebene mit der Kontaktmaterial-Zwischenforderlich sind. schicht ausgerichtet ist, in Fig. 9d eine Seitenansicht

Ein weiterer Hauptzweck der Erfindung besteht des Abschnittes von Fig. 9 c zur Erläuterung eines

darin, Leiter für Halbleiteranordnungen aufzufinden, Flächentransistorkörpers, der an beiden Enden durch

die aus ätzbeständigem Material und ätzbeständigen' die Taschen in den schmalen Seitenstreifen getragen

Legierungen zum Anlöten solcher Leiter an Halblei- 55 wird und unterhalb des Querbalkens des mittleren

ter gebildet sind. T-förmigen Abschnittes angeordnet ist, in Fig. 9e eine

Ein weiterer Zweck der Erfindung besteht darin, ein perspektivische Ansicht, die einen von dem Abschnitt Verfahren zum Zusammenbau der verschiedenen Be- gemäß Fig. 9d des sich bewegenden Streifens abgestandteile von Halbleiter-Flächentransistoren in der schnittenen Transistor zeigt.

richtigen Lage zueinander zu entwickeln und dann die 60 Im folgenden soll auf das Verfahren und die VorBestandteile in einem Arbeitsgang entweder in voll- richtung gemäß der Erfindung in bezug auf die Erzeuständige oder in teilweise vollständige Transistoran- gung von gewachsenen oder gezüchteten Germaniumordnungen zusammenzuschmelzen. Insbesondere wer- Flächentransistoren eingegangen werden. Dabei wird den nach diesem Verfahren der Emitterleiter, der KoI- zunächst auf den in den Fig. 1 und 2 dargestellten Belektorleiter und der Basisleiter in einem einzelnen 65 halter Bezug genommen. Der Behälter von Fig. 1 und 2 Schmelzvorgang an eine große Zahl von Germanium- wird aus Graphit oder einem anderen geeigneten Ma- oder Silicium-Flächentransistorkörpern angebracht. terial hergestellt, welches das Halbleitermaterial nicht

Noch ein weiterer Zweck der Erfindung besteht verschlechtert, hohen Temperaturen standhält und

darin, ein Verfahren zur Formung, zum Zusammen- leicht bearbeitet werden kann. Der Behälter 20 hat

bau und zum Zusammenschmelzen der Bestandteile 70 rechtwinkelige Form und weist eine Anzahl paralleler,

in Längsrichtung in ihn eingeschnittener Schlitze 21 auf, während eine Anzahl von Schlitzpaaren 22 quer zu dem Behälter und im rechten Winkel zu den Längsschlitzen 21 eingeschnitten sind. Beim Schneiden der Querschlitzpaare 22 wird jedes Paar von dem nächsten durch die in bezug auf die Tiefe der Schlitze 22 erhabenen Flächen 26 getrennt. Zu jedem Paar von Querschlitzen 22 befindet sich ein weiterer Querschlitz 23, der von den 'beiden Schlitzen des Paares 22 durch die Flächen 24 und 25, welche in bezug auf die Tiefe des Schlitzes 23 erhaben sind, getrennt ist. In Fig. 2 ist zu sehen, daß die Längsschlitze 21 und die Querschlitzpaare 22 mit der gleichen Tiefe von der Oberfläche des Behälters 20 aus geschnitten sind, während der Schlitz 23 nur bis auf eine viel geringere Tiefe eingeschnitten ist. Der Grund für diesen Tiefenunterschied der Schlitze 21, 22 und 23 ergibt sich aus dem Folgenden: Bei dem hier behandelten besonderen Beispiel werden die Längsschlitze 21 mit einer Breite von 1 mm geschnitten, wobei jeder Schlitz des Paares von Querschlitzen 22 auf eine Breite von 0,9 mm und der Schlitz 23 auf eine Breite von 0,1 mm geschnitten ist.

Eine aus Fig. 1 und 2 zu entnehmende Besonderheit besteht darin, daß der Schlitz 23 nicht im gleichen Abstand der Längsausdehnung des Behälters 20 zu jedem Schlitzpaar 22 von einem Schlitzpaar bis zum nächsten liegt. Wenn auch dies kein wesentliches Merkmal des Behälters 20 ist, so ist es doch erwünscht, da die mittlere Zone eines Flächentransistors nicht in einer völlig geraden Linie, sondern mehr in der Form einer konkavkugeligen Fläche gewachsen ist. Daher erscheint die mittlere Zone, wenn der diese enthaltende Abschnitt aus einem Kristall geschnitten wird, nicht immer genau in der Mitte der aus ihm hergestellten Halbleiterklötze oder-körper; dieser Lagenunterschied der mittleren Zone wird durch die unterschiedliche oder veränderliche Lage des Schlitzes 23 zwischen den Schlitzpaaren 22 kompensiert. Es sei in diesem Zusammenhang darauf hingewiesen, daß, wenngleich die hier gezeigte Behälterform durchaus befriedigend ist, auch andere Formen benutzt werden können, wie beispielsweise in geeigneter Weise geschlitzte Zylinder.

Wie weiterhin Fig. 3 in Verbindung mit den Fig. 1 und 2 zeigt, befinden sich die den Aufbau eines Germanium-Transistors und insbesondere einen gewachsenen npn-Flächentransistor bildenden Bestandteile in einer Lage zueinander, wie sie sie haben, wenn sie in dem Schlitzsystem des Behälters 20 zusammengebaut sind. Die ersten Bestandteile, die in den Behälter zu bringen sind, sind die ätzbeständigen Streifen 30, von denen je einer in einem Schlitz des Paares von Ouerschlitzen 22 angeordnet wird. Die ätzbeständigen Streifen können entweder Platinstreifen von annähernd 0,05 mm Dicke bei 0,9 mm Breite sein oder aus irgendeinem anderen goldplattierten Metall von gleichwertiger Dicke und Breite bestehen. Ein solches anderes geeignetes Metall kann eine gpldplattierte Legierung aus Eisen, Kobalt und Nickel sein, die in dem USA.-Patent 1942260 näher beschrieben ist. Danach werden die aus einer Goldlegierung bestehenden Täfelchen 31, die eine Fläche von etwa 0,9· 0,9 mm haben und etwa 0,05 mm dick sind, an jeder Schnittstelle der Schlitzpaare 22 mit den Längsschlitzen 21 auf die ätzbeständigen Streifen 30 gelegt. Die Goldlegierung der Täfelchen 31 bildet ein sehr wesentliches Merkmal der Erfindung, da diese Legierung nicht nur ätzbeständig ist, sondern auch die Fähigkeit hat, sowohl die ätzbeständigen Streifen als auch die gewachsenen Verbindungskörper zu benetzen und hierdurch eine feste Lötverbindung zu schaffen.

Bei der Entwicklung dieser Goldlegierung für den Gebrauch in Verbindung mit Germanium-Transistoren wurde gefunden, daß reines Gold als Lötverbinder verwenden kann, aber nicht sehr befriedigend wirkt, da Gold im nicht legierten Zustand Germanium adsorbiert und daher die Germaniumkörper dünn und brüchig macht. Außerdem hat Gold einen hohen Schmelzpunkt, und es wurde gefunden, daß Gold kein wirksames Lötmetall bildet, ehe sein Schmelzpunkt

ίο erreicht ist. Um von dem hohen Schmelzpunkt und der Eigenschaft des reinen Goldes, Germanium zu adsorbieren, unabhängig zu werden, wurde Germanium mit dem Gold legiert. Jedoch wurde weiterhin gefunden, daß, wenn der Prozentsatz von Germanium in der Legierung vergrößert wird, auch die Härte der Legierung ansteigt und es sehr erschwert, sie als Lötmetall zu benutzen. Ein weiteres Merkmal, das im Laufe der Versuche mit der Goldlegierung aufgedeckt wurde, war die Neigung, Verunreinigungen von derselben Art, wie der Teil des Körpers, an welchem die Lötverbindung hergestellt werden soll, sie aufweist, in die Legierung zu bringen. Beispielsweise wurde es bei einem gewachsenen npn-Germanium-Flächentransistor als zweckmäßig festgestellt, einen gewissen Prozentsatz

as an Verunreinigungen aus der V. Gruppe des Periodischen Systems zuzusetzen, um die Leitfähigkeit des η-Typs in der Goldlegierung zu schaffen. Demzufolge besteht die Goldlegierung bei ihrer bevorzugten Ausführungsform für gewachsene npn-Germanium-Flächentransistoren aus 3% Germanium, 96,9% Gold und 0,1% Antimon. Der Prozentsatz an Antimon in der Goldlegierung kann von 0,1 bis auf 0,5% Antimon gesteigert werden, aber er erhöht auch, ähnlich wie das Germanium, die Härte und Brüchigkeit der Legierung. Außerhalb der bevorzugten Legierung wurde gefunden, daß die Zusammensetzung der Goldlegierung schwanken kann von 99,5 bis 99,9% Gold und 0,1 bis 0,5% Antimon auf 12% Germanium, wobei 87,5 bis 87,9% Gold und 0,1 bis 0,5% Antimon noch ausreichend für den Gebrauch als Lötmittel sind. Aus dieser Erörterung ergibt sich, daß auch andere verunreinigende Elemente als Antimon aus der V. Gruppe des Periodischen Systems in der Legierung benutzt werden können. Es ist ferner ersichtlich, daß, wenn die Legierung benutzt wird, um einen ätzbeständigen Streifen an einen pnp-Germanium-Transistor anzuschließen, ein Element der III. Gruppe des Periodischen Systems, z. B. Germanium, an Stelle des Antimons eingesetzt werden kann, um eine Legierung der p-Leitfähigkeit zu bilden.

Halbleiterkörper mit pn-Übergängen 32 (Fig. 3) werden in den Teil jedes Längsschlitzes 21 eingelegt, der sich zwischen den Schlitzpaaren 22 erstreckt, und diese Halbleiterkörper werden so gewählt, daß die -p-Schichten in Ausrichtung mit den Schlitzen 23 zusammenfallen. Zur Vereinfachung der Erläuterung seien die Balken oder Körper 32 npn-Germanium-Verbindungskörper. Als nächstes werden die Flecke 33, die je annähernd 0,75 mm Durchmesser und 0,04 mm Dicke haben, auf den gewachsenen Halbleiterkörpern in Ausrichtung mit den Schlitzen 23 angeordnet; sie befinden sich dann in Ausrichtung mit den p-Schichten der Körper. Die Flecke 33 bestehen aus Indium, wenn sie in Verbindung mit den npn-Germanium-Verbindungskörpern benutzt werden. Diese Indiumflecke dienen dazu, befriedigende Verbindungen mit den p-Schichten der Verbindungskörper herzustellen, auch wenn sie sehr dünn sind. Die Anordnung in dem Behälter 20 wird durch Einlegen eines platin- oder goldplattierten Drahts in der Größenordnung von 0,12 mm

9 10

im Durchmesser in die Schlitze 23 vollendet, wobei und 34a an die Elektroden 47, 48 und 49, und der

diese Drähte je einen Indiumfleck 33 berühren. Durch Transistor wird dadurch fertiggestellt, daß zunächst

das Einlegen des Drahtes 34 auf die Transistorenkör- gewünschtenfalls eine Verschlußmasse um den Tran-

per 32 und Indiumflecke 33 wird nun ersichtlich, war- sistorkörper 32 herum angebracht und dann eine Kopf-

um der Schlitz 23 auf eine viel geringere Tiefe in den 5 hülse 50 über die ganze Anordnung gesetzt und mit

Behälter 20 eingeschnitten ist als die Schlitze 21 und dem Kopfstück 45 verlötet wird, um so einen hermeti-

22. Der Gebrauch eines ätzbeständigen Drahtes 34 in sehen Abschluß zu schaffen.

diesem Transistoraufbau bildet ein neuartiges und Statt die Bestandteile von Fig. 3 in dieser Weise

einmaliges Merkmal dieser Erfindung, da es, wie sich aufzubauen, ist es auch möglich, den Zusammenbau

aus dem Vergleich mit dem Stand der Technik ergibt, io entsprechend den Fig. 7 und 8 vorzunehmen. Diese

bisher allgemein üblich war, die Basisanschlußleitung veranschaulichen ein abgeändertes Verfahren, bei

an der mittleren Zone anzubringen, nachdem der Kör- welchem der Schritt des Auflegens der zahlreichen

per bereits geätzt worden war. Goldlegierungsplättchen 31 auf die ätzbeständigen

Nachdem die Bestandteile von Fig. 3 in der rieh- Streifen 30 an jedem der Schnittpunkte der Längstigen Lage zueinander in den Behälter 20 aufgebaut 15 schlitze 21 mit den Querschlitzen 22 fortfällt. Gemäß worden sind, wird der Behälter in einen Ofen gesetzt Fig. 7 wird ein 0,05 mm dickes Blech 55 aus einem und bei einer Temperatur von 525° C, je nach dem ätzbeständigen Material, wie Platin, beispielsweise auf Prozentsatz des Germaniums in der Goldlegierung, die Breite des Behälters 20 und auf eine passende gebacken. Bei dem Backvorgang werden die Bestand- Länge zugeschnitten. Eine Anzahl von Goldlegierungsteile zu einer Reihe von Transistoren in der in Fig. 4 20 streifen 56 werden parallel zueinander auf dem Blech dargestellten Leiterform 40 zusammengeschmolzen. 55 in einem Abstand angeordnet, der gleich dem Ab-Wie aus dieser Figur zu ersehen ist, haben die Gold- stand zwischen den Längsschlitzen von Fig. 1 ist. Das legierungstäfelchen, nunmehr mit dem Bezugszeichen Blech 55 mit den Goldlegierungsstreifen 56 im Ab-31a bezeichnet, die ätzbeständigen Paare von Streifen stand voneinander wird dann in einen Ofen gebracht 30 an die npn-Verbindungskörper 32 angelötet. In 25 und auf eine Temperatur von annähernd 450° C ergleicher Weise sind die Indiumflecke, nunmehr mit hitzt. Hierdurch werden die Streifen 56 zum Andern Bezugszeichen 33 bezeichnet, mit den mittleren haften, jedoch nicht zum völligen Verschmelzen mit Zonen des Germaniumkörpers verschmolzen und haben dem Blech 55 gebracht. Dies ist in Fig. 8 a erläutert, eine p-Schicht unter dem Indiumfleck gebildet, die sich wo die an das ätzbeständige Blech 55 durch das Bakin der p-Schicht des Germaniumkörpers fortsetzt. Da 30 ken angehefteten Goldlegierungsstreifen mit der Zifbei dem Backprozeß der ätzbeständige Draht 34 in je- fer 56a bezeichnet sind. Wenn das Blech 55 längs den den der Indiumflecken 33 α eingebettet wurde, steht der im gleichen Abstand befindlichen Linien 57 zuge-Draht 34 in Verbindung mit der p-Schicht jedes ge- schnitten wird, so werden die Streifen 58 von Fig. 8b wachsenen Halbleiterkörpers. Das Endergebnis der mit annähernd 0,9 mm Breite und mit Goldlegierungsbeschriebenen Vorgänge besteht darin, daß in einem 35 täfeichen 56 b, die an dem Streifen angebracht sind, einzelnen Arbeitsgang eine große Zahl von Transisto- erzeugt. Um die Streifen und Täfelchen noch deutren erzeugt werden kann und die Transistoren als eine licher zu zeigen, ist in Fig. 8 c noch eine Ansicht der Reihe getrennter Leiter- oder Maschenanordnungen Streifen 58 von rechts her dargestellt. Die Streifen 58 auf der ganzen Länge des Behälters 20 gebildet wer- können, wenn sie so geformt sind, in den Paaren von den. Es ist ohne weiteres ersichtlich, daß sich dieses 40 Querschlitzen 22 angeordnet werden, und die Leiter-Verfahren auch abändern läßt, um einzelne Transi- oder Maschenanordnung 40 kann dadurch hergestellt stören an Stelle der Leiter 40 zu erzeugen, falls es werden, daß die Transistorkörper 32, die Indiumgewünscht wird. flecke 33 und die ätzbeständigen Drähte 34 in der

Wenn die Streifen 30 und der Draht 34 der Leiter- richtigen Lage zueinander auf den Streifen 58 ange-

anordnung 40 längs den Linien 35 von Fig. 4 geschnit- 45 ordnet werden.

ten werden, so werden die in Fig. 5 allgemein mit der Im vorstehenden wurde ein Verfahren und eine Ein-Zahl 41 bezeichneten Transistoren erzeugt. Die ge- richtung zum Herstellen von npn-Germanium-Transischnittenen Teile der Streifen 30 und der Draht 34, die stören geschildert. Dieses Verfahren und die Vorrichals 30 a, 30 & und 34 a bezeichnet sind, bilden die tung eignen sich bei entsprechender Abwandlung auch Emitter-, Kollektor- und Basiszuleitung für den Tran- 50 für die Herstellung von npn-Silicium-Transistoren. sistor 41. Der Transistor 41 kann dann in ein geeig- Wenn npn-Silicium-Transistoren hergestellt werden netes Ätzmittel getaucht werden, das beispielsweise sollen, so werden zunächst die in Fig. 3 gezeigten ätzaus konzentrierter Salpetersäure, Fluorwasserstoff- beständigen Streifen 30 in den Querschlitzen 22 angesäure, Eisessig und flüssigem Brom besteht, und zwar ordnet; darauf werden Goldlegierungstäfeichen ähnfür diejenige Zeit, die erforderlich ist, um die unge- 55 lieh den Täfeichen 31 an jedem Schnittpunkt der ordneten Materialschichten von den Flächen der Tran- Längsschlitze 21 und der Ouerschlitze 22 auf die sistorkörper 32 abzulösen; diese Zeit schwankt zwi- Oberseite der ätzbeständigen Streifen gelegt. Gesehen 20 und 90 Sekunden. Dann werden die Transi- gebenenfalls können die ätzbeständigen Streifen, wie storenanordnungen 41 aus dem. Ätzbad herausgenom- in Fig. 7 und 8 erläutert, schon bei ihrer Herstellung men, gründlich abgespült, getrocknet und, wie in 60 mit der Goldlegierungsauflage versehen werden. Wenn Fig. 6 dargestellt ist, fertiggestellt. In Fig. 6 trägt auch die Goldlegierung, die für Silicium-Transistoren und hält ein Kopfstück 45 die Elektroden 47, 48 und . benutzt wird, die gleiche Ätzbeständigkeit und Fähig-49 in Abstand voneinander und in dem glasartigen keit aufweist, die zu lötenden Bestandteile, wie die Material 46 eingeschlossen. Die Transistoren 41 wer- oben für Germanium-Transistoren erwähnte Legieden so gelegt, daß der Emitterstreifen 30a in Beruh- 65 rung, zu befeuchten, so unterscheidet sie sich doch inning mit der Elektrode 47 steht, während sich der sofern, als Silicium das Germanium in der Legierung Kollektorstreifen 30 b in Berührung mit der Elektrode ersetzt, und auch insofern, als die Zusammensetzung 49 befindet und der Basisleiter 34 a in Berührung mit der Legierung eine etwas andere ist. Es wurde gefunder Elektrode 48 steht. Eine Punktschweißstelle ver- den, daß die erwünschtesten Resultate erhalten werbindet im gleichen Arbeitsgang die Leiter 30 a, 30 & 70 den, wenn die Legierung etwa 6% Silicium, 93 °/o Gold

und 1% Antimon hat, jedoch kann die Zusammensetzung Schwankungen von 0% Silicium, 99,9% Gold und 0,1% Antimon bis zu 8% Silicium, 91% Gold und 1 % Antimon und noch immer zufriedenstellende Resultate ergeben.

Reines Indium schmilzt bei etwa 150° C, und da der Arbeitspunkt der Silicium-Transistoren annähernd bei der gleichen Temperatur liegt, wird ersichtlich, daß Indium kein befriedigendes Material für die Verwendung zum Anbringen des Basisleiters an den Transistor ist. An Stelle von Indium können dann die Flecke 33 aus reinem Aluminium, einer Legierung aus 80% Aluminium und 20% Gallium oder einer Legierung von etwa 95% Gold und 5% Gallium, Aluminium oder Indium gebildet werden, um die erforderliche Leitfähigkeit des p-Typs zu schaffen. Bei Verwendung dieser Flecke 33, der Körper 32, nämlich npn-Silicium-Verbindungskörper, und der ätzbeständigen Drähte 34 können die Bestandteile für npn-Silicium-Transistoren in dem Behälter 20 in der oben für die Germanium-Transistoren beschriebenen Art und Weise zusammengebaut werden. Der Behälter 20 mit den in der richtigen Bezugslage zueinander angeordneten Bestandteilen wird dann in einen Ofen gesetzt und bei einer Temperatur zwischen 600 und 900° C behandelt, je nach dem Prozentsatz von Silicium in der Goldlegierung. Nach dem Schmelzen werden Leitersysteme 40 von genau der Art, wie sie in Fig. 4 gezeigt sind, erzeugt, die dann entlang den Linien 35 getrennt, geätzt und entsprechend Fig. 6 zusammengebaut werden können.

Es ist in diesem Zusammenhang zu beachten, daß, obgleich die obige Beschreibung Angaben über das Material und ein \^rerfahren für die Herstellung von npn-Transistoren enthält, die ätzbeständigen Streifen 30 und die Drähte 34 in gleicher Weise auch für pnp-Transistoren und das Verfahren, mit gewissen Veränderungen des Verunreinigungsgrades der GoIdlegierungstäfelchen 31 und der Flecke 33, auch zur Erzeugung und Fertigstellung von pnp-Transistoren verwendet werden können. Zum Beispiel können Aluminium, Germanium und Indium benutzt werden, um eine Goldlegierung mit p-Leitfähigkeit zu erzeugen, und Arsen und Antimon können dazu benutzt werden, um die Flecke 33 mit η-Leitfähigkeit hervorzubringen. Ferner sind die hier angegebenen Materialien in gleicher Weise für die Herstellung anderer Halbleiteranordnungen, wie Dioden, verwendbar. Demgemäß ist die vorangegangene Beschreibung keineswegs in einem die Erfindung erschöpfenden oder beschränkenden Sinne zu verstehen.

Es ist möglich, Transistoren in Massen entweder dadurch herzustellen, daß zunächst die Transistorenbestandteile in der richtigen Bezugslage angeordnet oder durch Herstellung von Vorfertigungsteilen der Bestandteile und darauffolgendes Zusammenbauen und Zusammenschmelzen der gesamten Teile im gleichen Arbeitsgang zusammengesetzt werden; die Merkmale gemäß der Erfindung und die oben erörterten Angaben führen indessen auf besonders bequeme Weise zu einem kontinuierlichen Verfahren für die Herstellung von Transistoren. Um das Verfahren für die kontinuierliche Herstellung von Transistoren zu erläutern, wird zunächst auf Fig. 9 a Bezug genommen.

Fig. 9 a zeigt als Teil einer Rolle aus ätzbeständigem Material, das entweder Platin oder ein anderes geeignetes, goldplattiertes Material sein kann, einen Streifen 60 mit einer Breite, die gleich ist der Länge eines Flächentransistorkörpers. Da die Anlage in irgendeine Zahl unterschiedlicher Formen unterteilt werden kann, um die Verfahrensschritte zur kontinuierlichen Herstellung von Transistoren zu bewirken, wird nur eine Folge von Arbeitsvorgängen gezeigt und beschrieben, um ein Beispiel des kontinuierlichen Produktionsprozesses gemäß der Erfindung zu erläutern.

Der Streifen 60 wird in Pfeilrichtung bewegt, und es wird jeweils ein dünner Streifen 62 aus Indium seiner unteren Seite rechtwinklig zu seiner Länge zugeführt. Sobald sich der Streifen 60 um eine Strecke von etwa 0,75 mm bewegt hat, wird seiner Oberseite ein dünner Streifen 61 einer Goldlegierung rechtwinklig zur Längsrichtung des Streifens 60 zugeführt. Wenn sich der Streifen 60 weiterbewegt, so werden weitere Streifen 62 aus Indium und Streifen 61 aus Goldlegierung in gleichmäßigen Abständen unter bzw. über den Streifen gebracht. Während der Anbringung der Indium- und der Goldstreifen an dem Streifen 60 wird eine örtliche Erhitzung vorgenommen, beispielsweise durch elektrische Induktions- oder durch Widerstandsschweißung, um die Indium- und Goldlegierungsstreifen an dem Streifen 60 fortlaufend anzuheften.

Nach dem Anheften der Indium- und Goldlegierungsstreifen an dem Streifen 60 erfolgt der in Fig. 9b erläuterte Verfahrensschritt. Hier ist ein Ausschnitt des Streifens 60 gezeigt; der an diesem Abschnitt durchgeführte Arbeitsvorgang wird an jedem folgenden und gleichartigen Abschnitt des Streifens ausgeführt. Bei dem Schritt gemäß Fig. 9b wird ein Teil des mit dem Bezugszeichen 63 versehenen Ausschnittes ausgestanzt, so daß der T-förmige Ausschnitt 64 zusammen mit den schmalen Streifen 65 und 66 längs der Außenkante zurückbleibt. Nach diesem Stanzvorgang wird das Indium 62 a auf der Unterseite des Querbalkens der T-Form 64 zurückgelassen, und die Goldlegierungstäf eichen 61 α verbleiben nur auf den Oberseiten der schmalen Streifen 65 und 66. Die Indiumteile 62 & verbleiben auf den Unterseiten der Streifen 65 und 66, aber sie dienen keinem Zweck bei der Transistorenherstellung. Nach dem Stanzvorgang gemäß Fig. 9 b ist der nächste an diesem Abschnitt und allen Abschnitten des Streifens 60 auszuführende Schritt der FormungsVorgang gemäß Fig. 9c. Er wird an den äußeren Streifen 65 und 66 ausgeführt und besteht darin, die Goldlegierungstäf eichen 61a in die Taschen 67 und 68 in den Streifen 65 bzw. 66 hineinzufalten. Nach einer solchen Formung befindet sich die Goldlegierung in Ausrichtung in einer vertikalen Ebene mit dem Indium auf der Unterseite des Querbalkens der T-Form 64.

Bei dem nächsten, in Fig. 9 erläuterten Schritt hebt eine Vorrichtung mit einer Anzahl von npn-Germaniumkörpern 69 gleichzeitig die T-Form 64 an und legt einen Körper 69 in Taschen 67 und 68, so daß die η-Schichten des Körpers in Berührung mit den Goldlegierungstäf eichen 61a kommen, während die p-Schicht in Berührung mit dem Indium auf der Unterseite des Querbalkens der T-Form 64 kommt. Nachdem der Verbindungsköfper 69 sich an Ort und Stelle befindet, wird eine Erhitzung bis zu einer Temperatur zwischen 525 und 560° C, je nach der Zusammensetzung der Goldlegierung, vorgenommen, die zur Folge hat, daß die Goldlegierung 61 α und das Indium 62a die Streifen 65 und 66 bzw. die T-Form 64 an den Körper 69 anlöten. Nach dem Schmelzprozeß wird der Streifenabschnitt 60 längs den Linien 70 und 71 abgeschnitten, um den allgemein mit 72 bezeichneten npn-Transistor zu erzeugen.

Wie in Fig. 9e gezeigt, besteht der Transistor 72 aus dem Körper 69 mit dem T-Abschnitt 64, der auf

eine Seite des Körpers 69 durch den Indiumstreifen 62 a- angelötet ist. Die Tatsache, daß der Indiumabschnitt sich auf beiden Seiten der p-Schicht erstreckt, ist für das Arbeiten des Transistors unerheblich, da, wie schon gesagt, der Teil des Transistorkörpers unmittelbar unterhalt) des Indiums in eine p-Schicht umgewandelt wurde, die kontinuierlich mit der p-Schicht des Transistorkörpers verläuft. Auf der entgegengesetzten Seite des Körpers in bezug auf den T-Abschnitt 64 und an jedem Ende sind die Streifen 65 und 66 durch die Goldlegierungstäfeichen 61 α an den Körper 69 angelötet. In diesem Zustand kann der Transistor 72 geätzt und anschließend mittels des Kopfstücks und der Schutzkappe gemäß Fig. 6 vervollständigt werden. Das kontinuierliche Herstellungsverfahren sowohl durch Auffüllung des Behälters als auch durch Einzelverschmelzung läßt sich gleichfalls vielfältig abwandeln, um sowohl npn-Silicium-Transistoren als auch pnp - Germanium- und -Silicium-Transistoren herzustellen.

Die Möglichkeiten zur Anwendung und Ausführung der Erfindung beschränken sich nicht auf die hier im einzelnen behandelten Beispiele; insbesondere gehört zu der Erfindung die Verwendung der neuen ätzbeständigen Materialien und Legierungen in Verbindung mit irgendeiner Halbleiteranordnung sowie die Anwendung der Verfahren gemäß der Erfindung auf die Herstellung von Halbleiteranordnungen, soweit hierbei von den vorstehend beschriebenen Mitteln Gebraucht gemacht wird.

Claims (9)

PATENTANSPRÜCHE: 30

1. Ätzverfahren zur Herstellung von Halbleiteranordnungen, dadurch gekennzeichnet, daß mindestens eine ätzbeständige Elektrode an einem Halbleiterkörper mittels eines ätzbeständigen Lötmaterials angebracht, danach dieser Halbleiterkörper, ohne das Lötmaterial oder die Elektrode mit einer Schutzschicht zu überziehen, geätzt wird und daß als Lötmaterial eine Goldlegierung verwendet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Lötmaterial eine Legierung aus mehr als 87 Gewichtsprozent Gold, weniger als 12 Gewichtsprozent Halbleitermaterial und weniger als 1 Gewichtsprozent .eines verunreinigenden EIements aus den Elementen der Gruppen III und V des Periodischen Systems verwendet wird.

3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß für den Halbleiterkörper und das Lötmaterial Germanium verwendet wird und daß für den Halbleiterkörper ein Halbleitermaterial vom η-Typ und als verunreinigendes Element ein solches der Gruppe V des Periodischen Systems verwendet wird.

4. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß für den Halbleiterkörper und das Lötmaterial Germanium verwendet wird und daß für den Halbleiterkörper ein Halbleitermaterial vom p-Typ und als verunreinigendes Element ein solches der Gruppe III des Periodischen Systems verwendet wird.

5. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß für den Halbleiterkörper und das Lötmaterial Silicium verwendet wird und daß für den Halbleiterkörper ein Halbleitermaterial vom η-Typ und als verunreinigendes Element ein solches der Gruppe V des Periodischen Systems verwendet wird.

6. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß für den Halbleiterkörper und das Lötmaterial Silicium verwendet wird und daß für den Halbleiterkörper ein Halbleitermaterial vom p-Typ und als verunreinigendes Element ein solches der Gruppe III des Periodischen Systems verwendet wird.

7. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß ein Halbleiterkörper verwendet wird, der einen gleichrichtenden flächenhaften Übergang zwischen den Zonen aufweist und bei dem zwei Elektroden auf entgegengesetzten Seiten des Überganges angebracht werden.

8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein Halbleiterkörper verwendet wird, der mindestens zwei gleichrichtende flächenhafte Übergänge zwischen Zonen aufweist, daß mindestens drei Elektroden an den durch die Übergänge miteinander verbundenen Teilen des Halbleiterkörpers angebracht werden, von denen jede durch ein geeignetes ätzbeständiges Lötmaterial mit dem Körper verbunden wird.

9. Verfahren nach einem der vorhergehenden Ansprüche, gekennzeichnet durch seine Anwendung bei der Massenherstellung von Halbleiteranordnungen in der Weise, daß mehrere Halbleiterkörper mit mehreren Stücken einer ätzbeständigen Lötlegierung und mehreren ätzbeständigen Elektroden zusammengebaut und der ganze Aufbau erhitzt wird, um auf diese Weise ein gleichzeitiges Anlöten der Elektroden zu bewirken.

In Betracht gezogene Druckschriften:
Deutsche Patentanmeldungen W 2733 VIIIc/21g (bekanntgemacht am 11.12.1952), G 7222 VIIIc/21 g (bekanntgemacht am 15. 5. 1952).

Hierzu 1 Blatt Zeichnungen

© 909 7W340 3.60