DE6606541U - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE6606541U
DE6606541U DE6606541U DE6606541U DE6606541U DE 6606541 U DE6606541 U DE 6606541U DE 6606541 U DE6606541 U DE 6606541U DE 6606541 U DE6606541 U DE 6606541U DE 6606541 U DE6606541 U DE 6606541U
Authority
DE
Germany
Prior art keywords
active units
grid
active
units
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE6606541U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of DE6606541U publication Critical patent/DE6606541U/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

ΡΔ fifiiiilfn*99 11 G7
Anmelderin; Stuttgart, don 20, November 1967
Raytheon Company P 1695 S/Jcg
Lexington, Mass., V.St0Ao
C Halbleiteranordnung
Die Erfindung betrifft eine Halbleiteranordnung mit einem ^bder mehreren aktiven Einheitenj die von einem Halbleiterkörper getragen werdeno
Bei bekannten Halblelteranordnungen, die von einer Anzahl aktiver Einheiten Gebrauch machen, wird eine Isolierung gewöhnlieh daduroh erzielt, daß dis aktiven Einheiten mit einem polykristallinen Material, Kotall oder einem sonstigen ausgewählten Werkstoff umgeben werden, der von den aktiven Einheiten durch ein geeignetes Dielektrikum isoliert werden
mußο Statt dessen werden auch die aktiven Einheiten auf einem Trägermaterial angeordnet, beiapielswöisö auf polykristallinem Silizit-m, Metall od.ä&Lo, das von den aktiven Bereichen durch eine Zwischenschicht aus oinem dielektrischen Werkstoff isoliert werden mußο Bei anderen Halbleiteranordnungen wurde versucht» eine Isolation mit Hilfe von sogenannten "luftspalten" zu schaffen. In diesem Falle waren die aktiven Berelohe durch Lufträume getrennt anstatt von einem Träger- oder Füllmaterialο Dieser Versuch wurde in Halbleiteranordnungen gemacht, die als "flip-chip" bekannt Bindound in denen die aktiven Bereiche mit Elektroden versehen sind, auf denen galvanische Kontakte angebracht sind» Diese Halbleiteranordnungen sind mit zusätzlichen Schaltungsanordnungen verbunden, die gedruckte Schaltungen oder derglo aufweisen» Die galvanischen Kontakte der HaIb=- leiteranordnungen sind mit ausgewählten Stellen der gedruckten Schaltung oder derglo verbunden»
Diese bekannten Halbleiteranordnungen haben verschiedene Kachteile» Bei der ersten oben beschriebenen Art von Halbleiteranordnungen erfordert die Notwendigkeit, eine isolie rende dielektrische Zwischenschicht anzubringen, die Anysrsoliiscleiier zusätzlicher
Herstellung soloher Anordnungen,, Darüberhinaus weisen solche Anordnungen eine -unerwünschte kapazitive Kopplung
I. zwischen den aktiven Bereichen auf und erlauben nur eine relativ geringe Arbeitsgeschwindigkeit einer damit versehonen Schaltung«
Die oben beschriebenen "flip-chip"-Anordnungen weisen den weiteren Naohteil auf, daß die Verbindung der galvanischen Kontakte mit der gedruckten Schaltung nicht beobachtet werden kann, weil keine einen Durchblick zulassende LuItepalte vorhanden sind und die massive Tragschicht die Bereiche der gedruckten Schaltung abdeckt, mit denen die Kontakte der aktiven Bereiche zu verbinden sind, und zwar sowohl während als auch nach dem VerbindungsVorgang, so daß die wünschenswerte (Genauigkeit bei der Herstellung der Verbindung nicht gewährleistet isto
—· ο. —
Der Erfindung liegt die Aufgabe zugrunde9 diese Nachteile
der "bekannten Halbleiteranordnungen au vermeiden,, Diese |
Aufgabe wird nach der Erfindung dadurch gelöst, daß der I
die aktiven Einheiten tragende Halbleiterkörper als ei« ·
mit öffnungen versehenes Gitter ausgebildet ist und die |
aktiven Einheiten in den Öffnungen des G-itters angeordnet |
und von den Seitenwänden des Gitters durch Luftspalte ge- f
1 trennt sind, die sich durch die gesamte Anordnung hindurch ρ
erstrecken und daß die aktiven Einheiten in den Öffnungen S
des Gitters von Metallteilen gehalten werden9 die die Luft- J spalte überspannen und von deren Enden die einen auf dem |
Gitter aufliegen und die anderen mit metallischen Kontaktflächen verbunden sind, mit denen die von mindestens awei
Bereichen verschiedenen Leitfähigkeitstyps gebildeten
Elektroden dor aktiven Einheiten versehen sindο
Durch die Erfindung werden alao die Nachteile der bekannten
Anordnungen daduroh vermieden, daß Hflip-chipn-Anordnungen
geschaffen werden, die zur Isolation der aktiven Bereiche
wirkliche Luftspalte aufweisen, die aich vollständig durch
die Anordnung hinduroh erstrecken und einen Durchblick gestatten,, der eine genaue Positionierung einer mit vielen
leitern versehenen Struktur auf einem Träger ermöglicht« Bei bevorzugten Ausfünrungsformen der Erfindung sind die aktiven Bereiche so angeordnet, daß ihre Elektroüenflachen in einer gemeinsamen Ebene mit der Oberfläche des tragenden Gitters liegen» Hierdurch wird die kapazitive Kopplung
geschwindigkeit einer damit versehenen Schaltung erhöht» Diese Art der Herstellung einer viele Komponente« umfassenden Anordnung ermöglicht die genaue Ausrichtung einer Vielzahl von Ausgangsleitungen auf einem Tx'äger mit Hilfe von Verfahren, durch die alle Kontakte gleichzeitig beispielsweise mittels Ultraschall verbunden werden können» Im Gogsnsatz dazu waren die bekannten Halbleiteranordnungen infolge der Anwendung eines Tragplättohens oder von Füll« material kostspielig und es musste jede einzelne Leitung 1V einzeln angöeohlosoen werden.
In der folgenden Beschreibung bezeichnet "sksivsr oder "aktive Einheit11 Jeweils eine Insel oder ein Mesa, die bzw. der anschließend mit zwei oder drei Elektroden zur Bildung von Dioden, Transistoren, Widerständen oder derglo zu versehen ists wie es nooh beschrieben werden wird
Weitere Einzelheiten und Ausgestaltungen der Erfindung sind der folgenden Beschreibung zu entnehmen, in der die Erfindung anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher "beschrieben und erläutert wirdo Die der Beschreibung und der Zeichnung zu entnehmenden Γ) HerKmale Können bei anderen Ausführungsformen der Erfindung einzeln für sich oder in beliebiger Kombination Anwendung findea. Es zeigen:
Pigο 1 eine perspektivische Ansicht einer Halbleiteranordnung nach der Erfindung,
Pig« 2 einen Schnitt längs der linie II-II iätts?oh die Anordnung nach Figo 1 in vergrößertem llaßetab*
Fig, 3 bis 7 Schnitte ähnlich Fig« 2 zur Veranäohaulichung verschiedener Schritte bei öer Herstellung der Anordnung nach Figo 1,
Figo 1 zeigt einen Ausschnitt aus einer "flip-ohip"-Anordnung, die ein Gitter 10 umfaßt 9 das mit Öffnungen 12 versehen ist* In der dargestellten Öffnung sind zwei aktive Einheiten
S606S41-5.it»
aiigeordnet«. Es ist zu beachten, daß sich zwischen den beiden, aktiven Einheiten 14 und zwischen den aktiven Einheiten und dem Traggitter 10 Luftspalte oder Hohlräume be finden, die sich vollständig durch die Anordnung hindurch erstrecken« Die aktiven Bereiche 14 werden von der Oberfläche άβο Cutters αΐΐΓδχΐ diö YöCTröndttäg vöB H»tällsön.^öfcs oder Ausgangsleitern 18a bis 18f getragen» Diese Kontakte sind das einzige Mittel zur Befestigung der eiktiven Einheiten an dem Traggitter, abgesehen von den dünnen Oxidbereichen, die sich im Bereich der Luftspalte unter den Kontakten befinden„
Bei der Herstellung einer Halbleiteranordnung der In Figo dargestellten Art wird von einem Einkristall-Siliziumplättchen ausgegangen» das vorzugsweise einen spezifischen Widerstand
) von etwa 0,01-iLcm und weniger als etwa 2000 Yersetsungen pro
cm aufweistο Der Rohkristall, aus dem das Plättchen gewonnen wird, wird in der \io6J -Ebene geschnitten und es wird in dieser Ebene eine Pläohe geschnitten, Diose Fläche wird zur Ausrichtung in der riohtigen kristallog^aphisohen Orientierung benutzt, die für den noch zu beschreibenden Atzvorgang benötigt wird. Da3 Plättchen wird duroh übliche
läpp-9 Polier- und Ätzverfahren auf die gewünschte Größe gebracht, beispielsweise auf eine Dicke von etwa 0,15 mm und einen Durchmesser von etwa 25 mmo
Dae Einkristall-Plättchen wird dann in einer beliebigen bekannten Weise dotiert, um ihm die erwünschten Leitfähigkeita-Bigönsonaften vom N- oder P-fyp zu verleihen= Die Konzentration der Dotierung bestimmt den gewünschten spezifischen Widerstand, der im Bereich zwischen etwa 0,005 bis 0,015UOm betragen kann» Die Art der Leitfähigkeit wird mit N oder P bezeichnet» Ein solches Plättchen kann beispielsweise die N-Abscbnitte 16 der aktiven Bereiche 14 gemäß Fig. 2 bilden»
Die obere Fläche des Plättchens wird dann mit einer Einkristall-Schicht 20 vom N~Typ beschichtet«. Dies kann mit Hilfe einer üblichen, bekannten epitaxialen Abscheidung erfolgene Kurz gesagt besteht eine solche Abscheidung darin, daß eine Silizium-Verbindung, wie beispielsweise Siliziumtetrachlorid, -silan oder -»tetraortho3ilieat mit einer reduzierenden Verbindung, wie beispielsweise Wasserstoff, in Dampfform auf der Oberfläche 16 des H-Plättcnene
»606541-5.11»
in einem Ofen während etwa 8 bis 15 Minuten sur Reaktion gebracht wird» um eine Dicke von etwa 14 bis i6/*a zu bilden. Die Schicht 20 wird Aiaen, Antimon, Phosphor oder einem anderen Dotierungsmittel vom N-Typ in solcher Menge dotiert9 daP eie beispielsweise einen spezifischen Widerstand von etwa 3 bis 5 XL om erhalte Ea können iedoeh außh andere Sohiohtdioken und Mengen des Dotierungsmittels benutzt werden, um jo naoh den Erfordernissen der herzustellenden Anordnung den benötigten spezifischen Widerstand einzustellen.
Es versteht sich weiterhin» daß in dem Pail, daß das Plättchen von einem P-Material gebildet wird, die Epitaxial-Schicht 20 mit Bor zu dotieren ist, um auoh eie mit einer P-Leitfähigkeit zu versehen»
Nunmehr wird das epitaxial beschichtete Plättchen 22 an den Stellen, an denen aktive Einheiten oder Bereiche 14 zu bilden sind, dünn gemacht» Dies erfolgt durch eine . t Ätzungj. die zunächst eine Oxidierung der Vorder- und Rückseite des Plättchens erfordert» um diese Flächen mit Schichten 24 und 26 aus Siliziumdioxid zu versehene Die Oxidation kann
6696541-5.«.»
auf Jede bekannte Weioe, beispielsweise durch thermische Oxidation, erfolgen« Die Stärke des Dioxidfilmes soll zwischen 2 und 4 ß&m liegen und vorzugsweise 3 J*sa. betragen. Um das Siliciumdioxid auf diejenigen Fläöhenbereiche zu beschränken, die nioht goätzt werden sollen, wird eine geeignete Abdeckung angewendet 9 die eine Entfernung dee Siliziumdioxids ermöglicht, wo es gewünscht ist»
Die beiden oxidierten Oberflächen dos Plättohens werden mit einem Photoätzgrund beschichtet, beispielsweise dem von der Eastman-Kodak Co0 unter der Bezeichnung KPR vertriebenen Mittelο
Die spezielle Abdecktecbniky die bier benutzt wird, ist für die Erfindung nicht charakterisibisch und wird daher im Folgenden nur kurz beschrieben= Es wird ein photographic scher Film mit dem gewünschten Muster hergestellt und das Plättchen mit Schichten 28 und 30 des Photo-Ätzgrundes, also beispielsweise KPR, versehen, die die Siliziumdioxid-Schichten 24 und 26 bedecken«, Die Ätzgrund-Schiehten 28 und 30 werden durch den Film mit ultraviolettem licht oder einer anderen Strahlung, für die der Ätzgrund empfind-= lieh ist, belichtete Die Entwicklung erfolgt dann durch
See6S41-5.ii.it
■- 11 -
Eintauchen des Plättohene in eine Lösung wie beispielsweise Triohloräthylen, durch die das unbelichtete KPR entfernt wird. Das Plättohen wird dann bei etwa 1500C während 10 Minuten gebacken, wonach das Oxid eine ausgehärtete J^tzgrund-Maske trägt, die die gewünschte Gestalt aufweist»
Bann wird öae Siliziumdioxid in den Bereichen, in denen es in den Penstern des Ätzgrund-Musters freiliegt„ entfernt» Zu diesem Zweck wird das Plättchen in eine Lösung gebracht, die etwa ein Teil Flußsäure (HP) und 9 Teile Ammoniumflüorid (NH^P) enthält und die das freiliegende Siliziumdioxid wegätzt» Danach wird das Plättchen in Wasser gespült und getrocknet ο Der verbliebene Ätzgrund kann bei Bedarf durch Anwendung einer Lösung aus einem Teil Schwefeleäure und 9 Teilen Salpetersäure bei etwa 1000C während 10 Minuten entfernt werden» Der Ätzgrund kann jedoch auch belassen werden, weil er beim folgenden Ätzvorgang ohnehin automatisch entfernt wird-
Dm die freiliegenden Pläcben des Plättchens zu ätzen, wird das Plättchen in ein geeignetes Gestell gelegt und in kochendem Wasser erwärmt, um es auf die Temperatur der Ätzlösung
vorzuwärmen, die etwa 115°C beträgt« Bei der Ätzlösung handelt es sich um eine gesättigte lösung von Natriumhydroxid (KaJOH) In Wasser,, Der Gehalt an Natriumhydroxid soll wenigstens 25$ und vorzugsweise 33^ betragen. Das vorgewärmte Plättchen wird dem Ätzmittel solange ausgesetzt, wie es erforderlich ist, um von der Rüokflache der Schicht Material bis zu einer Tiefe abzutragen, die geeignet ist, den aktiven Bereichen die gewünschte Dicke zu geben» Diese Tiefe kann etwa 3OyJMn betragen. Diese Ätzung findet ausgehend von der in der {jOO^j -Ebene liegenden Oberfläche längs den |j 00]-Ebenen des Einkristall-Materialee statte
Zur gleichen Zeit, wie die RÜckfläoho dee Plättohens 22 geätzt wird, wird auch die Epitaxial-Schioht 20 in ausgewählten Bereichen geätzt, die zv/ioohon den einzelnen aktiven Bereichen 14 sowie zwischen den aktiven Bereichen 14 und den Abschnitten der Anordnung liegen, dio das Traggitter 10 werden sollen« Zu diesem Zweck 1st auch dio Epltaxial-Sohioht 20 oxidiert und abgedeckt, wie oo Pig. 3 zoigt. D£e Ätzung der Epitaxlal-Schicht 20 erstreckt aioh gorado noch durch dio Grenzfläche zwischen den Schichten 20 und 22, wie eo boi
In diesem Zustand bat die Anordnung ±m wesentlichen die in Pig* 4 dargestellte Gestalt» Das' li«Einkristall-Mate£ial hat Vertiefungen 32 in den Bereichen, in denen die aktiven Einheiten 14 gebildet werden sollen»
Es ist zweckmäßig, nunmehr clie Elektroden der Vorrichtung zu bilden» Dies erfolgt in öler Weise, daß erneut die gesamte Anordnung oxidiert und danach abgedeckt wird; wie es oben beschrieben wurde 9 'tun Peneter in der neu er«eugten Oxidschicht 38 au schaffen, durch die Epitaxial-Sohicbt 20 freiliegt» Die Preilegung der Epitaxial-Scbicht 20 erfolgt nur an den Stellen9 an denen Elektroden einzudiffundlersn sindο Das Eindiffundieren der Elektroden erfolgt in bekannter Weise duroh die Fenster in der Oxidsohioht, indem» kurz gesagtj Bor oder ein anderes Dotierungsmittel vom P-Typ in Gasform in einem Ofen bei etwa 11060C während etwa 15 Minuten eindiffundiert wird» Dane wird die Anordnung trockenem Sauerstoff bei einer Temperatur von etwa 11000O während etwa 25 Minuten ausgesetzt t um das Bor in die Epitaxial-Sohicht 20 in eine Tiefe von etwa 2 bis 3 ß&m einzutreiben.
- H
Auf αΐθΒβ weise werden in der Anordnung Bereiche mit Diodes~Charakter£stik geschaffen, denn die Epitaxial-Schicht 20' seihst kann als di? eine .Elektrode und ein eindiffundierter P-Bereich 34 als zweite Elektrode verwendet werden. Wenn Anordnungen mit drei Elektroden geschaffen werden sollen, kann in nicht näher dargestellter Weise eine Emitter-Elektrode vom N-Typ in dem P~B«reich eindiffundiert
Nach dieser Stufe ' ird die vordere oder obere Fläche der Anordnung alt metallisierten Bereichen 40 versehen, damit die Elektroden mit aufzubringenden Metallkontakten oder "Ausführungen" verbunden werden könnem Um die Ausführungen auf die metallisierten, Bereiche wirksam aufgalvanisleren su können, 1st es erwünscht, daß ein oqulpotentieller elektrischer Kontakt durch den N-Träger 22 mit geringem spezifischem Widerstand hergestellt v/erden kann. Zu diesem Zv/ook wird das Oxid aus den Vertiefungen 36, die durch die Epitaxlal-Sohicht 20 in den fräger geätzt worden sind, entfernt und es werden die metallisierten Berelohe 40 so ge» bildet, daß sie aioh durch dl© Vertiefungen hinduroh eretreoken und mit dem Iräger 22 Kontakt machen., DIs Metallisierungen könnisn von Aluminium» einor Chrora-Gold-Leglorung,
ο/.
66065A1-5.11.7I
15
Titan, Platin oder anderen ausgewählten leitenden Materialien !bestehen, die leicht mit deia Halbleitermaterial verbindbar sind und die leicht galvanisier "bar sind, um die Metallkontakte zu bilden= Die metallisierten Bereiche können in bekannter Weise durch iLufdampfen oder mittels anderer bekannter Verfahren hergestellt warden<>
Bevor die Anschlüsse oder Auslässe gebildet werden, wird
<= eine isolierende Maske aufgebracht» Zu diesem Zweck werden
mit Hilfe von Photo-Ätzgrund in der oben beschriebenen Weise
! ausgewählte Bereiche der Oxidschicht 42 auf der Rückseite
des Trägers entfernt, wie es Pig» 6 zeigt» Dann wird Aluminium oder ein anderes leitendes Metall als Schicht 44
f über die Maske und über den ReeS der Rückfläche des Trägers
• \ aufgebrachte Die Aluminiumschicht 44 wird als Kontakt benutzt,
ua Ute -fragenden Leiter 18 bia 18®
wird die Vorderfläche der Anordnung mskiert und @s w über den metallisierten Flächen 40 an den Stellen öffnungen vorgesehen, an ?.enen die Ausfühirangen anzubringen Binde Naoh-
dem ein Leiter an die metallische Kontaktschicht 44 angebracht und der Rest der Schioht 44 mit Wachs oder dergl» abgedeckt
ist, um eine galvanische Beschichtung zu verhindern wird ein Trägermetall wie Gold oder Kupfer auf den freiliegenden metallisierten Bereichen 40 abgeschieden, um die Anschlüsse oder Tragleiter 18 bis 18e zu bilden9 die in den Figo 1 und 6 dargestellt sind«
Nunmehr- wird die Anordnung mit ihrer Vorderfläohe in Silicongummi 46 eingebettet, wäh£fcnd ihre Rüokflache frei bleibt. Dann werden die aktiven Bereiche 14 durch Anwendung der oben beschriebenen krigtall-oriontiorten Ätztechnik voneinander isoliert· Auf dieoe Weise wird der N-fräger und dio Epitaxialechicht 20 vom H'-Syp vollständig γόη der AlUQinium-Kontaktsohioht 44 bis hinab zur Oxidschicht 28 durohgoätßt.
Wenn dieser Ätavorgang stattfindet» werden die Seiten der aktiven Bereicho 14 in die gowünBChte Form gebracht. Das Ätzen erfolgt von der £iOCf} -Ebene durch das Halbleitermaterial hindurch längs der {jH*3 ~Elbenen» die mi* der £iOOjj -Ebene einen Winkel von etwa 54 »7° bilden»
Auf diese Weise werden die aktiven Bereiche 14 voneinander und von den sie umgebenden Traggitter 10 isoliert, so daß
6603541-5.11.7·
ein Luftspalt den Umfanges ,jodee alctivon BoroiohoB vollständig umgibt. Der Silicongummi 46 verhindert, daß die luftapalte die gesamte Anordnung vollständig durohdringon 1«Lrm unj Vfird dSShS'.lb 2ii* Hilf« Φ*Κ#£ ΟΓ^αΰΙσΟηπ» LöSün^ö«
mittels« wie beispielsweise Xylol, das die anderen Toilo der Anordnung nicht angreift, entfernt«. Auf diese Weise wird ein vollständiger "Hurchbliok" ermöglicht, denn im Bereich der Luftspalte ist nichts mehr vorbanden, das den Hersteller oder Benutzer solcher Anordnungen daran hindert, durob die Luftspalte hindurch eine Schaltungsanordnung zu betrachten, mit der die Halbleiteranordnung verbunden werden solle
Es ist ersichtlich, daß die aktiven Einheiten H nur von den tragenden Leitern 18 hie 18e gehalten uorden, wie es Pig· 1 zeigt, und der dünnen Oxidschicht, die unter jedem 'tragenden Leiter liegt, wo er den Luftspalt überspannte
Die vorgehende Beschreibung macht ein klares Verständnis der Erfindung müglioh und veranschaulicht auch ihre Ziele und Vorteile. Es versteht sich jedoch» daß Abweichungen von de» dargestellten AuiBführungsbeispiel möglich sind, dthna den Rahmen der Erfindung zu verlassene
S6I6 541-5.ti.

Claims (1)

  1. RA.66if 003*22.11.67
    18
    ο Halbleiteranordnung mit einer oder mehreren aktiven Einheiten9 die von einem Halbleiterkörper getragen werden? dadurch gekennzeichnet9 daß der Halbleiterkörper als ein mit Öffnungen (12) versehenes Gitter (10) ausgebildet ist und die aktiven Einheiten (14) in den öffnungen des Gitters angeordnet und von den Seitenwänden de β fitters durch Luft spalte .getrennt S3.nd9 die sieb durch die gesamte Anordnung hindurch erstrecken, ur.i daß die aktiven Einheiten in den Öffnungen des Gitters ron Metallteilen (IS) gehalten werden, die die Luftspalte überspannen und von deren Enden die einen auf dem Gitter aufliegen und die anderen mit metallischen Kontaktflächen (40) verbunden sind, mit denen die von mindestens zwei Bereichen verschiedenen Leitfähigkeitstyps gebildeten Elektroden der aktiven Einheiten versehen sind»
    ο Halbleiteranordnung nach Anspruch 19 dadurch gekennzeichnet j daß mehrere aktive Einheiten (14) in der gleichen Öffnung (12) des Gitters (10) angeordnet und durch einen Luftspalt getrennt sind und Jeweils ein
    Metallteil (18b) den Luftspalt swisehen zwei einander benachbarten aktiven Elementen überspannt und an seinen Enden mit Kontaktflächen der beiden Einheiten verbunden ist ο
    3ο Halbleiteranordnung nach Anspruch 1 oder 2S dadurch gekennzeichnet, äaß die aktiven Einheiten (14) außer an den metallischen Kontaktflächen (40) mit einem isolierenden Werkstoff (38) bedeckt sind und die Metallteile (18) gegenüber dem Sitter (10) isoliert sind«
    4ο Halbleiteranordnung nach Anspruch 3» dadurch gekennzeichnet» daß die aktiven Einheiten (14) und das Gitter (10) ie eine in wesentlichen in der gleichen Ebene liegende Oberfläche haben and der isolierende Werkstoff sich als Schicht (38) ti'oer die aktiven Einheiten und das Gitter erstreckt„
    ο Hailbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet , daß die isolierende- Schicht (38) sich von den aktiven Einheiten (14) zu dem Gitter (10) UEid gegebenenfalls zwischen beneich bargen aktiven Einheiten unter den Metallteilen (18) entlang erstreckt»
    ο/ ο
    Halbleiteranordnung nach einem der Ansprüche 3 biß 5 ν dadurch gekennzeichnet» daß Teile der metallischen Kontaktflächen (40) auf dem isolierenden Material (38) angeordnet sind und sich unterhalb der Metallteile erstrecken»
DE6606541U 1966-12-01 1967-11-22 Halbleiteranordnung Expired DE6606541U (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US59847766A 1966-12-01 1966-12-01

Publications (1)

Publication Number Publication Date
DE6606541U true DE6606541U (de) 1970-11-05

Family

ID=24395696

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19671614393 Pending DE1614393A1 (de) 1966-12-01 1967-11-22 Halbleiteranordnung
DE6606541U Expired DE6606541U (de) 1966-12-01 1967-11-22 Halbleiteranordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19671614393 Pending DE1614393A1 (de) 1966-12-01 1967-11-22 Halbleiteranordnung

Country Status (8)

Country Link
US (1) US3493820A (de)
JP (1) JPS507429B1 (de)
BE (1) BE707208A (de)
CH (1) CH474851A (de)
DE (2) DE1614393A1 (de)
GB (1) GB1143148A (de)
NL (1) NL152117B (de)
SE (1) SE342525B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180422A (en) * 1969-02-03 1979-12-25 Raytheon Company Method of making semiconductor diodes
US3806771A (en) * 1969-05-05 1974-04-23 Gen Electric Smoothly beveled semiconductor device with thick glass passivant
DE2120388A1 (de) * 1970-04-28 1971-12-16 Agency Ind Science Techn Verbindungshalbleitervorrichtung
US3670396A (en) * 1971-04-12 1972-06-20 Us Navy Method of making a circuit assembly
US3888708A (en) * 1972-02-17 1975-06-10 Kensall D Wise Method for forming regions of predetermined thickness in silicon
US4187516A (en) * 1972-04-10 1980-02-05 Raytheon Company Semiconductor integrated circuits
US3979237A (en) * 1972-04-24 1976-09-07 Harris Corporation Device isolation in integrated circuits
DE2432544C3 (de) * 1974-07-04 1978-11-23 Siemens Ag, 1000 Berlin Und 8000 Muenchen Als Halbleiterschaltung ausgebildetes Bauelement mit einem dielektrischen Träger sowie Verfahren zu seiner Herstellung
NL177866C (nl) * 1976-11-30 1985-12-02 Mitsubishi Electric Corp Werkwijze voor het vervaardigen van afzonderlijke halfgeleiderelementen, waarbij in een schijfvormig lichaam van halfgeleidermateriaal gevormde halfgeleiderelementen van elkaar worden gescheiden door het schijfvormige lichaam te breken.
JPS5386026U (de) * 1976-12-16 1978-07-15
US4312117A (en) * 1977-09-01 1982-01-26 Raytheon Company Integrated test and assembly device
US4257061A (en) * 1977-10-17 1981-03-17 John Fluke Mfg. Co., Inc. Thermally isolated monolithic semiconductor die
DE3137695A1 (de) * 1981-09-22 1983-04-21 Siemens AG, 1000 Berlin und 8000 München Thyristor mit einem mehrschichten-halbleiterkoerper mit pnpn-schichtfolge und verfahren zu seiner herstellung
US4381341A (en) * 1982-02-01 1983-04-26 Westinghouse Electric Corp. Two stage etching process for through the substrate contacts
US4613891A (en) * 1984-02-17 1986-09-23 At&T Bell Laboratories Packaging microminiature devices
US4889832A (en) * 1987-12-23 1989-12-26 Texas Instruments Incorporated Method of fabricating an integrated circuit with metal interconnecting layers above and below active circuitry
US4918505A (en) * 1988-07-19 1990-04-17 Tektronix, Inc. Method of treating an integrated circuit to provide a temperature sensor that is integral therewith
DE4401782C2 (de) * 1994-01-21 2001-08-02 Angew Solarenergie Ase Gmbh Verfahren zur Herstellung eines lokal flachen Emitters zwischen den Kontaktfingern einer Solarzelle
DE69535361T2 (de) * 1994-07-26 2007-10-04 Koninklijke Philips Electronics N.V. Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung
US20020071169A1 (en) 2000-02-01 2002-06-13 Bowers John Edward Micro-electro-mechanical-system (MEMS) mirror device
US6753638B2 (en) 2000-02-03 2004-06-22 Calient Networks, Inc. Electrostatic actuator for micromechanical systems
US6585383B2 (en) 2000-05-18 2003-07-01 Calient Networks, Inc. Micromachined apparatus for improved reflection of light
US6560384B1 (en) 2000-06-01 2003-05-06 Calient Networks, Inc. Optical switch having mirrors arranged to accommodate freedom of movement
WO2001094253A2 (en) * 2000-06-02 2001-12-13 Calient Networks, Inc. Bulk silicon structures with thin film flexible elements
US6825967B1 (en) 2000-09-29 2004-11-30 Calient Networks, Inc. Shaped electrodes for micro-electro-mechanical-system (MEMS) devices to improve actuator performance and methods for fabricating the same
US6544863B1 (en) 2001-08-21 2003-04-08 Calient Networks, Inc. Method of fabricating semiconductor wafers having multiple height subsurface layers
US7728339B1 (en) 2002-05-03 2010-06-01 Calient Networks, Inc. Boundary isolation for microelectromechanical devices
WO2009096966A1 (en) * 2008-01-31 2009-08-06 Hewlett-Packard Development Company, L.P. Insulating aperture in printed circuit boards
US12103843B2 (en) 2021-01-20 2024-10-01 Calient.Ai Inc. MEMS mirror arrays with reduced crosstalk

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3313013A (en) * 1960-08-15 1967-04-11 Fairchild Camera Instr Co Method of making solid-state circuitry
NL134170C (de) * 1963-12-17 1900-01-01
US3396312A (en) * 1965-06-30 1968-08-06 Texas Instruments Inc Air-isolated integrated circuits
US3426252A (en) * 1966-05-03 1969-02-04 Bell Telephone Labor Inc Semiconductive device including beam leads

Also Published As

Publication number Publication date
CH474851A (de) 1969-06-30
JPS507429B1 (de) 1975-03-25
BE707208A (de) 1968-04-01
SE342525B (de) 1972-02-07
GB1143148A (en) 1969-02-19
NL6716314A (de) 1968-06-04
NL152117B (nl) 1977-01-17
DE1614393A1 (de) 1970-05-27
US3493820A (en) 1970-02-03

Similar Documents

Publication Publication Date Title
DE6606541U (de) Halbleiteranordnung
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE69224965T2 (de) Verbesserte solarzelle und verfahren zu ihrer herstellung
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2841467C2 (de) Programmierbarer Festwertspeicher
DE1296265B (de) Verfahren zum Herstellen von Aluminiumkontakten auf einer Zwischenschicht aus einem Nichtaluminiummetall auf Halbleiterbauelementen
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE1614283B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2117365A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE3039622A1 (de) Leitende verbundstrukturen in integrierten schaltungen und verfahren zu ihrer herstellung
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE2728360A1 (de) Anordnung zur verbindung mehrerer ebenen mit integrierten schaltungen miteinander
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE3035933C2 (de) Pyroelektrischer Detektor sowie Verfahren zur Herstellung eines solchen Detektors
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE1929084B2 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE1665248C3 (de) Verfahren zur Herstellung eines Trägers für eine miniaturisierte Schaltung
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung