DE2033532C3 - Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid - Google Patents

Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid

Info

Publication number
DE2033532C3
DE2033532C3 DE702033532A DE2033532A DE2033532C3 DE 2033532 C3 DE2033532 C3 DE 2033532C3 DE 702033532 A DE702033532 A DE 702033532A DE 2033532 A DE2033532 A DE 2033532A DE 2033532 C3 DE2033532 C3 DE 2033532C3
Authority
DE
Germany
Prior art keywords
layer
silicon
silicon dioxide
semiconductor
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE702033532A
Other languages
English (en)
Other versions
DE2033532A1 (de
DE2033532B2 (de
Inventor
Richard Springfield N.J. Denning (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2033532A1 publication Critical patent/DE2033532A1/de
Publication of DE2033532B2 publication Critical patent/DE2033532B2/de
Application granted granted Critical
Publication of DE2033532C3 publication Critical patent/DE2033532C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft eine Halbleiteranordnung mit einer Passivierungsschicht aus Siiiziumdioxid auf der einen ebenen Oberflächenseite eines Halbleiterplättchens und mit in bestimmter Verteilung angeordneten, elektrisch leitenden Verbindungen aus Nickel, die mit den Halbleiterzonen über Öffnungen in der Passivierungsschicht in Kontakt stehen. Die Erfindung betrifft w ferner ein Verfahren zum Herstellen elektrisch leitender Verbindungen zu Halbleiterzonen der vorgenannten Siliziumhalbleiteranordnung.
Halbleiteranordnungen, wie Siliziumtransistoren, mit einer ihre die /W-Übergänge enthaltene Fläche abdeckenden Passivierungsschicht aus Siliziumdioxid weisen häufig aufgedampftes Aluminium enthaltende Leiterbahnen auf. Dazu wird das Aluminium gewöhnlich auf die gesamte Oberfläche der Halbleiteranordnung aufgedampft und danach durch Fotoabdeckung und -ätzung entfernt, ausgenommen an den belichteten Oberflächengebieten der Emitter- und Basiselektroden sowie der Stromwege zwischen diesen Elektrodenoberflächen und den an der Peripherie der Schaltung vorgesehenen Außenanschlüsse. Für diese Art »Aufdampfelektrode« wird Aluminium insbesondere deshalb verwendet, weil es leicht verdampft, gut sowohl an Silizium als auch an Siiiziumdioxid haftet, einen niedrigen elektrischen Widerstand besitzt und normalerweise keinen nachteiligen Einfluß auf die 2lektrischen Eigenschaften von Halbleiterschaltungen mit niedriger Leistung hat.
Aluminium besitzt jedoch einige Nachteile als Kontaktmetall für Transistorelektroden. Es läßt sich nämlich nur schwierig löten, so daß Drähte mit ihm gewöhnlich im Thermokompressionsverfahren verbunden werden. Dies ist jedoch eine langwierige Arbeit, die erfahrenes Personal benötigt und damit hohe Kosten verursacht. Weiterhin ist zu beachten, daß bei Hochleistungstransistoren im Bereich der Emitterelektrode beachtliche Wärme entsteht, die ausreichen kann, das Aluminium mit dem Silizium i zu legieren und »Aluminiumnadeln« zu bilden, die'; den Transistor durchsetzen und die Emitter-Basis-(5renzfläche kurzschließen können.
In der DE-AS 12 86 641 ist ein Halbleiterbauelement der eingangs genannten Art vorgeschlagen worden. Bei dem dort beschriebenen Verfahren wird die Halbleiteroberfläche nach Freilegen der Siliziumfläche an den zu kontaktierenden Stellen mit Nickel bedampft. Anschließend wird der Halbleiterkörper getempert, so daß sich in saurem Medium unlösliche Nickelsilizide bilden. Das verbleibende Nickel wird dann mit einer nickellösenden Säure entfernt. Schließlich können auf den Nickelsilizidschichten lötfähige Nickel-Kontaktelektroden abgeschieden werden. Das bekannte Verfahren ist vor allem wegen der zum Aufdampfen des Nickeis erforderlichen Hochvakuum-Vorrichtung sehr aufwendig. Zu bemerken ist ferner, daß das Nickel außer auf die freigelegten Oberflächen des Siliziumkörpers unmittelbar auf die Passivierungsschichten aus Siliziumdioxid aufgedampft wird und im Verlaufe des Verfahrens wieder von den Passivierungsschichten gelöst wird.
In anderem Zusammenhang ist es aus der US-PS 31 89 973 bekannt, auf eine Siliziumdioxidschicht, die eine Öffnung mit einer freigelegten Oberfläche des darunter befindlichen Siliziumkörpers aufweist, eine Schicht aus kristallinem Silizium abzuscheiden. Dabei soll sich auf der Oxidschicht in der Regel polykristallines Silizium und auf den freigelegten Oberflächen des Substrats einkristallines oder epitaxiales Silizium bilden. Das Aufbringen von Nickel auf die erzeugten Siliziumschichten ist dort nicht vorgesehen.
Bei einigen Leistungstransistoren werden Emitter- und Basisverbindungen mit einem Nickel-/Blei-Lot und. starren, metallenen Überbrückungsleitungen hergestellt. Dieses System besteht aus einem dünnen Nickelfilm auf der Oberfläche des Siliziumelements und einer auf die Nickelschicht aufgebrachten dicken Blei'/Zinn-Lotschicht. Das Lot kann in einfacher Weise durch Tauchen aufgebracht werden, während die draht- oder bandförmigen Leitungen im Rahmen einer ebenfalls billigen Massenproduktion im Lot eingebettet werden können. Darüber hinaus bilden das Nickel unterhalb von 835°C keine eutektische Legierung mit Silizium und ist deshalb für Leistungstransistoren vorteilhafter als Aluminium, bei dem das Eutektikum bei 5500C liegt.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiteranordnung und ein Verfahren zu deren Herstellung zu schaffen, die die Anwendung des
Nickel-/Bleilotsystems auch auf mit einer Passivierungsschicht aus "Siliziumdioxid versehenen Schaltungen erlauben.
Die erfindungsgemäße Lösung dieser Aufgabe ist für die Halbleiteranordnung im Patentanspruch 1 und für das Verfahren im Patentanspruch 2 beschrieben.
Ein wesentlicher Vorteil der Halbleiteranordnung besteht darin, daß zwischen der Nickelschicht und der Oberfläche des Siliziumkörpers — ausgenommen an den zu kontaktierenden Stellen — eine Passivierungsschicht aus Siliziumdioxid vorhanden ist. Selbst dann also, wenn einmal eine Legierung zwischen dem Nickel und der unmittelbar darunterliegenden Siliziumschicht auftreten sollte, können sich schädliche Rückwirkungen auf die zu passivierenden /W-Übergänge nicht einstellen, da die Passivierungsschicht aus Siliziumdioxid in dieser Beziehung als Sperre wirkt.
Durch das Verfahren wird erreicht, daß die mit Nickel ZM versehenden Bereiche und Leitungslinien in einem Bad selektiv stromlos vernickelt werden können. Da bei der stromlosen Vernickelung eine Abscheidung auf den Siliziumdioxidbereichen nicht stattfindet, entfallen sonst übliche Ätz- und Reinigungsvorgänge. Das abgeschiedene Nickel ist seinerseits eine ausgezeichnete Grundlage zum Aufbringen einer Lotschicht. Der erhebliche Vorteil gegenüber dem aus der DE-AS 12 86641 bekannten Verfahren ist also offensichtlich, weil bei der früheren Methode nicht nur die Abscheidung des Nickels wegen des erforderlichen Vakuumsystems aufwendig war, sondern auch deshalb, weil die zu vernickelnden Flächen anschließend mit Hilfe eines zusätzlichen Maskier- und Ätzschrittes begrenzt werden mußten.
Anhand der Zeichnungen, in denen bevorzugte Ausführungsbeispiele dargestellt sind, wird die Erfindung näher erläutert. Es zeigt
Fig. 1 die Draufsicht einer teilweise geschnittenen Halbleiteranordnung in einem ersten Herstellungsstadium;
Fig. 2 einen Querschnitt entlang der Linie H-Il in Fig.l;
Fig. 3 die Halbleiteranordnung in einem weiteren Fertigungsstadium in der Fig.l entsprechender Darstellung;
Fig.4 einen Querschnitt entlang der Linie IV-IV in Fig.3;
Fig. 5 die Halbleiteranordnung in einem weiteren Fertigungsstadium in den Fig. 1 und 3 entsprechender Darstellung;
F i g. 6 einen Schnitt entlang der Linie VI-VI in F i g. 5;
F i g. 7 die Halbleiteranordnung in einem späteren Fertigungsstadium, in Draufsicht;
Fig. 7a die in Fig. 7 dargestellte Halbleiteranordnung in perspektivischer Darstellung;
Fig. 8 einen Schnitt entlang der Linie VIII-ViII in Fig. 7;
Fig.9 die Halbleiteranordnung in einem noch späteren Fertigungsstadium, in Draufsicht;
Fig. 10 einen Querschnitt entlang der Linie X-X in Fig. 9; und
Fig. 11 und 12 Querschnitte der in den vorangegangenen Fig. 1 bis 10 dargestellten Halbleiteranordnung in fertigen Zustand.
Das Herstellungsverfahren wird im folgenden in Verbindung mit der Herstellung eines bekannten Diffusionsschichttransistors beschrieben. Gemäß den F i g. 1 und 2 besitzt der Transistor einen Siliziumhalbleiterkömer 2 mit einer /V-Zone als Emitter, das eine mit der Oberseite des Halbleiterkörpers 2 fluchtende Oberfläche 6 aufweist. Die Zone 4 ist von einer P-Zone 8 als Basis umgeben. Zwischen dem Emitterbereich und dem Basisbereich erstreckt sich eine iW-Grenzschicht 10 bis zur Oberfläche des Halbleiterkörpers 2. Außerdem besitzt der Halbleiterkörper eine M Zone 12 als Kollektor, der von der Zone 8 durch eine sich ebenfalls bis zur Oberfläche des Halbleiterkörpers 2 erstreckende /W-Grenzschicht 14 getrennt ist.
ίο Der erste Schritt bei der Herstellung der Halbleiteranordnung, nachdem Basis und Emitter durch Diffusion in der beschriebenen Anordnung hergestellt sind, besteht darin, die obere Fläche des Halbleiterkörpers 2 mit einer relativ dicken Passivierungsschicht 16 aus
π Siliziumdioxid zu versehen. Dies kann mit Hilfe des bekannten Dampfwachstumsverfahrens bei ungefähr 1250°C innerhalb einer Zeit von 90 Minuten geschehen, wodurch ein Oxidüberzug mit einer Dicke von etwa 1000 bis 2000 nm erzeugt wird.
Danach wird in der Siliziumdioxidschicht 16 durch Fotoabdeckung und -ätzung ein Emitterfenster 18 und ein Basisfenster 20 hergestellt (vgl. F i g. 3 und 4). Das Ätzen des Oxids kann mit einer Lösung aus 163 cm3 49%iger Flußsäure, 454 g Ammoniumfluorid und
2·-) 680 cm3 Wasser durchgeführt werden. Mit dieser Lösung kann eine Ätzrate von ungefähr lOOnm/min erreicht werden. Durch das Emitterfenster 18 wird ein Teil der Oberfläche 6 des Emitters 4 und durch das Basisfenster 20 ein Oberflächenteil 22 der Basis 8
in freigelegt. Nach Beendigung des Ätzvorganges wird die zuvor in gewünschtem Muster aufgebrachte Fotoschicht entfernt.
Danach wird die gesamte obere Fläche des Halbleiterkörpers mit einer Siliziumschicht 24 versehen,
π und zwar sowohl die Siliziumdioxidschicht als auch die Emitter- und Basisfenster 18 und 20. Ein Teil dieser Siliziumschicht bedeckt daher die nach dem Ätzen freigelegten Flächen 6 und 22 des Emitters und der Basis.
4i] Die Siliziumschicht 24 kann entweder epitaktisch oder polykristallin sein. Sofern die Siliziumschicht nur als Teil einer ohmschen Verbindung benutzt werden soll, kann sie epitaktisch sein. Die Epitaxialschicht kann durch Reduzieren von SiCU mit Wasserstoff bei einer
π Temperatur von ungefähr 1100 bis 1250°C hergestellt werden. Die Dicke der Schicht 24 kann 100 bis 2000 nm, vorzugsweise 1000 nm betragen. Ein polykristalliner Aufbau der Siliziumschicht wird dann bevorzugt, wenn ihr im Fenster 18 befindlicher Teil als Emitter-Bela-
V) stungswiderstand verwendet wird. Die polykristalline Siliziumschicht kann durch Zersetzen von S1H4 bei einer Temperatur von ungefähr 8000C oder mehr aufgebracht werden.
Als nächstes wird die Siliziumschicht 24 mit einer sehr
γ, dünnen Schicht 26 aus Siliziumdioxid überzogen, was durch Oxydationsdampfwachsen bei 1000°C in einem Zeitraum von 3 bis 5 Minuten geschehen kann. Unter diesen Bedingungen wird eine Schicht von ungefähr 50 nm Dicke hergestellt.
ho Danach wird die Schicht 26 durch Fotoabdeckung und -ätzung mit Ausnahme der Stellen entfernt, an denen Leitungswege vorgesehen sind. Gemäß den F i g. 5 und 6 können diese Wege aus einem Basiszuleitungsoxidstr°ifen 26a und einem Emitterzuleitungsoxidstreifen
b> 26b bestehen. Der Streifen 26£> kann ein verbreitertes Endteil 28 besitzen, das den Bereich oberhalb des Emitterfensters 18 abdeckt.
Als nächstes wird die Siliziumschicht 24 durch Ätzen
mit lO'Voigcm Natriumhydroxid bei 80 bis lOOC entfernt, ausgenommen dort, wo sie durch die Sili/.iumdioxidstreifen 26a und 266 abgedeckt ist.
Dadurch em.Mi.lien un'.·'
Ub der Sili/.iumdioxidstreiten
26a und 266 entsprechende Streifen 24a und 246 die aus den Fit· 7. 7a und S ersichtlich sind. Der F.mitierzuitik.ngsslreifen 246 hat somit ebenfalls ein verbreitertes r.ndtei! 30, das das Fenster 18 abdeckt.
Die verbindenden üiliziumdioxidstreifen 26.·; und 266 sowie das Endteil 26 des Streifens 266 werden nunmehr durch ungefähr 10 Sekunden dauerndes Ätzen mit der bereits erwähnten gepufferten HF-Lösung entfernt (vgl F i g. 9 und 10). Diese kurze Ätzbehandlung sorgt dafür, daß der größte Teil der ersten Siliziumdioxidschichv 16 unbeschädigt bleict und die S'liziuTistreifen 24a. 246 bloßgelegt sind.
Nunmehr wird gemäß F: i g. 11 auf dem Streifen 24,i ein dünner Nickelfilm 32 abgeschieden, der sich bis in das Fenster 20 auf die Elektrodenoberfläche 22 der Basis erstreckt. Ähnlich wird ein weiterer Nickelfilm 34 auf dem Siliziumstreifen 246 abgeschieden. Das Abscheiden des Nickels geschieht durch Eintauchen der gesamten Einheit in ein bekanntes Bad zur stromlosen Vernickelung einer bestimmten Oberfläche. Ein solches Bad kann aus einer Lösung von NiCI; · 6H?O. Nan, ii.iiiiat, Ammoniumchlorid und Natriumhypi·- phosphit bestehen, wobei si..!, (iris Nickel nur aul dem Silizium abscheidet, nicht jedoch auf der Siliziumdioxidschicht 16.
Zur SteigiT.'ig der Haftfähigkeit des Nickels aui üem Sili/ium werden die Nickclfilmc 32 und 34 bei b00 bis 900 C etwa 10bk20 Minuten lang gesintert.
Schließlich werde.ι die Nickelfilmc 32 und 34 durch Τ,τιγΊ^π der ganzen F.inheit in ein Lotmetallbad mit I n'Thiehten 3β und 38 überzogen, nachdem die zu beschichtende Oberfläche mit Flußmittel bestrichen ist. Als L(.: kann heispie'sweise 1 bis 5% Zinn und 99 bis 95% Blei verwendet werden, wobei das Bad auf einer Temperatur von ungefähr 350' C gehalten wird.
Nach dem Aufbringen des Lots kann der Halbleiter noch einer Reinigungsätzung für 1 bis 2 Minuten in heißem Natriumhydroxid unterworfen werden.
Das Verfahren erlaubt somit die Verwendung von Nickcl/Lotverbindungen auf SiliziumdioxiiJpassivierungsschichten. Der Siliziumbelag ermöglicht dabei die Nickelabscheidung, während das Nickel seinerseits das Aufbringen einer Lotschichi ermöglicht.
Hierzu 4 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid auf der einen ebenen Oberflächenseite eines Halbleiterplättchens und mit in bestimmter Verteilung angeordneten, elektrisch leitenden Verbindungen aus Nickel, die mit den Halbleiterzonen über Öffnungen in der Passivierungsschicht in Kontakt stehen, dadurch gekennzeichnet, daß jede der elektrisch leiten- iu den Verbindungen eine epitaktische oder polykristalline, an der Siliziumdioxidschicht (16) haftende Siliziumschicht (24), eine auf der Siliziumschicht (24) befindliche dünne Nickelschicht (32,34) und eine auf der Nickelschicht aufgebrachte Lotschicht (36, 38) is aufweist.
2. Verfahren zum Herstellen elektrisch leitender Verbindungen zu Halbleiterzonen einer Siüziumhalbleiteranordnung nach Patentanspruch 1, dadurch gekennzeichnet, daß auf die eine Oberflächenseite (2) eines Halbleiterplättchens (22) zunächst eine erste Passivierungsschicht (16) aus Siliziumdioxid aufgebracht wird, die mit Öffnungen (18, 20) zum Freilegen der für die ohmsche Verbindung vorgesehenen Oberflächen der Halb- 2r> leiterzonen versehen wird, daß sodann die verbleibende Siliziumdioxidschicht sowie die freigelegte Halbleiteroberfläche mit einer Siliziumschicht (24) versehen wird, daß weiterhin auf die Siliziumschicht (24) eine zweite Siliziumdioxidschicht (26) aufge- m bracht und sodann ein Teil der zweiten Siliziumdioxidschicht (26) derart entfernt wird, daß die der gewünschten leitenden Verbindungen entsprechenden Teile bestehen bleiben, daß die freigelegten Teile der Siliziumschicht (24) weggeätzt und danach r> auch die restlichen Teile der zweiten Siliziumdioxidschicht (26) entfernt werden, daß dann Nickel auf den verbleibenden Teilen der Siliziumschicht (24) und der freigelegten Oberfläche des Halbleiterplättchens (2) abgeschieden wird, und daß schließlich die 4η gesamte Oberfläche des Halbleiterplättchens (2) mit geschmolzenem Lot in Berührung gebracht wird, wobei das Lot (36,38) lediglich an der Nickelschicht (32,34) haften bleibt.
DE702033532A 1969-07-11 1970-07-07 Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid Expired DE2033532C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US84105369A 1969-07-11 1969-07-11

Publications (3)

Publication Number Publication Date
DE2033532A1 DE2033532A1 (de) 1971-01-28
DE2033532B2 DE2033532B2 (de) 1978-07-06
DE2033532C3 true DE2033532C3 (de) 1979-03-08

Family

ID=25283899

Family Applications (1)

Application Number Title Priority Date Filing Date
DE702033532A Expired DE2033532C3 (de) 1969-07-11 1970-07-07 Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid

Country Status (6)

Country Link
US (1) US3632436A (de)
JP (1) JPS5417631B1 (de)
BE (1) BE752608A (de)
DE (1) DE2033532C3 (de)
FR (1) FR2051687B1 (de)
GB (1) GB1317014A (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753774A (en) * 1971-04-05 1973-08-21 Rca Corp Method for making an intermetallic contact to a semiconductor device
DE2207012C2 (de) * 1972-02-15 1985-10-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Kontaktierung von Halbleiterbauelementen
US3769688A (en) * 1972-04-21 1973-11-06 Rca Corp Method of making an electrically-insulating seal between a metal body and a semiconductor device
US3925572A (en) * 1972-10-12 1975-12-09 Ncr Co Multilevel conductor structure and method
US4106051A (en) * 1972-11-08 1978-08-08 Ferranti Limited Semiconductor devices
US3900344A (en) * 1973-03-23 1975-08-19 Ibm Novel integratable schottky barrier structure and method for the fabrication thereof
US4096510A (en) * 1974-08-19 1978-06-20 Matsushita Electric Industrial Co., Ltd. Thermal printing head
US4024569A (en) * 1975-01-08 1977-05-17 Rca Corporation Semiconductor ohmic contact
JPS5268376A (en) * 1975-12-05 1977-06-07 Nec Corp Semiconductor device
DE2555187A1 (de) * 1975-12-08 1977-06-16 Siemens Ag Verfahren zum herstellen einer halbleitervorrichtung
US4600933A (en) * 1976-12-14 1986-07-15 Standard Microsystems Corporation Semiconductor integrated circuit structure with selectively modified insulation layer
JPS543480A (en) * 1977-06-09 1979-01-11 Fujitsu Ltd Manufacture of semiconductor device
US4297393A (en) * 1980-02-28 1981-10-27 Rca Corporation Method of applying thin metal deposits to a substrate
JPS58500680A (ja) * 1981-05-04 1983-04-28 モトロ−ラ・インコ−ポレ−テツド 低抵抗合成金属導体を具えた半導体デバイスおよびその製造方法
US4407860A (en) * 1981-06-30 1983-10-04 International Business Machines Corporation Process for producing an improved quality electrolessly deposited nickel layer
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
DE3681689D1 (en) * 1985-10-22 1991-10-31 Siemens Ag, 8000 Muenchen, De Integrated semiconductor memory circuit for security or credit system
US4910049A (en) * 1986-12-15 1990-03-20 International Business Machines Corporation Conditioning a dielectric substrate for plating thereon
EP0348119B1 (de) * 1988-06-23 1997-08-13 Kabushiki Kaisha Toshiba Verfahren zur Herstellung von metallischen Verbindungen auf Halbleiterbauelemente
ES2293340T3 (es) * 2003-08-19 2008-03-16 Mallinckrodt Baker, Inc. Composiciones decapantes y de limpieza para microelectronica.

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL212349A (de) * 1955-04-22 1900-01-01
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
NL303035A (de) * 1963-02-06 1900-01-01
GB1030540A (en) * 1964-01-02 1966-05-25 Gen Electric Improvements in and relating to semi-conductor diodes
US3523038A (en) * 1965-06-02 1970-08-04 Texas Instruments Inc Process for making ohmic contact to planar germanium semiconductor devices
FR1535286A (fr) * 1966-09-26 1968-08-02 Gen Micro Electronics Transistor semi-conducteur à oxyde métallique à effet de champ et son procédé de fabrication
US3475234A (en) * 1967-03-27 1969-10-28 Bell Telephone Labor Inc Method for making mis structures
US3460007A (en) * 1967-07-03 1969-08-05 Rca Corp Semiconductor junction device

Also Published As

Publication number Publication date
FR2051687A1 (de) 1971-04-09
DE2033532A1 (de) 1971-01-28
GB1317014A (en) 1973-05-16
JPS5417631B1 (de) 1979-07-02
DE2033532B2 (de) 1978-07-06
US3632436A (en) 1972-01-04
FR2051687B1 (de) 1976-03-19
BE752608A (fr) 1970-12-01

Similar Documents

Publication Publication Date Title
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE2951734C2 (de)
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1764951B1 (de) Mehrschichtige metallisierung fuer halbleiteranschluesse
DE1907740A1 (de) Halbleiteranordnung mit einem wenigstens zwei Halbleiterbereiche entgegengesetzten Leitungstype aufweisenden Halbleiterkoerper
DE6606541U (de) Halbleiteranordnung
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE19520768A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE69622339T2 (de) Verfahren zum herstellen einer einrichtung, bei der ein substrat mit halbleiterelement und leiterbahnen auf ein trägersubstrat mit metallisierung aufgeklebt wird
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE1589890B2 (de) Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur
DE3705152C2 (de)
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE4329260B4 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE2134291A1 (de) Halbleitervorrichtung
DE1965565A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee