DE3039622A1 - Leitende verbundstrukturen in integrierten schaltungen und verfahren zu ihrer herstellung - Google Patents

Leitende verbundstrukturen in integrierten schaltungen und verfahren zu ihrer herstellung

Info

Publication number
DE3039622A1
DE3039622A1 DE19803039622 DE3039622A DE3039622A1 DE 3039622 A1 DE3039622 A1 DE 3039622A1 DE 19803039622 DE19803039622 DE 19803039622 DE 3039622 A DE3039622 A DE 3039622A DE 3039622 A1 DE3039622 A1 DE 3039622A1
Authority
DE
Germany
Prior art keywords
layer
conductor
polycrystalline silicon
silicon
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803039622
Other languages
English (en)
Inventor
Kirby Gannett Schenectady N.Y. Vosburgh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE3039622A1 publication Critical patent/DE3039622A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Leitende Verbundstrukturen in integrierten Schaltungen und Verfahren zu ihrer Herstellung
Die Erfindung bezieht sich auf leitende Verbundstrukturen in integrierten Schaltungsanordnungen und auf Verfahren zu ihrer Herstellung.
Die Verbundstruktur umfaßt ein Substrat aus Halbleitermaterial mit einer Hauptoberflache, auf der eine Isoliermaterialschicht vorliegt. Ein Leiter aus metallischem Material aus der Klasse refraktärer Metalle, die im wesentlichen mit Siliciumdioxid nicht reagieren, ist über der Isolierschicht vorgesehen. Eine Schicht eines Silicids des metallischen Materials ist über der freien Oberfläche des Leiters vorgesehen. Eine Schicht aus Siliciumdioxid ist über den freien Oberflächen der Schicht des Silicids des metallischen Materials gebildet.
Die genannte leitende Verbundstruktur ist auf einem Substrat aus Halbleitermaterial mit einer darüberliegenden
Schicht isolierenden Materials ausgebildet. Ein Leiter (hocnschmelzenderf)
aus dem refraktären/Metall ist in einem gewünschten Muster
130019/0763
über der Schicht isolierenden Materials gebildet. Eine Schicht eines Silicids des refraktären Metalls ist über den freien Oberflächen des Leiters gebildet. Das Substrat mit dem Leiter und der darüberliegenden Schicht des Silicids des refraktären Metalls wird in einer oxidierenden Atmosphäre bei einer Temperatur und so lange erhitzt, daß das Oxidationsmittel mit der Schicht des refraktären Metallsilicide unter Umwandlung eines Teils in Siliciumdioxid, das einen weiteren Teil der Schicht des refraktären, nicht in Siliciumdioxid umgewandelten Silicids überdeckt, reagiert. Andererseits kann die Schicht aus Molybdänsilicid vollständig in Siliciumdioxid umgewandelt werden.
Bei der Herstellung solch leitender Verbundstrukturen wird die untere Oberfläche des refraktären Metalls nicht in eine Schicht eines Silicids des refraktären Metalls umgewandelt, und auch die darüberliegende Schicht des Silicids nahe der Grenzfläche zwischen der Silicidschicht und der Isolierschicht kann in Dicke und Integrität reduziert werden. In der sich anschließenden Stufe der Bildung einer Siliciumdioxidschicht über der Silicidschicht können die untere Oberfläche des refraktären Leiters und insbesondere dessen Kanten dem Oxidationsmittel durch die isolierende Schicht und deren Grenzfläche mit der Silicidschicht ausgesetzt sein. Die sich ergebende Oxidation des refraktären Metalls verschlechtert die ganze Struktur.
Die Erfindung zielt auf die Schaffung von Strukturen und Verfahren zu deren Herstellung, die solche Probleme und Schwierigkeiten überwinden, ab.
Bei der Ausführung der Erfindung in einer anschaulichen Ausführungsform wird ein Substrat aus Halbleitermaterial mit einer darüberliegenden Schicht isolierenden Materials geschaffen. Eine erste Schicht polykristallinen Siliciums wird auf i.er Schicht isolierenden Materials vorgesehen.
130019/0763
Ein Leiter aus einem refraktären Metall, das mit Siliciumdioxid praktisch nicht reagiert, wird in gewünschtem Muster über der ersten Schicht polykristallinen Siliciums vorgesehen. Eine zweite Schicht polykristallinen Siliciums wird über dem Leiter aus metallischem Material und der Schicht isolierenden Materials und der ersten Schicht polykristallinen Siliciums vorgesehen. Das den Leiter aus metallischem Material und die Schichten aus polykristallinen! Silicium umfassende Substrat wird auf eine Temperatur und so lange erhitzt, daß die Schichten des polykristallinen Siliciums mit einem Teil des Leiters unter Bildung einer Schicht eines Silicids des metallischen Materials reagieren, wodurch ein übriger Teil des Leiters, der nicht in ein Silicid umgewandelt wird, umgeben wird. Das den Leiter und die Schicht des Metallsilicids und den Teil der ersten Schicht polykristallinen Siliciums unter der Schicht eines Silicids des Metalls, umfassende Substrat wird in einem Oxidationsmittel auf eine Temperatur und so lange erhitzt, daß das Oxidationsmittel mit der Schicht des Silicids unter Umwandlung eines Teils in Siliciumdioxid über einem weiteren Teil der Schieb des Silicids, das nicht in Siliciumdioxid umgewandelt worden ist, und auch mit den freien Teilen der ersten Schicht polykristallinen Siliciums unter Umwandlung dieser Teile in Siliciumdioxid* reagiert.
Die Erfindung ist am besten unter Bezugnahme auf die folgende Beschreibung in Verbindung mit den Figuren zu verstehen; von diesen ist:
Fi . 1 eine Draufsicht auf einen Verbundkörper gemäß einer Ausführungsform der Erfindung,
Fig. 2 ein Querschnitt des Körpers der Fig. 1 entlang der Schnittlinien 2-2,
130019/0763
Fig. 3A bis 3E Querschnitte von Strukturen, die die aufeinanderfolgenden Schritte bei einem Herstellungsverfahren für die Verbundstruktur der Fig. 1 und 2 gemäß der Erfindung darstellen, und
Fig. 4A bis 4E Schnittansichten von Strukturen, die die
aufeinanderfolgenden Schritte eines anderen Herstellungsverfahrens für eine Verbundstruktur gemäß der Erfindung darstellen.
Unter Bezugnahme auf Fig. 1 ist ein Verbundkörper 10 dargestellt, der einen ersten Leiter 11 aus Molybdän, erfindungsgemäß hergestellt, veranschaulicht. Der Verbundkörper 10 weist ein Substrat 12 aus einem Substrat 13 aus Silicium, auf dem eine Schicht 14 aus Siliciumdioxid gebildet worden ist, auf. Die Schicht 14 kann entweder ein Gateoder Feld-Oxid einer integrierten Schaltung, wie eines Abbildungsfeldes, eines Speicherfeldes oder einer signal- oder datenverarbeitenden Schaltung verkörpern. Über der isolierenden Schicht 14 liegt eine gemusterte Schicht 15a aus polykristallinem Silicium. Ein zusammengesetzter Leiter 16 mit einem Leiter 17 aus einem refraktären metallischen Material, wie Molybdän, und einer Schicht 18 aus einem Silicid von diesem, den Leiter umgebend und an dessen freie Oberflächen gebunden, ist über und in Deckung mit der gemusterten Schicht 15a polykristallinen Siliciums vorgesehen, überlagernd und gebunden an die Schicht 18 aus Molybdänsilicid und an die freien Teile der gemusterten Schicht 15a aus polykristallinem Silicium ist eine Schicht 19 aus Siliciumdioxid vorgesehen.
Ein Verfahren zur Herstellung der Verbundstruktur der Fig. 1 und 2 wird nun in Verbindung mit den Figuren 3A bis 3E beschrieben. Teile der Figuren Ιλ bis 3E, die mit solchen der Figuren 1 und 2 identisch sind, sind auch
130019/0763
identisch bezeichnet. Ein Substrat 13 aus Silicium-Halbleitermaterial von etwa 0,25 mm (10 mils) Dicke mit einer Schicht 14 aus thermisch aufgewachsenem Siliciumdioxid von etwa 0,1 um (1000 A) Dicke darauf wird vorgesehen. Eine Schicht 15 aus polykristallinen! Silicium von etwa 0,2 μπι (2000 A) r Dicke wird über der Schicht 14 aus Siliciumdioxid durch pyrolytisch^ Zersetzung von Silan bei etwa 75 00C in einem Strom aus einem inerten Trägergas, wie Argon, abgeschieden. Eine Molybdänschicht von 0,3 μπι (3000 A) Dicke wird auf der Schicht 15 aus polykristallinem Silicium durch Zerstäuben abgeschieden. Die Molybdänschicht wird unter Anwendung von Photoresist-Maskierungs- und Ätztechniken, die auf dem Fachgebiet gut bekannt sind, zu einem Leiter 11, wie in Fig. 3A dargestellt, gemustert. Danach wird eine weitere Schicht 16 aus polykristallinen! Silicium von etwa 0,2 |im (2000 A) Dicke über dem Molybdänleiter 11 und der ersten Schicht 15 aus polykristallinem Silicium durch pyrolytische Zersetzung von Silan bei etwa 7500C in einem Strom aus einem inerten Trägergas, wie Argon, abgeschieden, um die in Fig. 3B dargestellte Struktur zu ergeben. Diese Struktur wird in einer inerten Atmosphäre auf eine Temperatur von etwa 10000C solange erhitzt, daß das polykristalline Silicium in den Schichten 15 und 16 mit dem Molybdänleiter 11 zu einer ausreichend dicken Schicht von Molybdänsilicid 18 reagiert, die den nicht-umgesetzten Teil des Molybdänleiters 11a umgibt und daran gebunden ist, wie in Fig. 3C dargestellt. Dann werden die nicht-umgesetzten und freien Teile der Schichten 15 und 16 polykristallinen Siliciums mit einem geeigneten Siliciumätzmittel geätzt, wie einer wässrigen Lösung von Kaliumhydroxid, das die Schichten polykristallinen Siliciums ätzt, ohne die Molybdänsilicidschicht 16 oder die Isolierschicht 14 aus Siliciumdioxid wesentlich zu ätzen, um die in Fig. 3D gezeigte Struktur zu liefern, in der ein zusammengesetzter
130019/0763
Leiter 17, bestehend aus einem Leiter 11a aus Molybdän und einer Schicht 18 aus Molybdänsilicid, das die freien Oberflächen des Leiters 11a umgibt, über einer gemusterten Schicht 15a aus polykristallinem Silicium liegt. Der Verbundkörper der Fig. 3D wird denn in einer oxidierenden Atmosphäre bei einer Temperatur von etwa 10000C oxidiert, so daß ein Teil der Schicht 18 aus Molybdänsilicid und der freien Teile der gemusterten polykristallinen Siliciumschicht 15a zu einer Schicht 19 aus Siliciumdioxid oxidiert wird, die den zusammengesetzten Leiter 17 und die freien Oberflächen der gemusterten Schicht 15a aus polykristallinem Silicium vollständig bedeckt, wie in Fig. 3E gezeigt. Die Schicht 18 aus Molybdänsiiicid bietet einen Schutz zwischen dem Molybdänleiter 11 und der oxidierenden Atmosphäre und wird am besten zu mehreren Zehntel um (mehreren 1000 S) Dicke gewählt, wenngleich sie wesentlich dünner sein kann. Die Anfangsdicke der Molybdänsilicidschicht des Verbundkörpers der Fig. 3C wird dick genug gewählt, um eine Siliciumdioxidschicht 19 der gewünschten Dicke zu ermöglichen, wie in Fig. 3E gezeigt. Wenn z.B. eine zweite Metallisierungslage über der Siliciumdioxidschicht vorzusehen ist, würde die Siliciumdioxidschicht dick genug gemacht werden, um eine gute elektrische Isolierung zwischen den beiden Lagen zu erreichen. Die Dicke dieser Schicht 19 aus Siliciumdioxid und die Dicke des restlichen Teils der Schicht 18 aus Molybdänsilicid hängen von der Zeit und der Temperatur des Oxidationsprozesses ab. So entsteht eine Verbundstruktur mit einem Molybdänleiter, der vollständig durch Siliciumdioxid eingekapselt ist.
Ein weiteres Verfahren zur Herstellung einer Verbundstruktur, wie in Fig. 1 und 2 gezeigt, wird nun in Verbindung mit den Fig. 4A bis 4E beschrieben. Die mit den Teilen der Figuren 3A bis 3E identischen Teile der Figuren 4A bis 4E
1 30019/0763
sind identisch bezeichnet. Ein Substrat 13 aus Silicium-Halbleitermaterial, etwa 0,25 mm (etwa 10 mils) dick, mit einer Schicht 14 aus thermisch aufgewachsenem Siliciumdioxid, etwa 0,1 μΐη (1000 A) dick, auf diesem, wird vorgelegt. Eine Schicht 15 aus polykristallinem Silicium, etwa 0,2 μΐη (etwa 2000 Ä) dick, wird auf die Schicht 14 aus Siliciumdioxid durch pyrolytisch^ Zersetzung von Silan bei etwa 7500C in einem Strom eines inerten Trägergases, wie Argon, abgeschieden. Eine Molybdänschicht von etwa 0,3 μπι (etwa 3000 S) Dicke wird auf der Schicht 15 aus polykristallinem Silicium z.B. durch Zerstäuben aufgebracht. Die Molybdänschicht wird unter Anwendung der auf dem Fachgebiet gut bekannten Photoresist-Maskierungs- und Ätztechniken gemustert, um einen Leiter 11 zu erhalten, wie in Fig. 3A gezeigt. Danach wird eine andere Schicht polykristallinen Silicioms 16 von etwa 0,2 μπι (etwa 2000 Ä) Dicke auf dem Molybdänleiter 11 und der ersten Schicht 15 aus polykristallinem Silicium durch pyrolytische Zersetzung von Silan bei etwa 75 00C in einem Strom eines inerten Trägergases, wie z.B. Argon, wie in Fig. 4B gezeigt, abgeschieden. Dann wird die Schicht polykristallinen Siliciums über dem Molybdänleiter 11 mit einem Photoresist nach auf dem Fachgebiet bekannten Techniken maskiert. Die Teile der ersten und zweiten polykristalli- ♦ nen Siliciumschicht 15 bzw. 16, die mit dem Photoresist nicht abgedeckt sind, werden mit einem geeigneten Siliciumätzmittel geätzt, wie einer wässrigen Kaliumhydroxidlösung, die das polykristalline Silicium ätzt, ohne die Siliciumdioxid-Isolierschicht 14 wesentlich zu ätzen, um so die in Fig. 4C gezeigte Struktur zu schaffen, in der der Leiter 11 durch eine darüberliegende gemusterte Schicht 16 aus polykristallinen Silicium von etwa 0,2 μπι (etwa 2000 S) Dicke bedeckt ist. Diese Struktur wird in einer inerten Atmosphäre auf eine Temper, tür von etwa 10000C so lange erhitzt, daß das polykristalline Silicium in den
1 30019/0763
Schichten 15 und 16 mit dem Molybdänleiter 11 zu einer geeignet dicken Schicht von Molybdänsilicid 18 reagiert, die den nicht-umgesetzten Teil des Molybdänleiters 11 umgibt und daran gebunden ist, wie in Fig. 4D gezeigt. Wenn die Reaktionszeit begrenzt ist, können Teile der Schichten 15 und 16 des polykristallinen Siliciums nicht umgesetzt bleiben, einschließlich einem Teil 15a der polykristallinen Schicht 15 unter dem Leiter 11, wie in Fig. 4D gezeigt. So entsteht ein zusammengesetzter Leiter 17, bestehend aus einem Leiter 11a aus Molybdän und einer Schicht 18 aus Molybdänsilicid, die die freien Oberflächen des Leiters 11a umgibt, eine Schicht 15a aus polykristallinem Silicium überdeckend. Der Verbundkörper der Fig. 4D wird dann in einer oxidierenden Atmosphäre, wie in Sauerstoff, bei einer Temperatur von etwa 10000C oxidiert, um den äußeren Teil der polykristallinen Siliciumschichten 15 und 16 zu Siliciumdioxid zu oxidieren und auch einen Teil der Schicht 18 aus Molybdänsilicid über dem Leiter 11a zu Siliciumdioxid zu oxidieren und eint, α Teil der Schicht 18 aus Molybdänsilicid zu hinterlassen, der den Molybdänleiter 11a bedeckt. Hierbei kann der Teil der Schicht des Molybdänsilicids unter dem Leiter 11a durch die Reaktion des Leiters 11a mit der gemusterten polykristallinen Schicht 15a an Dicke zunehmen.
Während die Erfindung in Verbindung mit Verbund-Elektroden-Strukturen beschrieben und veranschaulicht worden ist, wobei der Leiter 11 aus Molybdän besteht, ist es klar, daß im Hinblick auf die Ähnlichkeit der Wolframverbindungen mit den Molybdänverbindungen, insbesondere ihrer Oxide und Silicide, der Leiter 11 aus Wolfram bestehen kann. Auch kann der Leiter 11 aus anderen refraktären Metallen bestehen, die mit Siliciumdioxid praktisch nicht reagieren, wie Tantal, Platin und Palladium. Außerdem eignen sich die Legierungen der oben erwähnten refraktären Metalle, in de-
1 30019/0763
nen das refraktäre Metall den Hauptanteil bildet, für den Leiter 11.
Während bei dem oben beschriebenen Verfahren das nicht umgesetzte polykristalline Silicium vor der Oxidation des Molybdänsilicids entfernt wurde, ,wie in Fig. 3D dargestellt, ist klar, daß die Oxidation des Silicids ohne Entfernen des nicht umgesetzten polykristallinen Siliciums der Schichten 15 und 16 erfolgen kann.
Während die Schicht isolierenden Materials 14, auf der das leitende Teil 11 aus Molybdän gebildet wurde, Siliciumdioxid ist, ist klar, daß die isolierende Schicht au.; irgendeinem anderen Material bestehen kann, wie z.B. Siliciumnitrid, oder einer Schicht aus Siliciumnitrid und darüber einer Schicht aus Siliciumdioxid oder Kombinationen hiervon, die den angewandten Herstellungstemperaturen widerstehen können. Und während ein Siliciumsubstrat als Material veranschaulicht wurde, auf dem die isolierende Schicht aus Siliciumdioxid gebildet wird, kann eine Reihe weiterer Halbleitersubstrate verwendet werden, z.B. Galliumarsenid, die den angewandten Herstellungstemperatüren zu widerstehen vermögen.
13QÖ19/0763

Claims (9)

  1. Ansprüche
    j. Verbundstruktur, gekennzeichnet durch ein Substrat (13) aus Halbleitermaterial mit einer Hauptoberfläche, eine Schicht (14) aus isolierendem Material, die über der Hauptoberfläche liegt, eine gemusterte Schicht (15) aus polykristallinem Silicium, die über der Isoliermaterialschicht liegt, einen zusammengesetzten Leiter mit einem Leiter (11) aus einem hochschmelzenden metallischen Material, das mit Siliciumdioxid praktisch nicht reagiert, und einer Schicht (18) aus einem Silicid des metallischen Materials, die freien Oberflächen des Leiters umgebend, wobei der zusammengesetzte Leiter über und in Deckung mit der gemusterten Schicht polykristallinen Siliciums liegt, und eine Schicht (19) aus Siliciumdioxid, die über den freien Oberflächen des zusammengesetzten Leiters und der gemusterten Schicht polykristallinen Siliciums liegt.
  2. 2. Struktur nach Anspruch 1, dadurch gekennzeichnet, daß das hochschmelzende metallische Material unter Molybdän, Wolfram, Tantal, Platin und Palladium ausgewählt ist.
  3. 3. Struktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schicht isolierenden Materials Siliciumdioxid ist.
    130019/0763
  4. 4. Struktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schicht isolierenden Materials aus einer Schicht aus Siliciumnitrid, die über der Siliciumdioxidschicht liegt, besteht.
  5. 5. Struktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schicht isolierenden Materials ein Verbund aus Siliciumdioxid und Siliciumnitrid ist.
  6. 6. Struktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Halbleitermaterial Silicium ist.
  7. 7. Verfahren zur Herstellung einer Verbundstruktur, insbesondere gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein Substrat aus Halbleitermaterial mit einer darüberliegenden Schicht isolierenden Materials vorgesehen, eine erste Schicht polykristallinen Siliciums auf der Schicht isolierenden Materials gebildet, ein Leiter aus einem hochschmelzenden Metall das mit Siliciumdioxid praktisch nicht reagiert, in einem gewünschten Muster über der ersten Schicht polykristallinen Siliciums gebildet, eine zweite Schicht polykristallinen Siliciums über dem Leiter aus metal- * lischem Material und der ersten Schicht polykristallinen Siliciums gebildet, das Substrat mit dem Leiter aus metallischem Material und den Schichten aus polykristallinem Silicium auf eine solche Temperatur und für eine so lange erste Zeit, daß die Schichten polykristallinen Siliciums mit einem Teil des Leiters unter Bildung einer Schicht des Silicids des metallischen Materials, das einen restlichen Teil des nicht in ein Silicid umgewandelten Leiters umgibt, erhitzt wird, das Substrat mit dem Leiter und der Schicht des Metallsilicids und dem Teil der ersten Schicht polykristallinen Siliciums unter der Schicht des Metallsilicide in
    130019/0763
    einem Oxidationsmittel bei einer solchen Temperatur und für eine solche zweite Zeitdauer, daß das Oxidationsmittel mit der Schicht des Silicids zur Umwandlung eines Teils von diesem in Siliciumdioxid über einem weiteren Teil der Schicht des nicht in Siliciumdioxid umgewandelten Silicids und auch mit den freien Teilen der ersten Schicht polykristallinen Siliciums zur Umwandlung des Teils in Siliciumdioxid reagiert, erhitzt wird.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die zweite Schicht polykristallinen Siliciums zu einem gemusterten Teil der zweiten Schicht polykristallinen Siliciums über dem Leiter gemustert und der Rest davon einschließlich dem Teil der ersten Schicht polykristallinen Siliciums, der darunter liegt, entfernt wird.
  9. 9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die nicht umgesetzten und freien Teile der Schichten polykristallinen Siliciums, die unter der Schicht des metallischen Silicids und der Isoliermaterialschicht liegen, entfernt werden, bevor das Substrat einschließlich dem Leiter und der Schicht des Metallsilicids in einer oxidierenden Atmosphäre für die zweite Zeitdauer erhitzt wird.
    130019/0763
DE19803039622 1979-10-25 1980-10-21 Leitende verbundstrukturen in integrierten schaltungen und verfahren zu ihrer herstellung Withdrawn DE3039622A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US8798179A 1979-10-25 1979-10-25

Publications (1)

Publication Number Publication Date
DE3039622A1 true DE3039622A1 (de) 1981-05-07

Family

ID=22208403

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803039622 Withdrawn DE3039622A1 (de) 1979-10-25 1980-10-21 Leitende verbundstrukturen in integrierten schaltungen und verfahren zu ihrer herstellung

Country Status (5)

Country Link
JP (1) JPS5678140A (de)
DE (1) DE3039622A1 (de)
FR (1) FR2468206A1 (de)
GB (1) GB2061615A (de)
NL (1) NL8005637A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3222805A1 (de) * 1981-06-29 1983-01-13 Intel Corp., Santa Clara, Calif. Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE3428565A1 (de) * 1983-08-18 1985-03-07 General Electric Co., Schenectady, N.Y. Antireflexionsueberzug fuer optische lithographie
DE3428564A1 (de) * 1983-08-22 1985-03-14 General Electric Co., Schenectady, N.Y. Antireflexionsueberzug fuer molybdaen

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5780739A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
US4557036A (en) * 1982-03-31 1985-12-10 Nippon Telegraph & Telephone Public Corp. Semiconductor device and process for manufacturing the same
JPS59100520A (ja) * 1982-11-30 1984-06-09 Fujitsu Ltd 半導体装置の製造方法
JPS60225474A (ja) * 1984-04-23 1985-11-09 Mitsubishi Electric Corp 半導体装置
EP0704883A3 (de) * 1988-02-11 1997-07-09 Sgs Thomson Microelectronics Schwerschmelzende Metallsilicid-Verkapselung zum Schutz mehrlagiger Policide
KR100294637B1 (ko) * 1998-06-29 2001-10-19 박종섭 모스펫의폴리사이드게이트형성방법
US6284636B1 (en) 2000-01-21 2001-09-04 Advanced Micro Devices, Inc. Tungsten gate method and apparatus
US6277744B1 (en) 2000-01-21 2001-08-21 Advanced Micro Devices, Inc. Two-level silane nucleation for blanket tungsten deposition
US6274472B1 (en) 2000-01-21 2001-08-14 Advanced Micro Devices, Inc. Tungsten interconnect method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152823A (en) * 1975-06-10 1979-05-08 Micro Power Systems High temperature refractory metal contact assembly and multiple layer interconnect structure
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3222805A1 (de) * 1981-06-29 1983-01-13 Intel Corp., Santa Clara, Calif. Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE3428565A1 (de) * 1983-08-18 1985-03-07 General Electric Co., Schenectady, N.Y. Antireflexionsueberzug fuer optische lithographie
DE3428564A1 (de) * 1983-08-22 1985-03-14 General Electric Co., Schenectady, N.Y. Antireflexionsueberzug fuer molybdaen

Also Published As

Publication number Publication date
FR2468206A1 (fr) 1981-04-30
GB2061615A (en) 1981-05-13
NL8005637A (nl) 1981-04-28
JPS5678140A (en) 1981-06-26

Similar Documents

Publication Publication Date Title
DE2355567C3 (de) Verfahren zur Herstellung metallischer Leitungssysteme auf Halbleiteranordnungen
DE69226411T2 (de) Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen
DE1296265B (de) Verfahren zum Herstellen von Aluminiumkontakten auf einer Zwischenschicht aus einem Nichtaluminiummetall auf Halbleiterbauelementen
DE3784124T2 (de) Selbstjustierter, intern beweglicher ionengetter fuer mehrschichtmetallisierung auf integrierten schaltkreisen.
DE3135815A1 (de) "verfahren zur herstellung integrierter schaltungen"
DE6606541U (de) Halbleiteranordnung
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE3343035A1 (de) Verfahren zur herstellung eines magnet(mess)fuehlers mit mindestens zwei elementen mit magnetischer widerstandsaenderung
DE3039622A1 (de) Leitende verbundstrukturen in integrierten schaltungen und verfahren zu ihrer herstellung
EP1099251A2 (de) Verfahren zur herstellung von halbleiterbauelementen
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE69829716T2 (de) Verfahren zum Ausbilden eingebetteter Kupferzwischenverbindungen und eingebettete Kupferzwischenverbindungsstruktur
DE2040929A1 (de) Ohmsche Kontaktanordnung fuer Halbleitervorrichtungen
DE69024728T3 (de) Verfahren zur Herstellung einer Elektrode zur elektrischen Kontaktierung eines Oxyd-Supraleiters
DE2539193B2 (de) Verfahren zur herstellung eines planaren leiterbahnsystems fuer integrierte halbleiterschaltungen
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE4442688C1 (de) Verfahren zur Herstellung eines Hochtemperatursupraleitungs- Feldeffekttransistors mit einer dicken supraleitenden Kanalschicht
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE3021574A1 (de) Leitender verbundkoerper in integrierten schaltungsvorrichtungen und verfahren zu seiner herstellung
DE2538264C3 (de) Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung
DE2037589C3 (de) Verfahren zum Herstellen eines Sperrschicht-Feldeffekttransistors
DE2425756A1 (de) Verfahren zur selektiven maskierung einer substratoberflaeche waehrend der herstellung einer halbleitervorrichtung
DE2947952C2 (de) Verfahren zur Herstellung eines Bläschenspeicher-Chips

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee