DE2947952C2

DE2947952C2 - Verfahren zur Herstellung eines Bläschenspeicher-Chips

Info

Publication number: DE2947952C2
Application number: DE19792947952
Authority: DE
Inventors: Gene Patrick Richfield Minn. Bonnie; Steven Conlan White Bearl Lake Minn. Schuster
Original assignee: Control Data Corp
Current assignee: Control Data Corp
Priority date: 1979-03-27
Filing date: 1979-11-28
Publication date: 1985-01-10
Also published as: JPS598908B2; FR2452762B1; AU5501180A; GB2046040A; AU532007B2; GB2046040B; DE2947952A1; JPS55132588A; CA1135852A; FR2452762A1

Description

a) daß die zweite dielektrische Schicht (14) direkt auf die erste dielektrische Schicht (12) aufgetragen wird,

b) daß die zweite dielektrische Schicht (14) aus einem Werkstoff besteht der nach einem bestimmten Verfahren ätzbar ist, durch welches die erste dielektrische Schicht (12) nicht angegriffen^vird,

c) daS ein anfängliches Resisimuieriainiusier (16) als Negativmuster des vorbestimmten, zu formenden Leiter(zug)musters aufgetragen wird,

d) daß die zweite dielektrische Schicht (14) unter Bildung gerader Ranken entsprechend dem durch das Resistmaterial (16) bestimmten Muster geätzt wird, während dabei die erste dielektrische isolierschicht (12) nicht angeätzt wird,

e) daß auf die Sohlen der durch den Ätzvorgang gebildeten Rillen (18) und auf die Oberfläche der verb! ebenen Resistmaterialschicht (16) ein Leitermaterial (20) aufgetragen bzw. aufgedampft wird,

f) daß auf den vergleichsweise kleinen Teil des Chips, der nach Abschluß der Behandlung ein Leiterzugmuster tragen soll, ein grobgemustertes Resistmaterial (22) in grober, ungenauer Flächendeckung mit den zu erhaltenden Leiterzugelementen, aber nicht über den vergleichsweise größeren Flächenanteilen des Chips, die kein Leiterzugmuster tragen, aufgebracht wird,

g) daß auf chemischem Wege das gesamte Leitermaterial, das nicht mit dem unmittelbar vorher aufgetragenen Resistmaterial (22) bedeckt ist, (weg)geätzt wird und

h) daß das zurückbleibende, grobgemusterte Resistmaterial (22) abgezogen und das unbenutzte Leitermaterial zusammen mit dem anfänglich aufgebrachten Resistmaterial (16) abgehoben werden, so daß eine plane Oberfläche erhalten wird, die aus dem Leitermaterial (20) im Muster der Leiterzugelemente und einer mit der Oberfläche der zweiten dielektrischen Isolierschicht (14) übereinstimmenden Oberfläche besteht.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das grobgemusterte Resistmaterial (22) ein Photoresistmaterial ist.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das anfängliche Resistmaterial (16) Wismuthoxid ist.

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Bläschenspeicher-Chips, bei dem auf ein Granat-Substrat eine erste Schicht eines dielektrischen Isoliermaterials und auf diese eine zweite Schicht aus einem dielektrischen Isoliermaterial aufgetragen bzw. aufgedampft werden, wobei die zweite dielektrische Schicht selektiv geätzt wird.

Die üblichen Bläschenspeicher-Schaltkreise werden nach einem nicht-planen Verfahren hergestellt, bei dem die Permailoy-Elemente die Leiter(zug)elemente in den aktiven Bereichen des Chips überkreuzen. Diese nichtplanen Vorrichtungen sind bezüglich ihrer Leistung für gewöhnlich durch mangelhafte Begrenzungen oder Leistungsgrenzen in den Bereichen, eingeschränkt, in denen die Permailoy-Elemente die Leiterzüge stufenförmig überkreuzen. Eine Lösung dieses Problems der Grenz(wert)leistung besteht in einem Verfahren, bei dem die Permailoy-Elemente auf einer planen Fläche hergestellt werden, in welche die Leiterzüge eingelassen sind.

Für die Herstellung von Halbleitervorrichtungen sind bereits verschiedene Verfahren entwickelt worden, z. B.

das sogenannte Lift-off-Verfahren, bei dem entweder der Leiter oder das Dielektrikum aufgefüllt wird, um eine plane Oberfläche zu erhalten. Die für die Herstellung von Halbleitern benutzten Werkstoffe eignen sich jedoch nicht für Bläschenspeichervorrichtungen, weil die beim Lift-off-Verfahren benutzten Werkstoffe Dielektrika und keine Leiter sind und weil d?2 Oberflächen von Bläschenspeichein vergleichsweise unterschiedlich gestaltet sind.

Dieses Thema wird von J. P. Reecksten und R. Kowalchuk in IEEE Transactions on Magnetics, Band MAG-9, Nr. 3, September 1973, 485—488 unter »Fabrication of Large Bubble Circuits« behandelt Die verschiedenen, dort beschriebenen Verfahren sind mit zahlreichen Problemen behaftet Eine Schablonenablagerung erfordert entweder ein Doppelmaskieren oder eine Metall/Widerstandsmaterial-Abhebung. Aufgrund der feinen Geometrie und der besonderen Topographie von Bläschenspeicherschaltungen ist dies schwierig zu realisieren. Die Dielektrikum-Abhebung ist sieht mit den bei der Herstellung von Bläschenspeichern angewandten Hochtemperatur-Aufdampftechniken vereinbar. Elektrolose Schablonenverfahren erfordern dünne, eingelassene katalytische Schichten oder zusätzliche Maskierungsschritte, bei denen eine genaue Flächendeckung nötig ist. Alle Verfahren, bei denen mehr als ein einziger Ausricht- oder Flächendeckungsschritt nötig ist, erweisen sich als außerordentlich kompliziert, weil die verschiedenen Deckungsschichten aufeinander und auf vorhandene Elemente ausgerichtet werden müssen. Die zu beschreibende Erfindung ist eine auf dem Schablonen-Ätzverfahren beruhende Weiterentwicklung.

Aus der DE-OS 27 25 858 ist das eingangs genannte Verfahren bekannt. Hierbei wird die zweite selektive Schicht auf dielektrischem Isoliermaterial in der Weise gebildet, daß zunächst eine leitende Schicht aufgebracht wird und diese dann durch selektive Anodisierung in den anodisierten Bereichen in eine Isolierschicht umgewandelt wird. Diese Schicht besteht somit entsprechend dem Anodisierungsmuster aus leitenden und isolierenden Bereichen. Diesem bekannten Verfahren haften jedoch wesentliche Mängel an. So können beispielsweise für eine Anodisierung nur geeignete Metallgemische verwendet werden, so daß hinsichtlich der Wahl des Leitermaterials Beschränkungen bestehen. Ein weiterer erheblicher Mangel besteht darin, daß das Volumen des beim Anodisieren entstehenden Oxids größer ist als das des Metallgemisches. Um trotzdem eine koplanare Oberfläche von anodisierten und nicht anodisierten Be-

reichen zu erhalten, müssen daher zusätzliche besondere Maßnahmen ergriffen werden. So muß beispielsweise vor dem Anodisieren ein Teil der zu anodisierenden Schicht abgetragen werden oder die Schicht wird zunächst teilweise anodisiert, und dann in den teilweise anodisierten Bereichen selektiv geätzt, bevor die endgültige Anodisierung durchgeführt wird. Weiterhin benötigt dieses Verfahren eine aufwendige Anodisierungsvorrichtung. Schließlich iäßt sich bei dem bekannten Verfahren auch nicht vermeiden, daß Abweichungen von koplanaren Oberfläche auftreten können, die bis zu 5 bis 10% der Dicke der Leiterelemente betragen können. Dies kann für bestimmte Verwendungszwecke nachteilig sein.

Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Bläschenspeicher-Chips mit einer planaren Unterlage für die Permalloy-Elemente zu entwickein, das einfacher ist als die bekannten Verfahren und das eine Unterlage für die Permailoy-Elemente liefert, die eine größere Ebenheit besitzt als die nach den bisherigen Verfahren hergestellten Unterlagen.

Diese Aufgabe wird bei dem anfangs genaneten Verfahren erfindungsgemäß dadurch gelöst, daß die zweite dielektrische Schicht direkt auf die erste dielektrische Schicht aufgetragen wird, daß die zweite dielektrische Schicht aus einem Werkstoff besteht, der nach einem bestimmten Verfahren ätzbar ist, durch welches die erste dielektrische Schicht nicht angegriffen wird, daß ein anfängliches Resistmaterialmuster als Negativmuster des vorbestimmten, zu formenden Leiter(zug)musters aufgetragen wird, daß die zweite dielektrische Schicht unter Bildung gerader Flanken entsprechend dem durch das Resistmaterial bestimmten Muster geätzt wird, während dabei die erste dielektrische Isolierschicht nicht geätzt wird, daß auf die Sohlen der durch den Ätzvorgang gebildeten Rillen und auf die Oberfläche der verbliebenen Resistmaterialschicht ein Leitermaterial aufgetragen bzw. aufgedampft wird, daß auf den vergleichsweise kleinen Teil des Chips, der nach Abschluß der Behandlung ein Leiterzugmuster tragen soll, ein grobgemustertes Resistmaterial in grobe, ungenauer Flächenabdeckung mit den zu erhaltenden Leiterzugelementen, aber nicht über den vergleichsweise größeren Flächenanteilen des Chips, die kein Leiterzugmuster tragen, aufgebracht wird, daß auf che.nischem Wege das gesamte Leitermaterial, das nicht mit dem unmittelbar vorher aufgetragenen Resistmaterial bedeckt ist, (weg)geätzt wird und daß das zurückbleibende, grobgemusterte Resistmaterial abgezogen und das unbenutzte Leitermaterial zusammen mit dem anfänglich aufgebrachten Resistmaterial abgehoben werden, so daß eine plane Oberfläche erhalten wird, die aus dem Leitermaterial im Muster der Leiterzugelemente und einer mit der Oberfläche der zweiten dielektrischen Isolierschicht übereinstimmenden Oberfläche besteht.

Ein bedeutsames Merkmal von Bläschenspeicher-Chips besteht darin, daß ein großer Teil der Granat-Oberfläche nicht mit Leitermaterial bedeckt ist, d. h. daß nur ein sehr kleiner Anteil der Gesamtfläche des Substrats mit Leitermaterial bedeckt ist. Einer der wesentlichen Verfahrensschritte ist daher die Verwendung eines grobgemusterten und minimale Flächendeckung besitzenden Musters oder Schemas in einem zusätzlichen Maskierungsschrift, um den Abhebe- bzw. Lift-off-Schritt des Verfahrens zu unterstützen. Aufgrund eier großen, von Elemente.! freien Flächen des Bläschenspeicher-Chips ist kein F.intrittspunkt für das Photoresist-Trennmittel vorhanden, und das Abheben würde sich als schwierig und bestenfalls unvollständig erweisen. Durch das Grobmaskieren und die anschließenden Ätzvorgänge wird mithin das abschließende Photoresist-Abziehen auf die wesentlicheren Elemente des Bläschenspeicher-Chips reduziert.

Dieses Vorgehen bietet den Vorteil, daß die Fertigungsschritte trotz der zweifachen Maskierung verhältnismäßig einfach durchzuführen sind und keiner hochentwickelten Technologie bedürfen. Da der zusätzliche Maskierungsvorgang nur grob durchgeführt wird, erfordert er nicht die Sorgfalt oder Fertigungstechnik, die für genaue Deckung und hohe Auflösung nötig ist. Da hierbei kein Dielektrikum-Lift-off- bzw. Abhebevorgang nötig ist, besteht keine Schwierigkeit bezüglich der Vereinbarkeit mit Hochtemperatur-Dielektrikumauftragvorgängen. Das Endprodukt ergibt eine wirkliche plane Fläche der angestrebten Art, die für die Ausbildung der Merkmale entsprechend feiner Linien geeignet ist.

im folgenden ist ein bevorzugtes Abbff'hrungsbeispiei der Erfindung anhand der Zeichnung näher erläutert. Es zeigt

F i g. 1 eine Schnittansicht zur Veranschaulichung der ersten Verfahrensschritte zur Herstellung eines Bläschenspeicher-Chips,

F i g. 2 eine Darstellung des auf die in F i g. 1 gezeigten folgenden Verfahrensschrittes,

F i g. 3 eine Darstellung des auf den in F i g. 2 gezeigten folgenden Verfahrensschritts,

F i g. 4 eine Darstellung des auf den in F i g. 3 gezeigten folgenden Verfahrensschritts,

F i g. 5 eine Darstellung des auf den in F i g. 4 gezeigten folgenden Verfahrensschritts, und

F i g. 6 eine Darstellung des auf den in F i g. 5 gezeigten folgenden letzten Verfahrensschritts.

In Fig. 1 ist ein Ausgangs-Substrat 10 aus epitaxialem Granat dargestellt, wie es üblicherweise für Bläschenspeicher-Chips verwendet wird und auf das eine erste dielektrische Schicht 12 in an sich bekannter Weise aufgetragen bzw. aufgedampft worden ist. Diese Schicht besteht aus einem dielektrischen Isolator, wie Metalloxid, und sie besitzt eine Dicke von etwa 0,2 μ. Die einzelnen Materialschichten sind in den Figuren nicht maßstabsgerecht veranschaulicht. Auf die erste Schicht 12 ist eine zweite Schicht 14 aus einem anderen dielektrischen Isoliermaterial aufgetragen, die eine größere Dicke besitzen kann als die erste Schicht 12, d. h. z. B. etwa 0,5 μτη oder 2,5mal so dick sein kann, wie die erste Schicht 12. Die zweite Schicht 14 kann aus einem Material, wie Siliziumoxid, bestehen, das sich leichter ätzen läßt als die erste dielektrische Materialschicht 12. Für die beiden dielektrischen Schichten sind noch andere Werkstoffe und Beziehungen anwendbar. Beispielsweise können Siliziurrj^xid und Magnesiumoxid für diese Schichten benutzt werden. Diese Werkstoffe werden so gewählt, daß sie i-n Vakuum aufdampfbar und differentiell ätzbar sind; für die Anwendung eines Massenspektrometer zur Besiimmung des Endpunkts beim lonenätzen braucht das jeweilige Kation lediglich ein unterschiedliches Atomgewicht zu besitzen.

Aus F i g. 2, die einen weiteren Verfahre^isschritt veranschaulicht, geht hervor, daß eine Widerstandsmaterial- bzw. Resistschicht 16 aus einem üblichen, geeigneten

b5 Werkstoff, wie positives Photoresistmaterial oder Metallresistmaterial, auf die Oberfläche der zweiten dielektrischen Schicht 14 aufgetragen wird. Beispielsweise kann ein Metall- oder Wismuthoxid-Resistmaterial an-

^e=SUT₁Tj

gewandt werden. Dieses Material wird wegon seiner Temperaturbeständigkeit und seiner Beständigkeit bei den weiteren Fertigungsschritten benutzt.

Das Resistmaterial wird mit einer Dicke von etwa 1 —2 μιτι im Negativmuster des gewünschten Leiterzugmusters aufgetragen. Gemäß F i g. 2 wird weiterhin die zweite dielektrische Schicht 14 mit geraden Flanken geätzt, um die Oberfläche der ersten dielektrischen Schicht 12 freizulegen. Dieses Ätzen unter Bildung gerader (senkrechter) Flanken kann nach dem Plasma- oder lonensrahl-Ätzverfahren erfolgen, wobei die «;rste dielektrische Schicht 12 als Ätzschranke mit meßbarem Endpunkt dient, wenn sich die erste dielektrische Schicht 14 leichter ätzen läßt.

Beim Verfahrensschritt gemäß F i g. 3 wird in den vorher geformten Ätzrillen 18 und auf dem Resistmaterial 16 eine Metallschicht 20 aus einem Leitermaterial in einer Dicke von etwa 0,5 μιτι und aus einem Metall, wie Aluminium oder UoId, abgelagert Die Dicke dieser Leiterschicht ist wiederum absichtlich nicht maßstabsgerecht eingezeichnet, um die Erfindung besser zu verdeutlichen und die Tatsache hervorzuheben, daß die Erfindung nicht auf die genauen Dicken oder Abmessungen der Materialschichten beschränkt ist. Die Leiterschicht kann aus einer Aluminium-Kupferlegierung, aus Gold oder einem beliebigen anderen leitfähigen Metall bestehen, das für Ionenwanderung beständig ist.

Gemäß F i g. 4 wird eine Resistmaterialschicht 22 auf alle nach dem Verfahrensschritt gemäß F i g. 3 geformten Elemente so aufgetragen, daß sie die nach außen freiliegenden Bereiche des Leitermaterials 20 in den Bereichen bedeckt, in denen sich die Rillen 18 befinden, die das gewünschte, endgültige Leiterzugmuster darstellen, das nach Abschluß der Fertigungsarbeiten zurückbleiben soll. Das Material der Schicht 22 wird in einem außerordentlich groß gemusterten Schema über diesen schicht 20 entfernt. F i g. 6 veranschaulicht damit ein fertiges Erzeugnis auf einem Granat-Substrat 10, einer gleichmäßigen, planen Schicht 12 eines ersten Dielektrikums und einer zweiten dielektrischen Schicht 14, in welche die Leiterzüge 20 in einem vorgesehenen Muster eingelassen oder eingebettet sind, so daß das fertige Erzeugnis eine gleichmäßige, plane Oberfläche auf Dielektrikum 14 und Leitermaterial 20 besitzt.

ι >

· ι _A:~u~_ ..:_L.· : ι u r J.»— -»

lti £uguvi wn.iit.il, iiiviii jkuuvii am ut.Ii ι v

Chen des Chips vorgesehen, an denen nach Abschluß der erfindungsgemäßen Bearbeitung kein Leiterzug vorhanden sein soll. Die von der Resistschicht 22 unbedeckten Bereiche 24 und 26 der Leiterschicht 20 (Fig.4) stehen mithin für etwa 95% (der Oberfläche) des fertigen Chips, auf welchem kein Leiterzugmuster vorhanden ist. Die Resistschicht 22 wird somit so aufgebracht, daß sie im wesentlichen alle diejenigen Bereiche oder Flächen grob bedeckt, in denen sich nach Abschluß der Behandlung Leiterzüge befinden sollen.

Gemäß F i g. 5 wird anschließend nach einem chemischen Naß- oder Säure-Ätzverfahren das gesamte Leitermaterial 20 abgetragen, das nicht mit der Resistschicht 22 bedeckt ist Dieses Säure-Ätzverfahren ist bezüglich der Einzelheiten oder des Feinheitsgrads nicht kritisch, weii in diesem Verfahrensschritt kein am Endprodukt verbleibendes Element geätzt oder gebildet wird. Der Vorteil dieses Vorgehens besteht darin, daß die restliche Resistschicht 22 in grobem Muster die Leiterzugbereiche bedeckt, die ungefähr 5% der Oberfläche des fertigen Chips ausmachen.

In Fig.6 ist der fertige Chip nach Abschluß aller abschließenden Behandlungsvorgänge veranschaulicht welche das Abziehen des Photoresistmaterials auf passende Weise, das Abheben des gesamten unbenutzten Leitermaterials 20 und das Abstreifen oder Abziehen etwa zurückbleibenden, vom Leitermaterial 20 bedeckten Resistmaterial unifassen. Bei den abschließenden Verfahrensschritten werden mithin die gesamte Resistschicht 22 und das Resistmaterial 16 beim Abziehen oder Abheben der unbenutzten Bereiche der LeiterHierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zur Herstellung eines Bläschenspeicher-Chips, bei dem auf ein Granat-Substrat (10) eine erste Schicht eines dielektrischen Isoliermaterials und auf diese eine zweite Schicht aus einem dielektrischen Isoliermaterial aufgetragen bzw. aufgedampft werden, wobei die zweite dielektrische Schicht selektiv geätzt wird, dadurch gekennzeichnet,