DE1614910C3 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE1614910C3
DE1614910C3 DE19671614910 DE1614910A DE1614910C3 DE 1614910 C3 DE1614910 C3 DE 1614910C3 DE 19671614910 DE19671614910 DE 19671614910 DE 1614910 A DE1614910 A DE 1614910A DE 1614910 C3 DE1614910 C3 DE 1614910C3
Authority
DE
Germany
Prior art keywords
zone
gate
channel zone
field effect
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19671614910
Other languages
English (en)
Other versions
DE1614910A1 (de
DE1614910B2 (de
Inventor
Reinhold 7100 Heilbronn Kaiser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1614910A1 publication Critical patent/DE1614910A1/de
Publication of DE1614910B2 publication Critical patent/DE1614910B2/de
Application granted granted Critical
Publication of DE1614910C3 publication Critical patent/DE1614910C3/de
Expired legal-status Critical Current

Links

Description

Die Erfindung betrifft eine Sperrschicht-Feldeffekt-Halbleiteranordnung, bestehend aus einem Halbleiterkörper mit einer Kanalzone, weiterhin mit einer Source- und einer Drain-Elektrode sowie mit einer oder mehreren Gate-Zonen, deren Leitungstyp dem der Kanalzone entgegengesetzt ist, wobei Maßnahmen zur Verhinderung eines durch die Gate-Zone nicht kontrollierten Nebenschlusses zwischen Source- und Drain-Elektrode vorgesehen sind.
Der Erfindung liegt die Aufgabe zugrunde, Feldeffektanordnungen anzugeben, bei denen die Kanalzone und die Gate-Zone(n) derart ausgebildet sind, daß ein Nebenschluß zwischen der Source- und der Drain-Elektrode vermieden wird. Zur Lösung dieser Aufgabe wird bei einer Anordnung der eingangs erwähnten Art nach der Erfindung vorgeschlagen, daß die Kanalzone in einen Bereich des Halbleiterkörpers vom entgegengesetzten Leitungstyp eingelassen ist und dieser Bereich die Kanalzone allseitig mit Ausnahme ihrer freien Oberfläche einschließt, die Gate-Zone(n) sich von der Oberfläche des Halbleiterkörpers aus in die Kanalzone erstreckt(en) und die Kanalzone senkrecht zur Source- und Drain-Stromrichtung seitliche Ausbuchtungen aufweist, in die die Gate-Zone(n) hineinragt(en).
Durch die US-PS 33 54 362 ist eine Feldeffekttetrode bekannt, deren Halbleiterzonen senkrecht zur Halbleiteroberfläche angeordnet sind. Um unerwünschte Nebenschlüsse zu vermeiden, sind bei der bekannten vertikalen Feldeffekttetrode der Source- und der Drainbereich seitlich von einer zusätzlichen Halbleiterzone des entgegengesetzten Leitungstyps umgeben.
Durch die US-PS 32 30 428 ist ein Feldeffekttransistor bekannt, bei dem die Gate-Zone eine Ausbuchtung aufweist, um eine entsprechend große Kontaktfläche für die Herstellung eines Anschlusses an die Gate-Zone zu erzielen. Diese Ausbuchtungen bei dem bekannten Feldeffekttransistor dienen somit zur Lösung einer anderen Aufgabenstellung als beim Anmeldungsgegenstand.
Die Erfindung findet beispielsweise bei Feldeffekttransistoren oder bei Feldeffekttetroden Anwendung. Durch die Erfindung läßt sich beispielsweise auch eine isolierte Gate-Zone erzielen, die keine Verbindung mit dem Grundkörper hat, so daß mit einer Anordnung nach der Erfindung auch Feldeffekttetroden gebaut werden können, die im Gegensatz zu Feldeffekttransistoren zwei Gate-Zonen haben.
Sind mehrere Gate-Zonen vorhanden, so erstrecken sich nach der Erfindung sämtliche Gate-Zonen in die seitlichen Ausbuchtungen der Kanalzone. Gemäß einer Weiterbildung der Erfindung können für die einzelnen Gate-Zonen auch gesonderte Ausbuchtungen vorhanden sein.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.
Zur Herstellung eines Feldeffekttransistors nach der Erfindung geht man nach der F i g. 1 beispielsweise von einem niederohmigen Halbleiterkörper 1 vom p-Leitungstyp mit einer Leitfähigkeit von z. B. 0,01 Ohmcm aus, welcher als Substrat für eine hochohmige epitaktische Schicht 2 vom n-Leitungstyp mit einer Leitfähigkeit von z. B. 5 Ohmcm dient.
In der epitaktischen Schicht 2 wird nun gemäß der F i g. 2 ein Bereich 3, der die spätere Kanalzone ergibt, von seiner Umgebung durch ein p-Gebiet 4 separiert, welches durch eine Separationsdiffusion erzeugt wird. Bei der Separationsdiffusion werden Störstellen, die in der epitaktischen Schicht den p-Leitungstyp erzeugen, außerhalb der Kanalzone 3 in die epitaktische Schicht 2 eindiffundiert. Diese Diffusion, bei der der Oberflächenbereich der Kanalzone 3 durch eine Oxydschicht 5 abgedeckt wird, erfolgt beispielsweise so, daß die Oberflächenkonzentration des p-leitenden Gebietes 4 1018 bis 1019 Störstellen pro cm3 beträgt.
Nach der Herstellung der Kanalzone 3 wird die für den Feldeffekttransistor erforderliche Gate-Zone 6 vom p-Leitungstyp hergestellt, und zwar gemäß der Fig.3 ebenfalls durch Diffusion mit Hilfe der Oxydmaskentechnik. Die Diffusion erfolgt beispielsweise so, daß die. Oberflächenkonzentration der Gate-Zone 6 z. B. 1020 bis 1021 Störstellen pro cm3 beträgt.
Die Kontaktierung der Gate-Zone 6 erfolgt gemäß der F i g. 4 durch Aufdampfen einer Steuerelektrode 7. Ebenso werden die Source-Elektrode 8 und die ; Drain-Elektrode 9 aufgedampft.
Das Wesen der Erfindung geht aus den F i g. 5 und 6 hervor. Gemäß der F i g. 5 ist die Separationsdiffusion, bei der die Kanalzone 3 separiert wird und das Gebiet : 4 entsteht, so zu führen, daß die Kanalzone 3 die seitli- | chen Ausbuchtungen to erhält, die im allgemeinen j senkrecht zur kürzesten Verbindung zwischen der I Source- und der Drain-Elektrode verlaufen. In diese beidseitig vorhandenen Ausbuchtungen erstreckt sich | gemäß der Erfindung die Gate-Zone 6.
Die Anordnung der F i g. 6 unterscheidet sich von der Anordnung der F i g. 5 lediglich dadurch, daß an Stelle von nur einer Gate-Zone zwei Gate-Zonen 6 vorhanden sind, die sich beide in die seitlichen Ausbuchtungen 10 der Kanalzone 3 erstrecken. Die Anordnung der F i g. 6 mit den beiden Gate-Zonen kann beispielsweise als Feldeffekttetrode verwendet werden.
Die F i g. 7 zeigt schließlich noch die Draufsicht auf eine Anordnung, die der Anordnung der F i g. 6 entspricht. Wie diese Figur erkennen läßt, haben die Source-Elektrode 8 und die Drain-Elektrode 9 großflächige Anschlußflächen 11 und 12, die die Kontaktierung erleichtern. Zu dem gleichen Zweck sind auf die großflächigen Enden der Steuerelektroden 7 großflächigere Kontaktflächen 13 aus Metall aufgebracht.
Sind mehrere Gate-Zonen vorhanden, so besteht auch die Möglichkeit, daß sich nur einige dieser Gate-Zonen in seitliche Ausbuchtungen der Kanalzone erstrecken, während die anderen Gate-Zonen in diesem Fall mit derjenigen Zone verbunden werden, in die die Kanalzone eingebettet ist.
Die seitlichen Ausbuchtungen der Kanalzone verlaufen vorzugsweise senkrecht zur kürzesten Verbindungslinie zwischen der Source- und der Drain-Elektrode, zumal die Gate-Zonen im allgemeinen senkrecht zu dieser kürzesten Verbindungslinie angeordnet sind.
Hierzu 4 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Sperrschicht-Feldeffekt-Halbleiteranordnung, bestehend aus einem Halbleiterkörper mit einer Kanalzone, weiterhin mit einer Source- und einer Drain-Elektrode sowie mit einer oder mehreren Gate-Zonen, deren Leitungstyp dem der Kanalzone entgegengesetzt ist, wobei Maßnahmen zur Verhinderung eines durch die Gate-Zone nicht kontrollierten Nebenschlusses zwischen Source- und Drain-Elektrode vorgesehen sind, dadurch gekennzeichnet, daß die Kanalzone in einen Bereich des Halbleiterkörpers vom entgegengesetzten Leitungstyp eingelassen ist und dieser Bereich die Kanalzone allseitig mit Ausnahme ihrer freien Oberfläche einschließt, die Gate-Zone(n) sich von der Oberfläche des Halbleiterkörpers aus in die Kanalzone erstreckt(en) und die Kanalzone senkrecht zur Source- und Drain-Stromrichtung seitliche Ausbuchtungen aufweist, in die die Gate-Zone(n) hineinragt(en).
2. Sperrschicht-Feldeffekt-Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß bei mehreren Gate-Zonen sich nur ein Teil dieser Gate-Zonen in seitliche Ausbuchtungen der Kanalzone erstreckt und daß die sich nicht in die Ausbuchtungen erstreckenden Gate-Zonen mit der die Kanalzone umgebenden Halbleiterzone leitend verbunden sind.
DE19671614910 1967-12-30 1967-12-30 Halbleiteranordnung Expired DE1614910C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DET0035623 1967-12-30
DET0035623 1967-12-30

Publications (3)

Publication Number Publication Date
DE1614910A1 DE1614910A1 (de) 1970-12-23
DE1614910B2 DE1614910B2 (de) 1975-11-20
DE1614910C3 true DE1614910C3 (de) 1976-06-24

Family

ID=

Similar Documents

Publication Publication Date Title
DE2311915A1 (de) Verfahren zur herstellung von integrierten mos-scha'tkreisen
DE1489893B1 (de) Integrierte halbleiterschaltung
DE1764401B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE1514254B2 (de) Halbleiterbauelement
DE1614144A1 (de) Feldeffekttransistor mit isolierten Gattern
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2357376C3 (de) Mesa-Thyristor und Verfahren zu seiner Herstellung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE1194500B (de) Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen
DE1614233B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1614910C3 (de) Halbleiteranordnung
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE1614910B2 (de) Halbleiteranordnung
DE1813551C3 (de) Hochfrequenz-Planartransistor
DE1614800C3 (de) Verfahren zum Herstellen eines Planartransistors mit Tetrodeneigenschaften
DE1464829C3 (de) Schaltungsanordnung mit mehreren in einem Halbleiterplättchen ausgebildeten Schaltungselementen
DE2012945B2 (de) Halbleiterbauelement
DE1564136B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1614286C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1212642C2 (de) Halbleiterbauelement, insbesondere Mesatransistor, mit zwei moeglichst kleinflaechigen Elektroden mit parallelen Kanten und Verfahren zum Herstellen
DE2534477C3 (de) Kapazitätsarmer Kontaktierungsfleck
DE2405067C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE2363577A1 (de) Kombination aus einem bipolaren transistor und einem mos-feldeffekttransistor