DE1614144A1 - Feldeffekttransistor mit isolierten Gattern - Google Patents

Feldeffekttransistor mit isolierten Gattern

Info

Publication number
DE1614144A1
DE1614144A1 DE1967M0073353 DEM0073353A DE1614144A1 DE 1614144 A1 DE1614144 A1 DE 1614144A1 DE 1967M0073353 DE1967M0073353 DE 1967M0073353 DE M0073353 A DEM0073353 A DE M0073353A DE 1614144 A1 DE1614144 A1 DE 1614144A1
Authority
DE
Germany
Prior art keywords
source
island
gate
drain
gates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1967M0073353
Other languages
English (en)
Other versions
DE1614144B2 (de
Inventor
Tomisaburo Okumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE1614144A1 publication Critical patent/DE1614144A1/de
Publication of DE1614144B2 publication Critical patent/DE1614144B2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

■Die Erfindung betrifft Feldeffekttransistoren, die jeweils zwei oder mehr isolierte Gatter aufweisen.
Feldeffekttransistoren mit einem isolierten Gatter sind bereits seit langem bekannt. In den letzten Jahren wurden diese weiterentwickelt und man erhielt Feldeffekttransistoren mit zwei oder mehr isolierten Gattern. Sind jedoch die beiden oder mehr Gatter in so einem Transistor mangelhaft ausgebildet, dann können sie ihre jeweiligen Aufgaben nicht einwandfrei erfüllen. .
. Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekttransistor mit isolierten Gattern, nämlich mit zwei oder mehr Gattern zu schaffen, die durch geeignete Auslegung der gegenseitigen Beziehungen zwischen den zwei oder mehr Gattern wirksam betätigt werden können.
09826/0540
—2—
16141
Die Erfindung schafft einen Feldeffekttransistor mit isolierten Gattern, mit einer Isolierschicht auf einem Halbleitersubstrat, einem Quellen- und einem Abflusselektrodenbereich, deren Leitfähigkeitstyp dem des Hauptteils des Substrates entgegengesetzt ist, zwei oder mehr Gattern, die voneinander unabhängig auf der Isolierschicht angeordnet sind, und einem oder mehreren Inselbereichen, deren Leitfähigkeitstyp der gleiche ist wie der des Quellen- und des Abflusselektrodenbereiches, jedoch entgegengesetzt zu demjenigen des Substrat-Hauptteils unmittelbar unterhalb der jeweiligen Lücken zwischen den zwei oder mehr Gattern und auf der Unterseite der Isolierschicht, wobei die zwei oder Dßhr Gatter jeweils zwischen dem Quellenbereich bzw. dem Abflussbereich und dem oder den Inselbereichen liegen, und der sich dadurch auszeichnet, dass jede Elektrode derart geformt ist, dass von der Quelle zum Abfluss ein starker Ström unter der Bedingung fliessen kann, dass die zwischen der Quelle und der benachbarten'Insel, zwischen den benachbarten Inseln und zwischen der Insel und dem Abfluss vorhandenen Spannungen gleich sind.
Weitere Vorteile, Einzelheiten und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung. Auf der Zeichnung ist die Erfindung beispielsweise dargestellt,
98 26/0^40
161 4U4
und zwar zeigen
Fig. 1 einen Querschnitt durch einen erfindungsgemässen Feldeffekttransistor mit isolierten Gattern,
Fig. 2A, 2B, 20 und 2D schematische Darstellungen iron verschiedenen ElektrodenanOrdnungen ,
■:.". Fig. 3 bis 8 Sohaubilder von Charakteristiken der erfindungsgeniässen Anordnungen,
Fig. 9 eine Draufsicht auf eine Ausführungsfonn % der -Erf indungt
Fig. tp einen Querschnitt in einer Ebene A-Af der -:;;-;: Fig. 9, unä
Fig; 11 bis 16 Querschnitte durch erfinaungsgemässe ; ι Anordnungen mit verschieden dicken Oxid- : [ schichten. :-'.'■ :
^ >V In dem Querschnitt nach Fig. 1 ist das Prinzip des ^Felä^ifetttransistors/.ffli.t-.lso-liertetJ' Gattern ,nämlich mit znei isolierten Gattern, dargestellt. In der Oberseite eines Salbleiiersubstrats 6 ist ein* Diffusionsbereich 1 gebilläet, dessen Leitfähigkeitst^p sich von dem des Substrates unterscheidet. Der DiffusionsbereiGh 1 wirkt als Stromein-
009826/0540
16H1U
lasselektrode und wird in der nachfolgenden Beschreibung als Quelle bezeichnet. Eine Metallschicht 1f dient als Metallelektrode und ist mit dem Bereich 1 verbunden; die voneinander getrennten isolierten Gatter sind mit 2 und 3 bezeichnet. Ein Bereich 4, der vom gleichen Leitfähigkeitstyp ist wie der Bereich 1, bildet einen Stromabfluss, mit dem eine Metallelektrode 4* verbunden ist. "
' Ein Diffusionsbereich·5 vom gleichen leitfähigkeitstyp wie der Quellenbereich 1 und der Abflussbereich 4 befindet sich zwischen diesen Bereichen* Dieser Bereich 5 ist in der nachstehenden Beschreibung als eine Insel bezeichnet. Schichten 7, 8 und 9 aus isolierendem Werkstoff, wie Siliziumdioxid od.dgl., sind auf das Substrat aufgebracht. Die Oberseite der Insel 5 kann blossgelegt werden, indem man den unmittelbar über der Insel 5 liegenden Teil der Isolierschicht 7, d.h. den zwischen den Gattern befindlichen Teil, entfernt. Wenn eine Metallschicht auf die Insel 5 oder die -blossgelegte Insel 5 aufgebracht ist, kann letztere getrennt als unabhängige Elektrode herausgeführt werden. Ein auf der Unterseite des Halblei-fcsubstrates 6 geschaffener Ohmfscher Kontakt kann in diesem Transistor i?ie auch im herkömmlichen Feldeffekttransistor mit isolierten Gattern unabhängig als Elektrode verwendet oder an die Quelle angeschlossen werden.
009826/0540
Das Gatter 2 ist in diesem Beispiel als Steuergatter und das Gatter 3 als Abschirmgatter bezeichnet. Bei Verwendung dieses Abschirmgatters kann die elektrostatische Kopplung zwischen dem Steuergatter und dem Abfluss weitgehend ver-; mindert werden. Ein Versuch mit dem Bauelement nach Fig. 1 zeigte, dass eine Verminderung der|elektrostatischen Kopplung zwischen dem Steuergatter und dem Abfluss im Vergleich zu einem Bauelement, das kein Abschirmgatter aufweist, auf Bruchteile eines Zehntels möglich war. In diesem Bauelement bildet sich bei Verwendung eines p-leitenden Halbleiters als Halbleitersubstrat 6 durch die Wirkung einer Gatterspannung eine dünne, η-leitende Schicht auf dem Substrat 6 (p-leitende Halbleiterschicht), und zwar unmittelbar unterhalb der Isolierschicht 7; wird nun eine Spannung zwischen die Quelle und den Abfluss bei positiv angeschlossen, dann fliessen, die Elektronen zwischen Quelle und Abfluss durch die Insel. Wird dagegen ein η-leitender Halbleiter ^wendet, dann wirken die positiven Löcher als Stromträger. Die Menge dieser Stromträger ist durch die Gatterspannung regulierbar, und dadurch ergeben sich änderungen des Abflusstromes.
Die Betriebsweise dieses Transistors ist folgende; In dem Bauelement nach Fig. 1 bilden die Teile 1,2 und 5 einen ersten Feideffekt-(Tei]r)Transistor mit isoliertem Gat-
-6-
1514144
ter und die Teile 5, 3 und 4 einen zweiten Feldeffekt-(Teil·} Transistor mit isoliertem Gatter, die beide in Reihe miteinander geschaltet sind. Bei beiden Feldeffekt-(Teil-)Transistoren mit isoliertem Gatter sind die jeweiligen gesättigten Abflusströme Ipg durch die nachstehende Gleichung ausgedrückt :
unter der Voraussetzung, dass Vjj * V^ - V ist, und wobei
C = die elektrostatische Kapazität der Isolierschicht pro Flächeneinheit,
ρ = die Beweglichkeit des Trägers,
W * die Länge der Quelle (dargestellt durch die Seitenlänge des effektiven arbeitenden Teils der einander gegenüberliegenden Seiten von Quelle und Abfluss, die im wesentlichen parallel zueinander angeordnet sind),
L = der Abstand zwischen der Quelle und dem Abfluss (dargestellt durch den Abstand zwischen den effektiven arbeitenden Teilen der einander gegenüberliegenden Seiten von Quelle und Abfluss, die im wesentlichen parallel zueinander angeordnet sind),
Vq = die zwischen dem Gatter und der Quelle liegende Spannung, V_ = die sog. "Pinch-off"-Spannung, und Vp = die Abflusspannung
sind. -7-
009626/0540
Bei Anwendung der Gleichung (1) auf das Bauelement nach Fig. 1 ist bei dem ersten Transistor W die länge des Teils 1, L der Abstand zwischen Teil 1 und Teil 51 Vg die Spannung; des Teils 2 in Bezug auf das Tedl 1, und die Abflusspannung VD die Spannung des.Teils 5 in Bezug auf das Teil 1. Diese Gleichung (1) lässt sich ebensogut auf den zweiten Transistor anwenden, wenn man annimmt, dass 5 die Quelle und 4 der Abfluss ist.
Ist der Wert I-Qg beim ersten Transistor mit I^ und beim zweiten Transistor mit I-pg^ bezeichnet, dann ist der Gesamtabflusstrom bei I^ J> Ijjgg durch I^gg begrenzt. In ähnlicher Weise ist bei Ijjg-tv*^DS2 ^er ^eäam*a^lusstrom durch Ijjg| begrenzt. Ist das Abschirmgatter auf eine bestimmte Gleichspannung eingestellt und gleichzeitig für eine Wechselspannung geerdet, dann ist bei Anlegen und Verstärken eines Eingangssignals an das Steuergatter 2 der Strom, der durch das an das Steuergatter 2 gelegte Eingangssignal zum Fliessen gebracht wird, durch den zweiten Transistor auf weniger als einen bestimmten Grenzwert beschränkt* Dadurch nehmen die Verzerrungskomponenten im Verstärküngssignal sehr zu.
Es ist auch möglich, den Strom des zweiten Transistors durch geeignete Wahl d§s; Potentials des Abschirmgatters 5 unsättigbar zu machen gegenüber einem vom ersten Transistor im Sinne der elektrischen Schaltung gelieferten Strom* wenn
beide Transistoren genau gleiche Charakteristik haben* Jedoch ist z.B. im Fall eines MOS-Sperrschichttransistors (depletion type MOS transistor) mit η-leitendem Kanal das Potential des Abschirmgatters 3 auf das Potential der Quelle 1 eingestellt, oder, wenn der Betrieb mit höherem Potential der Quelle 1 als dem Erdpotential mittels des selbst-vorspannenden Systems (self-biasing system) stattfindet, kann das Potential des .. Abschirmgatters 3 auf Erdpotential gelegt werden, das niedriger ist als das der Quelle. Dadurch ist seine Verwendung vereinfacht und es ergeben sich grosse wirtschaftliche Vorteile. Andererseits kann in einem MOS-Verstärkungsschaltungs-Transistor mit p-leitendem Kanal das Abschirmgatter 3 auf ein Potential gelegt* sein, das demjenigen des Steuergatters entspricht; dies bietet wirtschaftlich viele Vorteile. Um eine derartige Verwendung zu ermöglichen, muss der in den zweiten Transistor eingelassene Strom stärker sein als der im ersten Transistor verfügbare, zumindest dann, wenn bei gleicher Spannung zwischen Quelle und Insel und zwischen Insel und Abfluss die Spannung zwischen Steuergatter und Quelle gleich der Spannung zwischen Abschirmgatter und Insel ist.
Der in den zweiten Transistor eingelassene Strom kann also leicht stärker gemacht werden als der im ersten Transistor verfügbare Strom, indem
009826/0540
'■ . ■ - 9 - .■■■■"■ / ■".
a) die Länge/des zweiten Transistors kleiner angelegt wird als diejenige des ersten Transistors;
b) die länge W des zweiten Transistors grosser angelegt wird als diejenige des ersten Transistors,, und .
o) die sog. "Pinch-off"-Spannung V geändert und dadurch der Strom im zweiten Transistor erhöht wird.
Obgleich eine Änderung von ρ ebenfalls von Einfluss wäre, ist beispielsweise eine absichtliche Wahl eines kleineren Wertes der Trägerbeweglichkeitρ des ersten Transistors als des zweiten Transistors in Anbetracht der Hochfrequenz- und der Rauschcharakteristiken unerwünscht. Die tatsächlichen Verfahren unter Berücksichtigung der vorstehenden Bedingungen a, b und c sind wie folgt:
Der Bedingung a kann entsprochen werden sx wenn die Abstandslänge L des -zweiten Transistors kleiner ausgebildet wird.
Hinsichtlich Bedingung b sind in den Fig. 2A bis 2D mehrere erfindungsgemässe Elektrodenanordnungen wiedergegeben. In diesen Figuren sind eine Quelle 10,'ein Steuergatter .1-1, ein Abschlrmgatter 12 und ein Abfluss 13 dargestellt. Diese Schaltbilder sind sämtlich Draufsichten, Werden die Elektroden nach aussen zu fortlaufend grosser, wie in»den Fig. 2A, B und C dargestellt, dann hat die unterhalb von 11 und 12 ange-
-10-009826/0540
ordnete und von diesen durch eine Isolierschicht getrennte Insel zwangläufig einen grösseren Umfang als die ganz innen liegende Quelle, In der Anordnung nach Fig. 2D sind zwar die einzelnen Elektroden stabförmig ausgebildet, die Quelle 10 jst jedoch bewusst kleiner geformt als die anderen Elektroden und auch kleiner als die zwischen 11 und 12 liegende Insel und ist von diesen durch eine Isolierschicht getrennt. In allen Beispielen der Fig. 2 sind die Drahtanschlüsse zu den Elektroden nicht dargestellt. Sind derartige Anschlüsse vorgesehen, bleiben die Darstellungen bis auf ganz geringfügige Änderungen grundsätzlich die gleichen* Es sind aber ebensogut andere Formen als die in Fig. 2 gezeigten möglich, z.B. die einer Ellipse, eines Rechtecks, eines Bhombus od.dgl.
Bedingung c: Bei einem MOS-Transistor mit n-leitendem Kanal unter Verwendung von p-leitendem Si ist V gewöhnlich negativ. Durch Versuche wurde die nachstehende Beziehung festgestellt:
wobei k die Proportionalitätskonstante und trtT die Dicke der Oxidschicht sind.
Bezeichnet man die Dielektrizitätskonstante der Oxidschicht mit E und bezeichnet man den Strom Ipg bei Vq. = 0 mit , dann wird die Grleichung (1) durch Einfügen der Gleichung
-11-009826/Ü5AO
.ΐ Bi 4 JU 1.1 -
(2) in diese Gleichung (1) zur nachstehenden Gleichung 0):
Folglich wächst mit der Dicke der Oxidschicht die Stärke des Stroms im Bereich von Vq>0. Wird also unmittelbar unterhalb des Abschirmgatters eine dickere Oxidschicht verwendet als unterhalb des Steuergatters, dann kann der durch den zweiten Transistor durchgelassene Strom stärker gemacht ■werden als der im ersten Transistor verfügbare.
In einem MOS-Transistor mit p-leitendem Kanal unter Verwendung von η-leitendem Si fliesst bei Verstärkungsschaltung und bei einer Gatterspannung = Ö kein Abflusstrom; letzterer nimmt mit zunehmendem Wert (VqJ zu. Bei Transistoren von diesem Typ verwendet man eine dünnere Oxidschicht auf der Seite des Abschirmgatters, damit durch den zweiten Transistor ein stärkerer Strom fHessen kann als der im ersten Transistor verfügbare.
BEISPIEL 1
In den Fig. 9 and 10 ist ein p-leitendes Siliziumsubstrat 26 mit einem spezifischen Widerstand von 8 jruiw in die Form eines Feldeffekttransistors rni't isolierten Gattern gebracht, dessen Elektroden in Form eines Kamms angeordnet sind. Die effektive Seitenlange eiser Quelle 21 und diejenige eines
V - - ■'■" -0Q-S826/ÖS4Ö ....'■
Abflusses 24 sind gleich. Die effektive Seitenlänge der Quelle 21 beträgt 1,5 mm, der Abstand zwischen der Quelle 21 und einer Insel 25 7 μ, der Abstand zwischen der Insel 25 und dem Abfluss 24 1 p, die Stärke eines Oxidschichtabschnittes 27 auf einem Steuergatter 22 1OOO 1 und die Stärke eines Oxidschichtabschnittes 271 auf einem Abschirmgatter 23 2000 Ä. In Fig. 9 sind die Drahtanschlüsse der Quelle mit 21*, des Steuergatters mit 22*, des Abschirmgatters mit 23* und des Abflusses mit 24* bezeichnet und die Verbinder zwischen der Quelle 21 und dem Drahtanschluss 21* mit 28 und zwischen dem Abfluss;;24 und dem Drahtanschluss 24* mit 29. Die Verbindungen sind zvdschen die n+-leitenden Diffusionsschichten der Quelle, des Abflusses und der Metallschichten durch, in die Oxidschicht eingeformte Öffnungen gebildet. In Fig. 3 sind die für dieses Bauelement typischen Ijjg-Vpg-Charakteristiken dargestellt. Mit dem gleichen Bauelement, bei dem jedoch die Quelle.und der Abfluss umgekehrt angeordnet sind, erhält man-Charakteristiken gemäss Fig. 4; in dieser Figur liegen die Kurven für den Abflusstrom dicht nebeneinander in der Nähe der Kurve für eine Steuergatterspannung V^g - 0, während die Kurven in Fig. 3 in der Nähe der V^-jg-Spannung = 0 keine dicht nebeneinander liegenden Werte der Abflusströme zeigen, wobei also die Möglichkeit einer Verstärkung ohne Verzerrung
-13-
009826/0540
' -.--1'6HUA -13 - .
gegeben ist. Sowohl in Fig. 3 als auch in Fig. 4 wurden die Messungen mit einer Abschirmgatterspannung V^g von 0 Volt vorgenommen. In diesem Beispiel hatten die Oxidschichten der beiden Gatter unterschiedliche Dicken; die vorher durch Hitzeoxidation auf 2000 1 angewachsene Oxidschicht wurde durch verdünnte Flußsäure auf der Seite des Steuergatters weggeätzt, wobei die Seite des Abschirmgatters mit einer Ehotoresist-Schicht bedeckt ist»
BEISPIEL 2 ' '
p-Leitendes Silizium mit einem spezifischen Widerstand von 2-i/Tucm wird mit einer kammförmigen Elektrodenstruktur der Form gemäss Beispiel 1 gebildet, wobei die effektiven Umfangslängen von Quelle und Abfluss gleich sind und die effektive
der Zwischenraum zwischen Quelle und Insel 15 /J, Uiofangslänge der Quelle 1,5 mm/~der Zwischenraum zwischen Insel und Abfluss 5 /u und die Dicke der Oxidschicht 1000 1beträgt. In Fig. 5 ist ein typisches Beispiel der entsprechenden Charakteristiken dargestellt. Fig. 6 .zeigt die typischen Charakteristiken für das gleiche Bauelement, mit der Ausnahme, dass Quelle und Abfluss- umgekehrt angeordnet sind. Die Abflusstrom-Kurven in Fig. 5 zeigen eine gleichförmige Änderung bei Änderung des Parameters Vn-io» ^n der Nähe von Ϋγμο = 0 Volt, und sind ein beinahe ideales Ergebnis. In Fig. 6 liegen dagegen in der Nähe von Vqjg = 0 Volt die Kurven für ver-
• -14-
0 098 26/ 0 5AO
16UH4
schiedene V^g-Parameter dicht beeinander. Um die Werte gemass Fig. 5 und 6 zu erzielen, wurden Messungen jeweils bei einer Spannung-des Abschirmgatters = O vorgenommen.
BEISPIEL 3
p-leitendes Silizium mit einem spezifischen Widerstand von 2-O-cm wird mit einer ringförmigen Elektrode nach Fig. 2A gebildet; der Durchmesser der Quelle 10 beträgt 150 μ, der Zwischenraum zwischen Quelle und Insel 1Ou, die radiale Breite der Insel 65 ρ und der Zwischenraum zwischen Insel und Abfluss 10 p. In diesem Beispiel ist das Verhältnis zwischen der Umfangslänge der Quelle und der Umfangslänge der Insel ca. 2. Die Charakteristiken des auf diese Weise aufgebauten Feldeffekttransistors mit isolierten Gattern sind in Fig. 7 dargestellt und in Fig. 8 die Charakteristiken eines gleichen Transistors, mit der Ausnahme, dass Quelle und Abfluss umgekehrt angeordnet sind. In beiden Fällen wurden die Messungen mit einer Abschirmgatterspannung = 0 Volt durchgeführt. In Fig. 8 zeigen die Kurven in der Mähe von V^g = 0 Volt bessere Eigenschaften als in Fig. 7.
Während im vorstehenden Beispiel die Wirkung einer Dickenänderung der Oxidschicht nicht im einzelnen beschrieben ist, geben die Fig. 11 bis 16 Querschnitte von verschiedenen
-15-009826/0540
Aufbauten wieder, in denen die Dicke der Oxidschi cht unterschiedlich ist. Es sind in Draufsicht Formen wie Ringe, Dreiecke, Parallelstrukturen od.dgl. verwendbar.
In den Fig, 11 bis 13 sind Typen mit η-leitenden Kanälen und in den Fig. 14 und 16 Typen mit p-leitenden Kanälen dargestellt. Dabei sind das Halbleitersubstrat mit 36, die Quelle mit 31, der Abfluss mit 34, die Insel mit 35, die Oxidschichtabschnitte mit unterschiedlichen Stärken auf der Seite neben der Quelle mit 37 und auf der Seite neben dem Abfluss 37% die abgestuften Teile der Oxidschicht auf den beiden vorstehenden Abschnitten mit 38, die herausgeführten Elektroden der Quelle mit 31% das Steuergatter mit 32, das Abschirmgatter mit 33 und die herausgeführtenElektroden des Abflusses mit 34* bezeichnet. In Fig. 11 liegt der abgestufte Teil 38 am abflusseitigen Ende der Insel 35« In Fig. 12 ist der abgestufte Teil 38 etwa um den liittelpunkt der Insel 35 angeordnet. Bei diesem Typ ist kein Steuergatter an der Stelle des abgestuften Teils vorgesehen und folglich ist an dieser Stelle eine gewisse Toleranz vorhanden und dachrcn die Herstellung erleichtert. In Fig. 13 ist der abgestufte Teil 38 am ^uellenseitigen Ende der Insel 35 vorgesehen. Dieser Typ hat im Vergleich zu den Ausführungsformen der Fig. 11-kleinere Kapazitäten liinsichtlich des Steuergatters sowie des
009026/0540
16UU4 - 16 -
AbschiriiJgatters und ergibt bessere Hochfrequenzcharakteristiken. In den Typen mit p-leitendem Kanal gemäss den Fig. I4 bis 16 sind die Dicken der Oxidschichten 37 und 37* und die Stellungen der dazwischen befindlichen abgestuften Teile in Bezug auf die Quelle 31 und den Abfluss 34 im Vergleich zu denen nach Fig. 11 bis 13 umgekehrt. Bezüglich der Charakteristiken entspricht Fig. 14 der Fig. 11, Fig. 15 der Fig. und Fig. 16 der Fig. 13,
In den vorstehend beschriebenen Ausführungsformen sind die Dicken der auf den beiden Gattern vorgesehenen Oxidschichten, der Zwischenraum zwischen Quelle und Insel, der Zwischenraum zwischen Insel und Abfluss und die länge von Quelle und Insel jeweils unterschiedlich, um deren jeweilige Effekte aufzuzeigen. Weiterhin können auch zwei oder mehr von ihren Charakteristiken kombiniert werden und man erhält dann zusätzliche Wirkungen. Die Anzahl Gatter ist nicht unbedingt auf zwei beschränkt, sondern es sind auch drei oder vier Gatter " verwendbar. Als Halbleitermaterial ist nicht nur Silizium, sondern auch Germanium, Galliumarsenid, Cadmiumsulfid, Cadmiumtellurid usw. verwendbar. Als Isolierschicht kommt S1O2« SiO, Magnesiumfluorid, Siliziumnitrid usw. in Frage,
-17-
0 09 82 6/0 5UQ

Claims (4)

16141 -17 - Patentansprüche:
1. Feldeffekttransistor mit isiierten Gattern, mit einer auf ein Halbleitersubstrat aufgebfachten Isolierschicht, einem Quellen- und einem Abflusselektrodenbereich, deren Leitfähigkeitstyp demjenigen' des Substrathauptteils entgegengesetzt ist, zwei oder mehr Gatterelektroden, die untereinander unabhängig auf der Isolierschicht angeordnet sind und einem oder mehreren Inselbereichen, die vom gleichen Leitfahigkeitstyp sind wie die Quellen- und Abflusselektrodenbereiche, aber vom entgegengesetzten Leitfähigkeitstyp wie der Substrathauptteil unmittelbar unterhalb der jeweiligen Lücken zwischen den zwei oder mehr Gattern und auf der Unterseite der Isolierschicht, wobei die zwei oder mehr Gatter jeweils zwischen dem Quellenbereich bzw. dem Abflussbereich und dem oder den Inselbereichen liegen, dadurch gekennzeichnet* dass jede Elektrode derart ausgebildet ist, dass ein fortlaufend grosser Strom von der Quelle zum Abfluss unter der Bedingung fliessen kann, dass die Spannungen der Teil-Transistoren, die aus der Quelle, der angrenzenden Insel und dem Gatter zwischen der Quelle und der angrenzenden Insel oder aus dieser Insel, der angrenzenden Insel und dem Gatter zwischen den aneinander angrenzenden Inseln , oder aus dieser Insel, dem Abfluss und dem Gatter zwischen der Insel und dem Abfluss bestehea gleich sind.
■■■■■'■ -18-
009826/0540
16UU4
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Dicken derjenigen Teile der Isolierschicht, die unterhalb der zwei oder mehr Gatter liegen, unterschiedlich sind.
3. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass zwei oder mehr Zwischenräume zwischen der Quelle, der oder den Inseln und dem Abfluss, die jeweils aneinander angrenzen, unterschiedlich sind.
4. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass die längen der Seite der Quelle und diejenige der Insel oder Inseln unterschiedlich sind.
009826/05
DE1967M0073353 1966-03-28 1967-03-28 Feldeffekttransistor mit isolierten Gattern Granted DE1614144B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1982866 1966-03-28

Publications (2)

Publication Number Publication Date
DE1614144A1 true DE1614144A1 (de) 1970-06-25
DE1614144B2 DE1614144B2 (de) 1970-11-05

Family

ID=12010142

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1967M0073353 Granted DE1614144B2 (de) 1966-03-28 1967-03-28 Feldeffekttransistor mit isolierten Gattern

Country Status (8)

Country Link
US (1) US3786319A (de)
BE (1) BE696169A (de)
CH (1) CH480735A (de)
DE (1) DE1614144B2 (de)
GB (1) GB1175601A (de)
NL (1) NL154625B (de)
SE (1) SE337262B (de)
SU (1) SU398068A3 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893162A (en) * 1972-03-02 1975-07-01 Siemens Ag Resilient tubular member for holding a semiconductor device together under pressure
JPS5613029B2 (de) * 1973-09-21 1981-03-25
US4240093A (en) * 1976-12-10 1980-12-16 Rca Corporation Integrated circuit device including both N-channel and P-channel insulated gate field effect transistors
US4173022A (en) * 1978-05-09 1979-10-30 Rca Corp. Integrated gate field effect transistors having closed gate structure with controlled avalanche characteristics
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
US5130767C1 (en) * 1979-05-14 2001-08-14 Int Rectifier Corp Plural polygon source pattern for mosfet
US4370669A (en) * 1980-07-16 1983-01-25 General Motors Corporation Reduced source capacitance ring-shaped IGFET load transistor in mesa-type integrated circuit
JPS5727070A (en) * 1980-07-25 1982-02-13 Toshiba Corp Mos type semiconductor device
US4499482A (en) * 1981-12-22 1985-02-12 Levine Michael A Weak-source for cryogenic semiconductor device
DE3639433A1 (de) * 1986-11-18 1988-05-26 Licentia Gmbh Halbleiteranordnung
GB9201004D0 (en) * 1992-01-17 1992-03-11 Philips Electronic Associated A semiconductor device comprising an insulated gate field effect device
US5874754A (en) * 1993-07-01 1999-02-23 Lsi Logic Corporation Microelectronic cells with bent gates and compressed minimum spacings, and method of patterning interconnections for the gates
US5440154A (en) * 1993-07-01 1995-08-08 Lsi Logic Corporation Non-rectangular MOS device configurations for gate array type integrated circuits
US5973376A (en) * 1994-11-02 1999-10-26 Lsi Logic Corporation Architecture having diamond shaped or parallelogram shaped cells
US6097073A (en) * 1994-11-02 2000-08-01 Lsi Logic Corporation Triangular semiconductor or gate
US5742086A (en) * 1994-11-02 1998-04-21 Lsi Logic Corporation Hexagonal DRAM array
US5777360A (en) * 1994-11-02 1998-07-07 Lsi Logic Corporation Hexagonal field programmable gate array architecture
US5864165A (en) * 1994-11-02 1999-01-26 Lsi Logic Corporation Triangular semiconductor NAND gate
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices
WO2000028659A1 (en) * 1998-11-09 2000-05-18 Smith Technology Development, Llc. Two-dimensional amplifier
JP4794141B2 (ja) * 2004-06-03 2011-10-19 Ｏｋｉセミコンダクタ株式会社 半導体素子及びその製造方法
US10276679B2 (en) * 2017-05-30 2019-04-30 Vanguard International Semiconductor Corporation Semiconductor device and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3268827A (en) * 1963-04-01 1966-08-23 Rca Corp Insulated-gate field-effect transistor amplifier having means to reduce high frequency instability
US3339128A (en) * 1964-07-31 1967-08-29 Rca Corp Insulated offset gate field effect transistor
US3406298A (en) * 1965-02-03 1968-10-15 Ibm Integrated igfet logic circuit with linear resistive load
US3436622A (en) * 1966-12-20 1969-04-01 Texas Instruments Inc Compound channel insulated gate triode

Also Published As

Publication number Publication date
SE337262B (de) 1971-08-02
GB1175601A (en) 1969-12-23
CH480735A (de) 1969-10-31
NL154625B (nl) 1977-09-15
US3786319A (en) 1974-01-15
BE696169A (de) 1967-09-01
DE1614144B2 (de) 1970-11-05
SU398068A3 (de) 1973-09-17
NL6704263A (de) 1967-09-29

Similar Documents

Publication Publication Date Title
DE1614144A1 (de) Feldeffekttransistor mit isolierten Gattern
DE3047738C2 (de) Halbleiteranordnung
DE69118242T2 (de) Halbleiteranordnung mit einem Hochspannungs-MOS-Transistor mit einem abgeschirmten Überkreuzungspfad für einen Hochspannungsverbindungsbus
DE3881304T2 (de) MOS-Transistor.
DE1489893B1 (de) Integrierte halbleiterschaltung
DE3135269A1 (de) Halbleiteranordnung mit herabgesetzter oberflaechenfeldstaerke
DE3145230A1 (de) "halbleiteranordnung"
EP0037105A2 (de) Feldeffekttransistor
DE1918222A1 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2220789A1 (de) Feldeffekttransistor
DE1811492A1 (de) Feldeffekttransistor
DE1564221A1 (de) Halbleiterbauelement vom Feldeffekttyp,insbesondere zur Realisierung von logischen Funktionen
DE1152185B (de) Halbleiterbauelement mit veraenderlichem Widerstand
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE3940388C2 (de)
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE3044444A1 (de) "monolithisch integrierte gleichrichter-brueckenschaltung"
DE2406807B2 (de) Integrierte Halbleiterschaltung
EP1003218A1 (de) Halbleiteranordnungen mit einer Schottky-Diode und einer Diode mit einem hochdotierten Bereich und entsprechende Herstellungsverfahren
DE2804165A1 (de) Halbleiteranordnung mit einem fuer die stromfuehrung geeigneten kanal und einer source-elektrode
DE1589891B (de) Integrierte Halbleiterschaltung
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
DE2101279C2 (de) Integrierter, lateraler Transistor
DE2942828A1 (de) Ladungstransferelement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EF Willingness to grant licences
8339 Ceased/non-payment of the annual fee