DE2021923B2 - Verfahren zum herstellen eines feldeffekttransistors mit isolierter gateelektrode - Google Patents
Verfahren zum herstellen eines feldeffekttransistors mit isolierter gateelektrodeInfo
- Publication number
- DE2021923B2 DE2021923B2 DE19702021923 DE2021923A DE2021923B2 DE 2021923 B2 DE2021923 B2 DE 2021923B2 DE 19702021923 DE19702021923 DE 19702021923 DE 2021923 A DE2021923 A DE 2021923A DE 2021923 B2 DE2021923 B2 DE 2021923B2
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- layer
- metal layer
- metal
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 86
- 238000005530 etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 229940035289 tobi Drugs 0.000 description 1
- NLVFBUXFDBBNBW-PBSUHMDJSA-N tobramycin Chemical compound N[C@@H]1C[C@H](O)[C@@H](CN)O[C@@H]1O[C@H]1[C@H](O)[C@@H](O[C@@H]2[C@@H]([C@@H](N)[C@H](O)[C@@H](CO)O2)O)[C@H](N)C[C@@H]1N NLVFBUXFDBBNBW-PBSUHMDJSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen eines Feldeffekttransistors mit isolierter
Steuerelektrode, gemäß dem Oberbegriff des Anspruchs 1. Ein derartiges Verfahren ist z. B. durch
die GB-PS 10 74 420 bekannt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eJncs Feldeffekttransistors
anzugeben, durch welches die Schwellenspannung des Feldeffekttransistors reduziert und außerdem der
Feldeffekttransistor stabiler gemacht wird. Zur Lösung dieser Aufgabe wird das im Anspruch 1 beanspruchte
Verfahren vorgeschlagen.
Die verwendeten Begriffe entsprechen der DIN 858 vom November 1973.
Durch die GB-PS 10 74 420 ist ein Verfahren zum Herstellen eines Feldeffekttransistors mit isolierter
Steuerelektrode bekannt, bei dem mit Hilfe der Diffusionsmaskentechnik durch Diffusionsfenster in
einer auf dem Halbleiterkörper befindlichen Isolierschicht die Source- und die Drain-Zone in den Halbleiterkörper
eindiffundiert werden. Nach der Diffusion wird auf die Isolierschicht ganzflächig eine Metallschicht
aufgebracht, die dann strukturiert derart geätzt wird, daß eine Metallschicht im Kanalbereich
des Feldeffekttransistors verbleibt. Diese Metallschicht soll in Verbindung mit einem Temperprozeß
Verunreinigungen aus der Isolierschicht im Kanalbereich gettern. Erst im Anschluß an den Temperprozeß
werden Kontaktöffnungen in die Isolierschicht eingebracht.
Durch die Zeitschrift »Solid-State Electronics«, Band 11, 1968, Heft 7, S. 653 bis 660, ist es bekannt,
bei einem Feldeffekttransitor anstelle einer
ic Gate-Elektrode aus Metall eine Gate-Elektrode aus
Silizium vorzusehen, um die Schwellenspannung des Feldeffekttransistors zu reduzieren. Diese bekannte
Silicon-Gatetechnik ist jedoch erheblich aufwendigei als die Metall-Gatetechnik.
Durch die US-PS 32 66 127 ist ein Verfahren zur Herstellung einer Elektrode und einer Leitbahn zur
Kontaktierung eines Halbleiterkörpers bekannt. Bei dem bekannten Verfahren wird auf die Isolierschicht
zunächst eine Leitbahnschicht aufgebracht, dann die
ao Leitbahnscbirftt zusammen mit der Isolierschicht im
Kbntaktierungsbereich weggeätzt und die freigelegte
Halbleiteroberfläche mit Elektrodenmaterial bedeckt.
Durch die Zeitschrift »Solid-State Technoiosy«,
Band Ii, 1968, Heft 3, S 36 bis 40, ist es "be-
*5 kannt, eine als Diffusionsmaske verwendete Isolierschicht
durch eine neue, weniger verunreinigte Isolierschicht zu ersetzen.
Durch die FR-PS 15 71 169 ist es schließlich bekannt, auf der Oberfläche eines Halbleiterbauelementes
eine stabilisierende Isolierschicht vorzusehen, die aus mindestens zwei isolierenden Schichten besteht,
von denen die eine aus einem Material wie Siliziumoxid oder Siliziumnitrid besteht, während die
andere isolierende Schicht aus einem Material aus Aluminiumoxid besteht, das in der Substratoberfläche
Defektelektronen induziert.
In manchen Fällen ist es vorteilhaft, wenn bei dem Verfahren nach der Erfindung auf die Isolierschicht
vor dem Aufbringen der Metallschicht eine Getter- oder Passivierungsschicht als Zwischenschicht zwischen
der Isolierschicht und der Metallschicht aufgebracht wird, die Verunreinigungen aus der Isolierschicht
gettert. Eine solche Getter- bzw. Passivierungsschicht besteht beispielsweise aus dotiertem Siliziumoxid,
Siliziumnitrid oder Aluminiumoxid.
Die Kontaktierungsfenster für Source und Drain werden durch die Metallschicht und bei Verwendung
einer Zwischenschicht auch durch die Zwischenschicht hindurch in die darunter befindliche Isolierschicht
eingebracht. Die Kontaktierung der Source-
und Drain-Zonen erfolgt beispielsweise durch strukturiertes Aufbringen der Source- und der Drain-Elektrode
oder durch Aufbringen einer die gesamte eine Oberflächenseite bedeckenden (zweiten) Metallschicht,
aus der dann die Source- und die Drain-Elektrode hergestellt werden.
Die Elektroden werden vorzugsweise durch strukturiertes Ätzen aus den Metallschichten gewonnen,
indem die für die Elektroden nicht benötigten Teile der Metallschichten, vorzugsweise mit Hilfe der
Photolackätztechnik, Etrukturiert entfernt werden.
Die Metaüschichten bestehen beispielsweise aus
Aluminium, Gold, Chrom, Titan oder Platin. Für das Elektrodenmaterial kann das gleiche oder verschiedencs
Material wie für die Metallzwischenschicht verwendet werden.
Die Erfindung wild im folgenden an Ausführungsbeispielen näher erläutert.
20 2i 923
Zur Herstellung eines Feldeffekttransistors geht man gemäß der F i g. 1 beispielsweise von einem
Halbleiterkörper 1 aus Sili?ium aus, dessen eine Oberflächenscite mit einer Isolierschicht 2 bedeckt
wird, die beispielsweise aus Siliziumdioxid oder aus Siliziumnitrid besteht. Für den Fall, daß sich bei dem
fertigen Feldeffekttransistor die ."»ource- bzw. die
Drain-Elektrode aus dem betreffenden Kontaktierungsienster heraus auf die Goerfläche der Isolierschicht
2 erstreckt, empfiehlt es sich, die Isolierschicht 2 relativ dick zu machen, um die unvermeidliche
Kapazität zwischen den auf der Isolierschicht verlaufenden Elektrodenteilen und dem Halbleiterkörper
möglichst klein zu halten und um eine hohe Schwellenspannur.g zu gewinnen. Die Dicke der Isolierschicht
2 beträgt in diesem Falle beispielsweise 1,5 um.
Da sich so dicke Isolierschichten jedoch nicht zur unmittelbaren Kontaktierung von Hnibleiter/onen
eignen, weil sie für die Herstellung von Kontaktierungsfenstem
zu dick sind, wird dh Isolierschicht 2 im Kontaktierungsbereich, d. h. im Bereich von
Source und Drain sowie der isolierten Gate-Elektrode,
gemäß der F i g. 1 entfernt und im Bereich der dadurch entstehenden öffnung 3 gemäß der Fig. 3
durch eine dünnere Isolierschicht 4 ersetzt. d,e 7. B. ebenfalls mis Siliziumdioxid oder aus Siliziumniirid
besieht. Die Isolierschicht 4 hat beispielsweise eine Dicke von nur 0,8 inn und ist damit wesentlich dünner
als die Isolierschicht 2, Is* dagegen keine Rücksicht
auf die F.lckirodcnkapazitüien und die Sc'nweilenspannung
r>\ nehmen, so wird die Isolier -chichi 2
von vornherein so dünn wie die Isolierschicht 4 gemacht, so daß es in diesem Fall nicht erforderlich
wird, die Isolierschicht 2 in einem bestimmten Bereich durch die Isolierschicht 4 zu ersetzen.
Nach der Isolierschicht 4 werden in dem Halbleiterkörper
1 die für den Feldeffekttransistor erforderliche Source und Drain hergestellt, indem, in die
Isolierschicht 4 gemäß der F i g. 4 zunächst die Diffusionsfenstcr
5 und 6 eingebracht und durch diese Diffusionsfenster gemäß der F i g. 5 die Halbleiierzone
7 als Source und die Halbleiterzone 8 als Drain in den Halbleiterkörper 1 eindilTundiert werden. Die Diffusion
der Halbleiterzoncn 7 und 8 erfolgt in oxydierender Atmosphäre, so daß in diesem Fülle die Diffusionsfenster
5 und 6 während der Diffusion durch die Isolierschichten 9 und ^O wieder geschlossen
werden.
Der feilige Feldeffekttransistor, der übrigen= im
speziellen Fall der Verwendung eine Oxidschicht als Isolierschicht für die Gate-Elektrode in der Literatur
als MOS-Transistor bezeichnet wird, erfordert neben der Source 7 und Drain 8 zum Betrieb weiterhin eine
isolierte Gate-Elektrode, die z. B. durch unmittelbares Aufbringen von Steuerelektrodenmaterial auf
die bereits vorhandene Isolierschicht hergestellt wird.
Im allgemeinen genügt jedoch die während der Diffusion auf der Halbleiteroberfläche vorhandene Isolierschicht
nicht den Reinheitsanforderungen, die an eine Isolierschicht für die Steuerelektrode eines Feldeffekttransistors
gestellt werden müssen Die Isolierschicht auf der Halb!eit-..Tobi..rilä<.'he w-inj >^>halb
zumindest im Gatt-L:;ektrodenberv.-icli \:iwh
der Diffusion Ecmäß der F ι l. ή er.iferr.i ..;,J, _.:-
maß der Fig. 7 durch eine neue holier^.nuh; Il ersetzt.
Vor der Herstellung der Kontaktieruns»tei:;sier
wird nun die auf der Halbleiteroberfläche berindlich<
Isolierschicht gemäß der Fig. S mit einer Metall schicht 12 bedeckt, die zumindest im Gate-Elcktro
denbereich vorhanden ist und beispielsweise aus Alu j minium besieht, irr. Ausführungsbeispiel der Fig. ί
erstreckt sich die Metallschicht 12 jedoch über du gesamte eine Oberflächenseite und bedeckt somit dii
aus den Isolierschichten 2, 4, 9, 10 und 11 zusam mengesetzte und nunmehr in der F i g. 8 mit der Be
ίο zugSiiffer 13 bezeichnete Gesamtisolierschicht au
dieser einen Qberflachenseite. Eine die gesamte ein<
Oberflächenseite bedeckende Metallschicht 12 kam natürlich ohne Maske aufgebracht werden, und zwai
beispielsweise durch Aufdampfen.
Die Kontaktierungsfenster für die Source 7 und Drain 8 werden gemäß der Fig. 9 beispielsweise dadurch
hergestellt, daß die Metallschicht 12 im Berach der Kontaktierungsfenster entfernt und die Kontaktierungsfenster
14 und 15 in die darunter befindliehe Isolierschicht 13 eingebracht werden. Dies geschieht
vorzugsweise durch strukturiertes Auen mil Hilfe der PhotoJack-Atztechnik. Zur Hersteilung der
Source- und Drain-Elektroden wird schließlich aui die so vorbereitete Oberflächenseite eine zweite Metallschicht
16 aufgebracht, die gemäß der Fig. 10 die erste Nietallschicht 12 sowie die Halbleiteroberfläche
im Bereich der Fensteröffnungen bedeckt. Die Sourte- und die Drain-Elektrode 17 und 18 werden
gemäß der Fig. 11 aus den Metallschichten durch
jo strukturiertes Entfernen der fü» die Elektroden nicht
benötigten Feile der Metallschichten gewonnen. Dabei v. ird gleichzeitig die Gate-Elektrode 19 hereesteltt.
Die Herstellung der Feldeffekttransistorelektroden erfolgt vorzugsweise durch strukturiertes Atzen. Natürlich
wäre es im Prinzip auch möglich, anstelle der zweiten ganzflächigen Metallschicht 16 von vornherein
die fertigen Elektroden strukturiert aufzubringen. Das ganzfiächige Aufbringen der Metallschicht 16
4= mit nachfolgendem strukturierten Atzen der Elektrodenstrukturen
.st jedoch verfahrenstechnisch einfacher.
Wie die Fig. 11 erkennen läßt, erstrecken sich die Source-Elektrode 17 und die Drain-Elektrode 18 jeweils
seitlich auf die Isolierschicht 13. In diesem Fall befinden sich zwischen den aus den Kontaktierungstenstem
herausragenden Teilen der Source- und der Drain-Elektrode und der Isolierschicht Teile der ersten
Metallschicht 12, die auch zu den Elektroden
5a hinzugerechnet werden können. Aufgrund der Tatsache,
daß die ursprünglich aufgebrachte Isolierschicht 2 relativ dick gewählt wurde und dadurch die
resultierende Isolierschicht 13 in ;inem wesentlichen
Teil des von der Source- und der Drain-Elektrode bedeckten Bereichs entsp-echend dick ist, wird eine
relativ gute kapazitive Abschirmung der Source- und der Drain-Elektrode gegenüber dem Halbleiterkörper
erzielt.
Das Ausführungsbeispiel der Fig. 12 bis 16 unterscheidet
sich von dem Ausführungsbeispiel der Fi g. 1 bis Il lediglich dadurch, daß gemäß der Fig. 12 zwischen
den MetaHschichten 12 und der Isolierschicht
13 noch eine Zwischenschicht 20 vorgesehen ist. die 'cispielsweise aus einen dotierten Siliziumoxid oder
ij .ms Nitrid besteht und die Eigenschaft einer Getter-'.VW.
Passivierungsschicht hat. Bei einer entsprechenden thermischen Behandlung werden durch die Zwischenschicht
20 Yerunreinigunßen aus der Isolier-
schicht 13 gegettert. Bei Verwendung einer solchen Zwischenschicht 20 wird die (erste) Metallschicht 12
somit nicht unmittelbar auf die auf dem Halbleiterkörper befindliche Isolierschicht 12 aufgebracht, sondern
auf die zuvor aufgebrachte Zwischenschicht 20, die in den meisten Fällen ebenfalls eine Isolierschicht
ist. Bis auf die Zwischenschicht 20 entsprechen die Alisführungsbeispiele der Fig. 12 bis 16 völlig denen
der F i g. 7 bis 11, so daß sich ein Eingehen auf die
Fi g. 12 bis 16 erübrigt.
Hierzu 6 Blatt Zeichnungen
Claims (4)
1. Verfahren zum Herstellen eines Feldeffekttransistors mit isolierter Gate-Elektrode, bei dem
durch Diffusionsfenster in einer auf der einen Oberflächenseite eines Halbleiterkörpers befindlichen Isolierschicht Halbleiterzonen als Source
und Drain in den Halbleiterkörper eiadiffundiert werden und bei dem nach der Diffusion auf diese
Isolierschicht ganzflächig eine Metallschicht aufgebracht wird, dadurch gekennzeichnet,
daß unmittelbar nach dem Aufbringen der Metallschicht
durch diese erste Metallschicht hindurch lediglich Kontaktierungstenster in die darunter
befindliche Isolierschicht eingebracht werden und daß anschließend auf d>e erste Metallschicht
sowie auf den durrh die Kontslaierungsfeoster
freigelegten Bereich der Halbleiteroberfläche eine zweite Metallschicht aufgebracht wird
und daß dann durch strukturiertes Entfernen der für die Elektroden nicht benötigten Teile der Metallschichten
die Gate-Elektrode sowie die Source- und die Drain-Elektrode hergestellt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die Isolierschicht vor dem
Aufbringen der Metallschicht eine Getter- oder Passivierungsschicht als Zwischenschicht zwischen
der Isolierschicht und der Metallschicht aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Metallschichten aus Aluminium,
Gold, Chrom, Titan oder Platin bestehen.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Getter-
bzw. die Passivierungsschicht aus dotiertem Siliziumoxid oder Siliziummtrid besteht.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702021923 DE2021923B2 (de) | 1970-05-05 | 1970-05-05 | Verfahren zum herstellen eines feldeffekttransistors mit isolierter gateelektrode |
| FR707047393A FR2088334B3 (de) | 1970-05-05 | 1970-12-30 | |
| US00120917A US3818582A (en) | 1970-05-05 | 1971-03-04 | Methods of producing field effect transistors having insulated control electrodes |
| NL7106079A NL7106079A (de) | 1970-05-05 | 1971-05-04 | |
| GB1324271*[A GB1338042A (en) | 1970-05-05 | 1971-05-05 | Method for the production of a field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19702021923 DE2021923B2 (de) | 1970-05-05 | 1970-05-05 | Verfahren zum herstellen eines feldeffekttransistors mit isolierter gateelektrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2021923A1 DE2021923A1 (de) | 1971-11-18 |
| DE2021923B2 true DE2021923B2 (de) | 1976-07-22 |
Family
ID=5770281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19702021923 Granted DE2021923B2 (de) | 1970-05-05 | 1970-05-05 | Verfahren zum herstellen eines feldeffekttransistors mit isolierter gateelektrode |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3818582A (de) |
| DE (1) | DE2021923B2 (de) |
| FR (1) | FR2088334B3 (de) |
| GB (1) | GB1338042A (de) |
| NL (1) | NL7106079A (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5321989B2 (de) * | 1973-10-12 | 1978-07-06 | ||
| US5332697A (en) * | 1989-05-31 | 1994-07-26 | Smith Rosemary L | Formation of silicon nitride by nitridation of porous silicon |
| US20070013070A1 (en) * | 2005-06-23 | 2007-01-18 | Liang Mong S | Semiconductor devices and methods of manufacture thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3475234A (en) * | 1967-03-27 | 1969-10-28 | Bell Telephone Labor Inc | Method for making mis structures |
| GB1209914A (en) * | 1967-03-29 | 1970-10-21 | Marconi Co Ltd | Improvements in or relating to semi-conductor devices |
| US3528168A (en) * | 1967-09-26 | 1970-09-15 | Texas Instruments Inc | Method of making a semiconductor device |
| US3566518A (en) * | 1967-10-13 | 1971-03-02 | Gen Electric | Method for fabricating field-effect transistor devices and integrated circuit modules containing the same by selective diffusion of activator impurities through preselected portions of passivating-insulating films |
| US3514844A (en) * | 1967-12-26 | 1970-06-02 | Hughes Aircraft Co | Method of making field-effect device with insulated gate |
| US3625647A (en) * | 1968-03-25 | 1971-12-07 | Dow Chemical Co | Method of preparing calcium-nickel phosphate catalyst |
| US3574010A (en) * | 1968-12-30 | 1971-04-06 | Texas Instruments Inc | Fabrication of metal insulator semiconductor field effect transistors |
-
1970
- 1970-05-05 DE DE19702021923 patent/DE2021923B2/de active Granted
- 1970-12-30 FR FR707047393A patent/FR2088334B3/fr not_active Expired
-
1971
- 1971-03-04 US US00120917A patent/US3818582A/en not_active Expired - Lifetime
- 1971-05-04 NL NL7106079A patent/NL7106079A/xx unknown
- 1971-05-05 GB GB1324271*[A patent/GB1338042A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| NL7106079A (de) | 1971-11-09 |
| FR2088334B3 (de) | 1973-08-10 |
| GB1338042A (en) | 1973-11-21 |
| US3818582A (en) | 1974-06-25 |
| DE2021923A1 (de) | 1971-11-18 |
| FR2088334A7 (de) | 1972-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1764401C3 (de) | Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung | |
| DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2817258A1 (de) | Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur | |
| DE2915024C2 (de) | Verfahren zum Herstellen eines MOS-Transistors | |
| DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
| DE2040180B2 (de) | Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht | |
| DE2404184A1 (de) | Mis-halbleitervorrichtung und verfahren zu deren herstellung | |
| DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
| EP0038994B1 (de) | Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2911484C2 (de) | Metall-Isolator-Halbleiterbauelement | |
| DE3318213A1 (de) | Verfahren zum herstellen eines integrierten isolierschicht-feldeffekttransistors mit zur gateelektrode selbstausgerichteten kontakten | |
| DE2252832C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE3024295C2 (de) | Ionenmessfühler und Verfahren zu dessen Herstellung | |
| DE2230171A1 (de) | Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile | |
| DE3002741A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE3226097C2 (de) | ||
| DE2021923B2 (de) | Verfahren zum herstellen eines feldeffekttransistors mit isolierter gateelektrode | |
| DE3617229C2 (de) | Strahlungsdetektor | |
| DE2058930C3 (de) | Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors mit einer Gate-Isolierschicht aus einer Oxydschicht und einer Nitridschicht | |
| DE1927645A1 (de) | Verfahren zur Herstellung eines Halbleiterelements | |
| DE1564136A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE1966841A1 (de) | Verfahren zum aufbringen eines stoffes auf einen begrenzten oberflaechenbereich eines halbleiters | |
| DE2917082C2 (de) | ||
| DE2037589A1 (de) | Verfahren zum Herstellen eines Sperr schicht Feldeffekttransistors | |
| DE1948923C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 | ||
| EF | Willingness to grant licences | ||
| 8339 | Ceased/non-payment of the annual fee |