DE1464703B2 - Kapazitaetsdiode - Google Patents

Kapazitaetsdiode

Info

Publication number
DE1464703B2
DE1464703B2 DE19631464703 DE1464703A DE1464703B2 DE 1464703 B2 DE1464703 B2 DE 1464703B2 DE 19631464703 DE19631464703 DE 19631464703 DE 1464703 A DE1464703 A DE 1464703A DE 1464703 B2 DE1464703 B2 DE 1464703B2
Authority
DE
Germany
Prior art keywords
semiconductor body
conductivity type
junction
opposite conductivity
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19631464703
Other languages
English (en)
Other versions
DE1464703A1 (de
DE1464703C3 (de
Inventor
Franz 7803 Gundelfingen Scheffer Gerhard Dipl Phys 7800 Frei bürg Ehrhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1464703A1 publication Critical patent/DE1464703A1/de
Publication of DE1464703B2 publication Critical patent/DE1464703B2/de
Application granted granted Critical
Publication of DE1464703C3 publication Critical patent/DE1464703C3/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors with potential-jump barrier or surface barrier
    • H01L29/93Variable capacitance diodes, e.g. varactors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Description

Der pn-übergang in Halbleiterbauelementen weist infolge der sich am pn-übergang ausbildenden Raumladungszone eine Kapazität auf. Die Größe der Raumladungszone und damit der Kapazität ist von der angelegten Spannung abhängig. Es sind Halbleiterdioden bekannt, bei denen diese Zusammenhänge ausgenutzt werden. Man bezeichnet derartige Dioden als Kapazitätsdioden. Sie sind auch unter der Bezeichnung Varicap bekannt. Die Größe des Kapazitätshubs, d. h. der Grenzen, in denen man die Kapazität in Abhängigkeit von der angelegten Spannung verändern kann, hängt u. a. von der Abbruchspannung der Diode ab. Für Kapazitätsdioden mit möglichst großem Hub muß demnach eine möglichst große Abbruchspannung gefordert werden.
Es sind auch Bedingungen denkbar, bei denen im Betrieb der Kapazitätsdiode keine großen Spannungen zur Verfügung stehen. Um dabei pro Spannungsänderung einen möglichst großen Kapazitätshub zu erhalten, nutzt man die Tatsache aus, daß eine größere räumliche Änderung der Raumladungszone erreicht wird, wenn sich diese in ein Gebiet abnehmender Verunreinigungskonzentration ausdehnt. Das bedeutet, daß der pn-übergang im Halbleiterkörper in einem Gebiet mit möglichst großem Verunreinigungsgradienten liegen muß. Man erreicht dies, indem man den pn-Ubergang in einem mit einem Diffusionsprofil versehenen Halbleiterkörper erzeugt.
Da Kapazitätsdioden in Sperrichtung betrieben werden, kommt als dritte Forderung hinzu, daß die Sperrströme möglichst klein sein müssen.
Eine Möglichkeit, eine Kapazitätsdiode mit verhältnismäßig steilem Verunreinigungsgradienten am pn-übergang und verhältnismäßig hoher Abbruchspannung zu erhalten, besteht darin, daß in einen p-leitenden Halbleiterkörper nacheinander Akzeptor- und Donator-Material eindiffundiert werden.
Man kann dann noch durch eine Mesa-Ätzung die eigentliche Diode aus einem größeren Halbleiterkörper herauslösen. Eine derartige Anordnung ist in F i g. 1 dargestellt. Sie würde einen befriedigend großen Kapazitätshub und auch genügend hohe Abbruchspannung aufweisen. Beides ist einstellbar durch die Tiefe der Diffusion des η-Materials und damit die Lage des pn-Überganges im p+-Diffusionsprofil. Nachteilig bei einer derartigen Anordnung sind jedoch die hohen Sperrströme, die dadurch entstehen, daß ein Teil des pn-Überganges an der Oberfläche des Halbleiterkörpers verläuft und damit den bekannten Oberflächeneinflüssen bei Halbleiteranordnungen ausgesetzt ist.
3 4
In Fig. 2 ist eine Anordnung dargestellt, bei der gelegen vom pn-übergang von Halbleitermateria!
die Oberflächeneinflüsse weitgehend vermieden wer- geringerer Verunreinigungskonzentration gleichen
den. Man verwendet dazu die bekannte Planartech- Leitfähigkeitstyps umgeben ist. Ferner wird bei dem
nik, bei der durch Oxydmaskierung und Eindiffun- bekannten Verfahren weder ein in Sperrichtung be-
dieren durch in der Oxydschicht vorhandene Fenster 5 triebener pn-übergang hergestellt, noch eine Kapa-
Gebiete unterschiedlicher Dotierung und Leitfähig- zitätsdiode, sondern eine Vierschichtdiode, deren in
keit erzeugt werden. Im Einzelnen soll hierauf nicht Sperrichtung betriebener pn-übergang durch Diffu-
näher eingegangen werden, da die Planartechnik als sion von der entgegengesetzten Oberflächenseite des
bekannt vorausgesetzt wird. In F i g. 2 berührt der Halbleiterkörpers hergestellt wird und deren in Fluß-
pn-Übergang an keiner Stelle die freie Oberfläche io richtung betriebener pn-übergang beim Betrieb in
der Halbleiteranordnung, da er durch die schraffierte Sperrichlung keine in weiten Grenzen einstellbare
Oxydschicht abgedeckt wird. Nachteilig bei einer der- Kapazität aufweist.
artigen Anordnung ist jedoch die verhältnismäßig Die weiteren Vorteile und Merkmale der Erfinniedrige Abbruchspannung. Diese wird bekanntlich dung werden im folgenden an Hand eines in Fig. 3 dadurch herabgesetzt, daß der pn-übergang in der 15 dargestellten Ausführungsbeispiels näher erläutert.
Nähe der abgedeckten Oberfläche A in einem Gebiet Zur Vereinfachung der Erläuterung soll als Beihoher Verunreinigungskonzentration liegt. spiel eine Silizium-Diode mit einem p-Ieitenden HaIb-
Die Erfindung betrifft ein Verfahren zum Herste!- leiterkörper beschrieben werden. Sinngemäß gilt das len einer als Kapazitätsdiode mit einem in Sperr- gleiche für andere Halbleitermaterialien und andere richtung betriebenen pn-übergang von in weiten 20 Leitfähigkeitsanordnungen. Es wird von einem ein-Grenzen einstellbarer Kapazität zwischen zwei Zonen kristallinen p-leitenden Siliziumkörper verhältnisentgegengesetzten Leitfähigkeitstyps, wie sie aus der mäßig hohen spezifischen Widerstandes ausgegangen, französischen Patentschrift 1 290 783 bekannt war. Man kann dazu z. B. auch eine hochohmige epitak-Der Kapazitätshub wird erfindungsgemäß dadurch tisch aufgewachsene Schicht auf einem niederohmigen erweitert, daß ein zentrales Gebiet mit relativ grö- 25 p-leitenden Einkristall verwenden. Die eine Oberßerer Verunreinigungskonzentration der einen Zone fläche der hochohmigen p-Schicht wird maskiert. Zu des in Sperrichtung betriebenen pn-Übergangs durch diesem Zweck kann in an sich bekannter Weise die Eindiffundieren von Verunreinigungsmaterial des Oberfläche mit einem Oxydüberzug versehen werden, einen Leitfähigkeitstyps in einen Halbleiterkörper des in den mittels der bekannten photolithographischen gleichen Leitfähigkeitstyps von einem Oberflächen- 30 Technik ein Fenster eingebracht wird, an dem die teil des Halbleiterkörpers erzeugt wird und daß an- Oberfläche der p-leitenden Schicht frei liegt. Durch schließend zur Herstellung der anderen Zone Verun- diese freie Oberfläche wird p-dotierendes Material reinigungsmaterial des entgegengesetzten Leitfähig- eingebracht. Man kann zu diesem Zweck z. B. Bor keitstyps von einem größeren, den ersten Oberflä- eindiffundieren. Besonders geeignet ist dafür das chenteil allseitig überragenden Teil derselben Ober- 35 Pulver-Diffusionsverfahren, bei dem der zu diffundiefiäche in den Halbleiterkörper eingebracht oder auf rende Halbleiterkörper in ein Pulver aus dem gleiden Halbleiterkörper aufgebracht wird, so daß im chen Halbleitermaterial eingebettet wird, das mit Innern des Halbleiterkörpers das zentrale Gebiet einer bestimmten Dotierung versehen ist. Mit diesem größerer Verunreinigungskonzentration abgelegen Verfahren ist es insbesondere möglich, die Obervom pn-übergang von Halbleitermaterial geringerer 40 flächenkonzentration der eindiffundierten niederohmi-Verunreinigungskonzentration gleichen Leitfähigkeits- gen p-leitenden Zone genau einzustellen. Es liegt datyps umgeben ist und der innere Teil des an den Be- mit die in Fig. 3a dargestellte Halbleiteranordnung rührungsflächen gebildeten pn-Überganges im Ge- vor, bei der eine niederohmige, ρ+-leitende Zone in biet größerer Verunreinigungskonzentration des Halb- hochohmigem p-leitendem Material eingebettet ist. leiterkörpers verläuft und von einem äußeren im Ge- 45 Zum weiteren Aufbau der Diode wird die gleiche biet niedrigerer Verunreinigungskonzentration ver- Oberfläche des Halbleiterkörpers erneut dotiert. Zu laufenden Teil des pn-Überganges umgeben ist. diesem Zweck kann wieder eine Oxydierung der
Aus der deutschen Auslegeschrift 1 090 330 war Oberfläche durchgeführt werden, die die Reste der zwar ein Verfahren zum Herstellen eines pn-Über- zuerst aufgebrachten Oxydschicht mit überdeckt. Es ganges zwischen zwei Zonen entgegengesetzten Leit- 50 wird wieder ein Fenster in der Oxydschicht eingefähigkeitstyps bekannt, von denen eine Zone im zen- bracht, das konzentrisch zu dem ersten Fenster liegt, tralen Gebiet eine größere Verunreinigungskonzen- dieses aber in seinen Begrenzungen an allen Seiten tration besitzt als in ihrem äußeren Gebiet. Bei die- überragt. Es liegt somit nunmehr ein größerer Teil sem Verfahren wird zwar auch das zentrale Gebiet der Oberfläche des Halbleiterkörpers frei. An diese mit relativ größerer Verunreinigungskonzentration 55 Oberfläche grenzt der niederohmige p+-Teil und der einen Zone des pn-Überganges durch Eindif- auch Teile des hochohmigen p-Materials. Zum Herfundieren von Verunreinigungsmaterial des einen stellen des pn-Uberganges wird nun in das Fenster Leitfähigkeitstyps in einen Halbleiterkörper des glei- η-dotierendes Material eingebracht, so daß eine n+- chen Leitfähigkeitstyps von einem Oberflächenteil leitende Zone entsteht.
des Halbleiterkörpers erzeugt und anschließend zur 60 Zum Erzeugen der n+-leitenden Zone kann z. B.
Herstellung der anderen Zone Verunreinigungsmate- das Legierungsverfahren angewendet werden, bei dem
rial des entgegengesetzten Leitfähigkeitstyps von η-dotierendes Legierungsmaterial auf das Fenster
einem größeren den ersten Oberflächenteil allseitig gelegt und durch Erhitzen einlegiert wird. Die n+-
überragenden Teil derselben Oberfläche in den Halb- leitende Zone kann außerdem auch durch Eindiffun-
leiterkörper eingebracht. Beim bekannten Verfahren 65 dieren von η-leitendem Dotierungsmaterial, z. B.
wird aber das zentrale Gebiet mit relativ größerer Phosphor, erhalten werden. In beiden Fällen wird das
Verunreinigungskonzentration nicht derartig eindif- Einbringen des η-dotierenden Materials so gesteuert,
fundiert, daß es im Innern des Halbleiterkörpers ab- daß der entstehende pn-übergang teilweise noch in-
nerhalb der p+-leitenden Zone verläuft. Das Material wird also nicht so tief eingebracht wie zuvor das p-dotierende Material. Man erhält eine Anordnung wie sie in F i g. 3 b dargestellt ist.
Eine ähnliche Anordnung kann auch erhalten werden, wenn man an Stelle des Diffusions- oder Legierungsverfahrens die einzelnen Zonen epitaktisch aufwachsen läßt, indem man die Teile, auf denen kein Material aufwachsen soll, entsprechend maskiert.
Bei einer Diode, wie sie in Fig. 3b dargestellt ist, besteht der pn-übergang aus 2 Teilen. Der innere Teil 3 grenzt an ein Gebiet hoher Verunreinigungskonzentration (p+) der p-leitenden Zone an und ist allseitig von einem Teil 4 umgeben, der an das hochohmige Gebiet (p) des p-leitenden Materials angrenzt. Der innere in einem Gebiet hoher Verunreinigungskonzentration befindliche Teil des pn-Überganges liegt somit für einen großen Kapazitätshub günstig. Er ist außerdem maßgebend für die Abbruchspannung, da der umgebende Ring 4 des pn-Überganges an hochohmiges Material angrenzt und somit eine wesentlich höhere Abbruchspannung besitzt. Der pnübergang grenzt also im Gegensatz zu der Anordnung in F i g. 2 an keiner Stelle an Material mit sehr hoher Verunreinigungskonzentration, was z. B. in den oberflächennahen Teilen der p+-Zone vorliegt. Der pn-übergang liegt aber auch im Gegensatz zu der Anordnung in F i g. 1 an keiner Stelle frei an der Oberfläche, da er durch die Schutzschicht 2 abgedeckt ist.
Es ist bei der Anordnung nach der Erfindung in einfacher Weise möglich, die Höhe der Abbruchspannung und die Größe des Kapazitätshubs durch die Lage des pn-Überganges innerhalb des ρ+ -Gebietes im Halbleiterkörper festzulegen. Beim Erzeugen der n+-Zone mittels des Legierungsverfahrens oder durch Diffusion kann das in einfacher Weise durch die Legierungs- bzw. Diffusionstiefe erreicht werden. Wenn man das Verfahren des epitaktischen Aufwachsens anwendet, muß vorher die Oberfläche so weit abgetragen werden, bis man zum Aufwachsen der umleitenden epitaktischen Schicht die gewünschte Verunreinigungskonzentration des p + -Gebietes an der Oberfläche erhält.
Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zum Herstellen einer Kapazitätsdiode mit einem in Sperrichtung betriebenen pnübergang von in weiten Grenzen einstellbarer Kapazität zwischen zwei Zonen entgegengesetzter. Leitfähigkeitstyps, dadurch gekennzeichnet, daß ein zentrales Gebiet mit relativ größerer Verunreinigungskonzentration der einen Zone des in Sperrichtung betriebenen pn-Übergangs durch Eindiffundieren von Verunreinigungsmaterial des einen Leitfähigkeitstyps in einen Halbleiterkörper des gleichen Leitfähigkeitstyps von einem Oberflächenteil des Halbleiterkörpers erzeugt wird und daß anschließend zur Herstellung der anderen Zone Verunreinigungsmaterial des entgegengesetzten Leitfähigkeitstyps von einem größeren, den ersten Oberflächenteil allseitig überragenden Teil derselben Oberfläche in den Halbleiterkörper eingebracht oder auf den Halbleiterkörper aufgebracht wird, so daß im Innern des Halbleiterkörpers das zentrale Gebiet größerer Verunreinigungskonzentration abgelegen vom pnübergang von Halbleitermaterial geringerer Verunreinigungskonzentration gleichen Leitfähigkeitstyps umgeben ist und der innere Teil des an den Berührungsflächen gebildeten pn-Überganges im Gebiet größerer Verunreinigungskonzentration des Halbleiterkörpers verläuft und von einem äußeren im Gebiet niedrigerer Verunreinigungskonzentration verlaufenden Teil des pn-Überganges umgeben ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Verunreinigungsmaterial des entgegengesetzten Leitfähigkeitstyps durch Legieren eingebracht wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Verunreinigungsmaterial des entgegengesetzten Leitfähigkeitstyps durch Diffundieren, insbesondere durch Pulverdiffusion, eingebracht wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Verunreinigungsmaterial des entgegengesetzten Leitfähigkeitstyps durch epitaktisches Aufwachsen aufgebracht wird.
5. Verfahren nach Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß das Verunreinigungsmaterial des entgegengesetzten Leitfähigkeitstyps nur bis zu einer solchen Tiefe in den Halbleiterkörper eingebracht wird, daß der im Halbleiterkörper zwischen den Zonen entgegengesetzten Leitfähigkeitstyps gebildete pn-Ubergang teilweise noch im Gebiet erhöhter Verunreinigungskonzentration verläuft.
6. Verfahren nach Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß vor dem Aufbringen des epitaktisch aufgewachsenen Materials die Oberfläche des Halbleiterkörpers so weit abgetragen wird, bis die gewünschte Verunreinigungskonzentration an der Oberfläche erreicht ist.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zum Erzeugen des niederohmigen Gebietes (p+) im Halbleiterkörper und der Zone entgegengesetzter Leitfähigkeit (n+) die Oberfläche des Halbleiterkörpers maskiert wird und die Öffnungen in der Maske so eingestellt werden, daß das niederohmige Gebiet an der Oberfläche einen geringeren Flächenteil einnimmt als die Zone entgegengesetzter Leitfähigkeit.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zum Maskieren der Oberfläche des Halbleiterkörpers nacheinander mehrere Isolierschichten aufgebracht werden und in diesen Isolierschichten jeweils mit Hilfe der photolithographischen Technik gewünschte Öffnungen erzeugt werden, in denen die Oberfläche des Halbleiterkörpers frei liegt.
DE19631464703 1963-08-13 1963-08-13 Kapazitaetsdiode Granted DE1464703B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEJ0024244 1963-08-13
DEJ0024244 1963-08-13

Publications (3)

Publication Number Publication Date
DE1464703A1 DE1464703A1 (de) 1968-11-28
DE1464703B2 true DE1464703B2 (de) 1973-04-19
DE1464703C3 DE1464703C3 (de) 1976-04-22

Family

ID=7201736

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631464703 Granted DE1464703B2 (de) 1963-08-13 1963-08-13 Kapazitaetsdiode

Country Status (3)

Country Link
DE (1) DE1464703B2 (de)
FR (1) FR1390594A (de)
GB (1) GB1042270A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2405067A1 (de) * 1974-02-02 1975-08-07 Licentia Gmbh Verfahren zum herstellen einer halbleiteranordnung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999212A (en) * 1967-03-03 1976-12-21 Hitachi, Ltd. Field effect semiconductor device having a protective diode
US3579278A (en) * 1967-10-12 1971-05-18 Varian Associates Surface barrier diode having a hypersensitive {72 {30 {0 region forming a hypersensitive voltage variable capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2405067A1 (de) * 1974-02-02 1975-08-07 Licentia Gmbh Verfahren zum herstellen einer halbleiteranordnung

Also Published As

Publication number Publication date
DE1464703A1 (de) 1968-11-28
GB1042270A (en) 1966-09-14
FR1390594A (fr) 1965-02-26

Similar Documents

Publication Publication Date Title
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2016760A1 (de) Halbleiteranordnung
DE1941075B2 (de) Schottky sperrschichtdiode und verfahren zur herstellung derselben
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1094370B (de) Symmetrisch aufgebaute, flaechenhafte Halbleiteranordnung, insbesondere Transistor
DE1514855B2 (de) Halbleitervorrichtung
DE2364752A1 (de) Halbleitervorrichtung
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE1464703C3 (de)
DE1464703B2 (de) Kapazitaetsdiode
DE3005367C2 (de)
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE1066283B (de)
DE4410461C1 (de) Halbleiterbauelement mit anodenseitiger Getterung
DE2540354A1 (de) Als thermoionische injektionsdiode geeignete halbleiterstruktur
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE2616925C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2005940C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3142618C2 (de) Halbleiteranordnung mit Transistor und Widerstandszone
DE1965051C2 (de) Halbleiterbauelement
EP0071915A2 (de) Epitaxialer Transistor
DE2011630C3 (de) Integrierte Halbleiterschaltung
EP1730785A2 (de) Bipolar-transistor und verfahren zur herstellung eines bipolar-transistors

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977