DE1464703A1 - Kapazitaetsdiode - Google Patents

Kapazitaetsdiode

Info

Publication number
DE1464703A1
DE1464703A1 DE19631464703 DE1464703A DE1464703A1 DE 1464703 A1 DE1464703 A1 DE 1464703A1 DE 19631464703 DE19631464703 DE 19631464703 DE 1464703 A DE1464703 A DE 1464703A DE 1464703 A1 DE1464703 A1 DE 1464703A1
Authority
DE
Germany
Prior art keywords
semiconductor body
conductivity type
opposite conductivity
zone
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19631464703
Other languages
English (en)
Other versions
DE1464703B2 (de
DE1464703C3 (de
Inventor
Franz Erhardt
Scheffer Dipl-Phys Gerhard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1464703A1 publication Critical patent/DE1464703A1/de
Publication of DE1464703B2 publication Critical patent/DE1464703B2/de
Application granted granted Critical
Publication of DE1464703C3 publication Critical patent/DE1464703C3/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/93Variable capacitance diodes, e.g. varactors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Thyristors (AREA)

Description

INTERMETALL
Gesellschaft für Metallur- Pat. Dr.St/Fo
gie und Elektronik m.b.H. 11.JuIi 1962 - Fl
Dr. Expl.
Kapazitätsdiode
* . ■ ■
Der pn-übergang in Halbleiterbauelementen weist infolge der sich am pn-übergang ausbildenden Raumladungszone eine Kapazität auf. Die Größe der Raumladungszone und damit der Kapazität ist von der angelegten Spannung abhängig. Es sind Halbleiterdioden bekannt, bei denen diese Zusammenhänge ausgenutzt werden. Man bezeichnet derartige Dioden als Kapazitätsdioden. Sie sind auch unter der Bezeichnung Varicap bekannt. Die Größe des Kapazitätshubs, d.h. der Grenzen, in denen man die Kapazität in Abhängigkeit von der angelegten Spannung verändern kann, hängt u.a. von der Abbruchspannung der Diode ab. Für Kapazitätsdioden mit möglichst großem Hub muß demnach eine möglichst große Abbruchspannung gefordert werden.
Es sind auch Bedingungen denkbar, bei denen im Betrieb der Kapazitätsdiode keine großen Spannungen zur Verfügung stehen. Um dabei pro Spannungsänderung einen möglichst großen Kapazitätshub zu erhalten, nutzt man die Tatsache aus, daß eine größere räumliche Änderung der Raumladungszone erreicht wird, wenn sich diese in ein Gebiet abnehmender Verunreinigungskonzentration ausdehnt. Das bedeutet, daß der pn-übergang im Halbleiterkörper in einem Gebiet mit möglichst großem Verunreinigungsgradienten liegen muß. Man erreicht dies, indem man den pnübergang in einem mit einem Diffüsionsprofil versehenen Halbleiterkörper erzeugt.
Da Kapazitätsdioden in Sperrichtung betrieben werden, kommt als dritte Forderung hinzu, daß die Sperrströme möglichst klein sein müssen.
— 2 — 809810/1 038
- 2 - INTBRMETALL
Pat. Dr.St/Fo 11.JuIi 1963 - Pl 187
Eine Möglichkeit, eine Kapazitätsdiode mit verhältnismäßig steilem Verunreinigungsgradienten am pn-übergang und verhältnismäßig hoher Abbruchspannung zu erhalten, besteht darin, daß in einen p-leitenden Halbleiterkörper nacheinander Akzeptor- und Donator-Material eindiffundiert werden. Man kann dann noch durch eine Mesa-ltzung die eigentliche Diode aus einem größeren Halbleiterkörper herauslösen. Eine derartige Anordnung ist in Figur 1 dargestellt. Sie würde einen befriedigend großen Kapazitätshub und auch eine genügend hohe Abbruchspannung aufweisen. Beides ist einstellbar durch die Tiefe der Diffusion des n-Materials und damit die Lage des pn-Überganges im p+-Diffusionsprofil. Nachteilig bei einer derartigen Anordnung sind jedoch die hohen Sperrströme, die dadurch entstehen, daß ein Teil des pn-Überganges an der Oberfläche des Halbleiterkörpers verläuft und damit den bekannten Oberflächeneinflüssen bei Halbleiteranordnungen ausgesetzt ist.
In Figur 2 ist eine Anordnung dargestellt, bei der die Oberflächeneinflüsse weitgehend vermieden werden. Man verwendet dazu die bekannte Planartechnik, bei der durch Oxydmaskierung und Eindiffundieren durch in der Oxydschicht vorhandene Fenster Gebiete unterschiedlicher Dotierung und Leitfähigkeit erzeugt werden. Im Einzelnen soll hierauf nicht näher eingegangen werden, da die Planartechnik als bekannt vorausgesetzt wird. In Figur 2 berührt der pn-übergang an keiner Stelle die freie Oberfläche der Halbleiteranordnung, da er durch die schraffierte Oxydschicht abgedeckt wird. Nachteilig bei einer derartigen Anordnung ist jedoch die verhältnismäßig niedrige Abbruchspannung. Diese wix-d bekanntlich dadurch herabgesetzt, daß der pn-übergang in der Nähe der abgedeckten Oberfläche A in einem Gebiet hoher Verunreinigungskonzentration liegt.
Die Erfindung gibt den Aufbau einer Diode mit in weiten Grenzen veränderbaren Kapazität des pn-Überganges an, mit dem sowohl eine hohe Abbruchspannung als auch geringe Sperrströme erreicht werden können. ErfindungsgemäS'"ist die Diode dadurch ausgezeichnet,
809810/1038 ,
_ 2 —·
- 3 - I N T E R M E T A L L
Pat. Dr.St/Fo 11.JuIi 1963 - Pl 187
daß im Innern des Halbleiterkörpers ein Gebiet gleichen Leitfähigkeitstyps aber größerer Verunreinigungskonzentration als das umgebende Material angeordnet ist und daß die Zone des entgegengesetzten Leitfähigkeitstyps beide Gebiete des Halbleiterkörpers derart berührt, daß ein innerer Teil des an den Berührungsflächen gebildeten pn-Oberganges im Gebiet größerer Verunreinigungskonzentration des Halbleiterkörpers verläuft, der von einem äußeren, im Gebiet niedriger Verunreinigungskonzentration verlaufenden Teil des pn-Übergangs umgeben ist.
Die weiteren Vorteile und Merkmale der Erfindung werden im folgenden anhand eines in Figur 3 dargestellten Ausführungsbeispiels näher erläutert.
Zur Vereinfachung der Erläuterung soll als Beispiel eine Silizium-Diode mit einem p-leitenden Halbleiterkörper beschrieben ijrerdjen. Sinngemäß gilt das gleiche für andere Halbleitermateria- ;;lien und andere Leitfähigkeitsanordnungen. Es wird von einem einkristallinen p-leitenden Siliziumkörper verhältnismäßig hohen spezifischen Widerstandes ausgegangen. Man kann dazu z.B. auch eine hochohmige epitaktisch aufgewachsene Schicht auf einem niederohmigen p-leitenden Einkristall verwenden. Die eine Oberfläche der hochohmigen p-Schicht wird maskiert. Zu diesem Zweck kann in an sich bekannter 'A'eise die Oberfläche mit einem Oxydüberzug versehen werden, in den mittels der bekannten photolithographischen Technik ein Fenster eingebracht wird, an dem die Oberfläche der p-leitenden Schicht frei liegt. Durch diese freie Oberfläche wird p-dotierendes Material eingebracht. Man kann zu diesem Zweck z.B. Bor eindiffundieren. Besonders geeignet ist dafür das Pulver-Diffusionsverfahren, bei dem der zu diffundierende Halbleiterkörper in ein Pulver aus dem gleichen Halbleitermaterial eingebettet wird, das mit einer bestimmten Dotierung versehen ist. Mit diesem Verfahren ist es insbesondere möglich, die Oberflächenkonzentration der eindiffundierten niederohmigen p-leitenden Zone genau einzustellen. Es liegt damit
BADORlOtNAi *
8098 10; 10 38
INTEEMETALL Pat. Dr.St/Fo 11.JuIi 1963 - Fl
die in Figur 3a dargestellte Halbleiteranordnung vor, bei der eine niederohmige, p+-leitende Zone in hochohmigem p-leitendem Material eingebettet ist.
Zum weiteren Aufbau der Diode wird die gleiche Oberfläche des Halbleiterkörpers erneut dotiert*. Zu diesem Zweck kann wieder eine Oxydierung der Oberfläche durchgeführt werden, die die Reste der zuerst aufgebrachten Oxydschicht mit überdeckt. Es wird wieder ein Fenster in der Oxydschicht eingebracht, das konzentrisch zu dem ersten Fenster liegt, dieses aber in seinen Begrenzungen an allen Seiten überragt. Es liegt somit nunmehr ein größerer Teil der Oberfläche des Halbleiterkörpers frei. An diese Oberfläche grenzt der niederohmige ρ -Teil und auch Teile des hochohmigen p-Materials. Zum Herstellen des pn-Übergangs wird nun in das Fenster η-dotierendes Material eingebracht, so daß eine n+-leitende Zone entsteht.
Zum Erzeugen der n+-leitenden Zone kann z.B. das Legierungsverfahren angewendet werden, bei dem η-dotierendes Legierungsmaterial auf das Fenster gelegt und durch Erhitzen einlagiert wird. Die n+-leitende Zone kann außerdem auch durch Eindiffundieren von η-leitendem Dotierungsmaterial, z.B.Phosphor, erhalten werden. In beiden Fällen wird das Einbringen des n-dotierenden Materials so gesteuert, daß der entstehende pn-übergang teilweise noch innerhalb der p+-leitenden Zone verläuft. Das Material wird also nicht so tief eingebracht wie zuvor das p-dotierende Material. Man erhält eine Anordnung wie sie in Figur 3b dargestellt ist.
Eine ähnliche Anordnung kann auch erhalten werden, wenn man anstelle des Difxusions- oder Legierungsverfahrens die einzelnen Zonen epitaktisch aufwachsen läßt, indem man die Teile, auf denen kein Material aufwachsen soll, entsprechend maskiert.
BAD ORIGINAL
8098 10/10 38 ·- 5 -
- 5 - INTERMETALL·
Pat. Dr.St/Fo 11 οJuli 1963 - Fl
Bei einer Diode, wie sie in Figur 3b dargestellt ist, besteht der pn-übergang aus 2 Teilen. Der innere Teil 3 grenzt an ein Gebiet hoher Verunreinigungskonzentration (p+) der p-leitenden Zone an und ist allseitig von einem Teil 4- umgeben, der an das hochohmige Gebiet (p) des p-leitenden Materials angrenzt. Der innere in einem Gebiet hoher Verunreinigungskonzentration befindliche Teil des pn-Überganges liegt somit für einen großen Kapazitätshub günstig. Er ist ausserdem maßgebend für die Abbruchspannung, da der umgebende Ring 4 des pn-Ubergangs an hochohmiges Material angrenzt und somit eine wesentlich höhere Abbruchspannung besitzt. Der pn-übergang grenzt also im Gegensatz zu der Anordnung in Figur 2 an keiner Stelle an Material mit sehr hoher Verunreinigungskonzentration, was z.B in den oberflächennahen Teilen der p+-Zone vorliegt. Der pn-übergang liegt aber auch im Gegensatz zu der Anordnung in Figur 1 an keiner Stelle frei an der Oberfläche, da er durch die Schutzschicht 2 abgedeckt ist.
Es ist bei der Anordnung nach der Erfindung in einfacher Weise möglich, die Höhe der Abbruchspannung und die Größe des Kapazitätshubs durch die Lage des pn-Übergangs innerhalb des p+-Gebietes im Halbleiterkörper festzulegen. Beim Erzeugen der n+-Zone mittels des Legierungsverfahrens oder durch Diffusion kann das in einfacher Weise durch die Legierungs- bzw.Diffusionstiefe erreicht werden. Wenn man das Verfahren des epitaktischen Aufwachsens anwendet, muß vorher die Oberfläche so weit abgetragen werden, bis man zum Aufwachsen der n+-leitenden epitaktischen Schicht die gewünschte Verunreinigungskonzentration des p+-Gebietes an der Oberfläche erhält.
809810/1038 -6-

Claims (9)

  1. - 6 - IN T ER M ETALL
    Pat. Dr.St/Fo 11.JuIi 1963 - Fl
    PATENTANSPRÜCHE
    1; Diode mit in weiten Grenzen veränderbarer Kapazität des — in einem Halbleiterkörper eines Leitungstyps an der Berührungsfläche mit einer Zone des entgegengesetzten Leitungstyps gebildeten pn-Überganges, dadurch gekennzeichnet, daß im Innern des Halbleiterkörpers ein Gebiet gleichen Leitfähigkeitstyps aber größerer Verunreinigungskonzentration als das umgebende Material angeordnet ist, und daß die Zone des entgegengesetzten Leitfähigkeitstyps beide Gebiete des Halbleiterkörpers derart berührt, daß ein innerer Teil des an den Berührungsflächen gebildeten pn-Überganges im Gebiet größerer Verunreinigungskonzentration des Halbleiterkörpers verläuft und von einem äußeren im Gebiet niedriger Verunreinigungskonzentration verlaufenden Teil des pn-Überganges umgeben ist.
  2. 2. Verfahren zum Herstellen einer Diode nach Anspruch 1, dadurch gekennzeichnet, daß in einem Halbleiterkörper eines Leitfähigkeitstyps durch Eindiffundieren eines den gleichen Leitfähigkeitstyp erzeugenden Verunreinigungsmaterials von einem Teil der Oberfläche des Halbleiterkörpers ein Gebiet höherer Verunreinigungskonzentration erzeugt wird und daß anschließend Verunreinigungsmaterial des entgegengesetzten
    ■ Leitfähigkeitstyps von einem größeren, den ersten Teil allseitig überragenden Teil der Oberfläche in den Halbleiterkörper eingebracht oder auf den Halbleiterkörper aufgebracht wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Verunreinigungsmaterial des entgegengesetzten Leitfähigkeitstyps durch Legieren eingebracht wird.
  4. 4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Verunreinigungsmaterial des entgegengesetzten Leitfähigkeitstyps durch Diffundieren insbesondere durch Pulverdiffusion
    BAD ORIGINAL
    - 7 - INTERMETALL
    Pat. Dr.St/Fo 11.JuIi 1963 - Fl 187
    eingebracht wird.
  5. 5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß Verunreinigungsmaterial des entgegengesetzten Leitfähigkeitstyps durch epitaktisches Aufwachsen aufgebracht wird.
  6. 6. Verfahren nach Ansprüchen 2-4, dadurch gekennzeichnet, daß das Verunreinigungsmaterial des entgegengesetzten Leitfähigkeitstyps nur bis zu einer solchen Tiefe in den Halbleiterkörper eingebracht wird, daß der im Halbleiterkörper zwischen den Zonen entgegengesetzten Leitfahigkeits-■fcyps gebildete pn-übergang teilweise noch im Gebiet erhöhter Verunreinigungskonzentration verläuft.
  7. 7. Verfahren nach Ansprüchen 2 und 5, dadurch gekennzeichnet, daß vor dem Aufbringen des epitaktisch aufgewachsenen Materials die Oberfläche des Halbleiterkörpers so weit abgetragen wird, bis die gewünschte Verunreinigungskonzentration an der Oberfläche erreicht ist.
  8. 8. Verfahren nach einem oder mehreren der Ansprüche 2-7, dadurch gekennzeichnet, daß zum Erzeugen des niederohmigen Gebietes Cp+) im Halbleiterkörper und der Zone entgegengesetzter Leitfähigkeit (n+) die Oberfläche des Halbleiterkörpers maskiert wird und die öffnungen in der Maske so eingestellt werden, daß das niederohmige Gebiet an der Oberfläche einen geringeren Flächenteil einnimmt als die Zone entgegengesetzter -Leitfähigkeit.
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß zum Maskieren der Oberfläche des Halbleiterkörpers nacheinander mehrere Isolierschichten aufgebracht werden und in diesen Isolierschichten Jeweils mit Hilfe der photolithographischen Technik gejvünschte öffnungen erzeugt werden, in denen die Oberfläche des Hälbleiterkörpers freiliegt.
    809810/1038
DE19631464703 1963-08-13 1963-08-13 Kapazitaetsdiode Granted DE1464703B2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEJ0024244 1963-08-13
DEJ0024244 1963-08-13

Publications (3)

Publication Number Publication Date
DE1464703A1 true DE1464703A1 (de) 1968-11-28
DE1464703B2 DE1464703B2 (de) 1973-04-19
DE1464703C3 DE1464703C3 (de) 1976-04-22

Family

ID=7201736

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631464703 Granted DE1464703B2 (de) 1963-08-13 1963-08-13 Kapazitaetsdiode

Country Status (3)

Country Link
DE (1) DE1464703B2 (de)
FR (1) FR1390594A (de)
GB (1) GB1042270A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999212A (en) * 1967-03-03 1976-12-21 Hitachi, Ltd. Field effect semiconductor device having a protective diode
US3579278A (en) * 1967-10-12 1971-05-18 Varian Associates Surface barrier diode having a hypersensitive {72 {30 {0 region forming a hypersensitive voltage variable capacitor
DE2405067C2 (de) * 1974-02-02 1982-06-03 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Herstellen einer Halbleiteranordnung

Also Published As

Publication number Publication date
FR1390594A (fr) 1965-02-26
GB1042270A (en) 1966-09-14
DE1464703B2 (de) 1973-04-19

Similar Documents

Publication Publication Date Title
DE2214935C2 (de) Integrierte MOS-Schaltung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2364752A1 (de) Halbleitervorrichtung
DE3022122C2 (de)
DE1229650B (de) Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE1077788B (de) Halbleiteranordnung mit mindestens einem PN-UEbergang und einem Driftfeld
DE1464703A1 (de) Kapazitaetsdiode
DE69634585T2 (de) Halbleiteranordnung mit schutzring und verfahren zur herstellung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1464703C3 (de)
DE1439758A1 (de) Verfahren zur Herstellung passivierter Transistoren mit nichtdiffundierter Basiszone in einem Halbleiterkoerper
DE2527076A1 (de) Integriertes schaltungsbauteil
DE1207010B (de) Flaechentransistor mit einem Halbleiterkoerper mit vier Zonen abwechselnd entgegengesetzten Leitungstyps, Verfahren zum Herstellen und Schaltung solcher Flaechentransistoren
DE2540354A1 (de) Als thermoionische injektionsdiode geeignete halbleiterstruktur
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2005940C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2742361A1 (de) Bipolarer lateraler transistor
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977