DE2060561C2 - Planartransistor - Google Patents

Planartransistor

Info

Publication number
DE2060561C2
DE2060561C2 DE19702060561 DE2060561A DE2060561C2 DE 2060561 C2 DE2060561 C2 DE 2060561C2 DE 19702060561 DE19702060561 DE 19702060561 DE 2060561 A DE2060561 A DE 2060561A DE 2060561 C2 DE2060561 C2 DE 2060561C2
Authority
DE
Germany
Prior art keywords
zone
base
emitter
planar transistor
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19702060561
Other languages
English (en)
Other versions
DE2060561A1 (de
Inventor
Hans Dipl.-Ing. 7803 Gundelfingen Keller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19702060561 priority Critical patent/DE2060561C2/de
Publication of DE2060561A1 publication Critical patent/DE2060561A1/de
Application granted granted Critical
Publication of DE2060561C2 publication Critical patent/DE2060561C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821Combination of lateral and vertical transistors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft einen Planartransistor nach dem Oberbegriff des Anspruchs 1.
Derartige Planartransistoren sind beispielsweise aus dem Buch von H. Salow u. a. »Der Transistor«, Berlin 1963, Seiten 193 bis 195, vgl. die Abbildungen 99a und b und die zugehörige Beschreibung bekannt.
Bekanntlich lassen sich Planartransistoren in großen Stückzahlen nicht gezielt mit gleichen Stromverstärkungsfaktoren herstellen. Es müssen Streuungen in Kauf genommen werden, so daß die Planartransistoren nach der Fertigstellung durch Messungen des Stromverstärkungsfaktors klassifiziert werden müssen. Diese Messungen können u. U. einen großen Teil der Selbstkosten ausmachen.
Obwohl bei der Herstellung der Planartransistoren die größtmögliche Präzision in bezug auf die Abmessungen eingehalten wird, lassen sich Streuungen nicht in einem solchen Ausmaß verringern, daß das Durchmessen jedes einzelnen Planartransistors und seine Klassifizierung überflüssig wird. Erschwert wird das Problem der Verringerung der Streuungen der Slromverstärkungsfaktoren noch dadurch, daß neben den Abmessungen auch Material- und Oberflächeneigenschaften, insbesondere die Oberflächenrekombination, eingehen, welche ebenfalls Streuungen unterworfen sind.
Der Erfindung liegt die Aufgabe zugrunde, einen Aufbau für Planartransistoren anzugeben, bei dem die Streuung seiner kennzeichnenden Größen in der Herstellung der Planartransistoren weniger stark in dem Stromverstärkungsfaktor eingeht als bei bekannten Transistoren, und dadurch die Streuung des Stromverstärkungsfaktors bei der Fertigung der Planartransistoren vermindert ist.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebene Ausbildung gelöst
ίο Ein Ausführungsbeispiel des Planartransistors nach dür Erfindung wird im folgenden anhand der Zeichnung erläutert, deren F i g. 2 im Schnitt einen Planartransistor nach der Erfindung zeigt Die Emitterzone 1 ist in die Basiszone 2 und letztere in die als Kollektorzone dienende Halbleiterscheibe 7 eingesetzt Dieser Aufbau ist der gleiche wie bei herkömmlichen bekannten Planartransistoren. Demgegenüber weist der Planartransistor nach der Erfindung neben der Emitterzone 1 eine weitere Zone 3 vom Leitfähigkeitstyp der Emitterzone auf. Deren Abstand 4 zur Emitterzone 1 ist kleiner als die Diffusionslänge der Minoritätsladungsträger, so daß die Emitterzone 1 die Basiszone 2 und die weitere Zone 3 einen lateralen Teiltransistor, d. h. einen Transistor mit im wesentlichen parallel zur Halbleiteroberf'iäche 6 erfolgenden Stromfluß der Minoritätsladungsträger bilden. Der übrige Teil des Planartransistors arbeitet dagegen in üblicher Weise mit im wesentlichen senkrecht zur Oberflächenseite 6 der Halbleiterscheibe 7 erfolgendem Stromfluß der Minori-
jo tätsladungsträger.
Üei dem Planartransistor nach der Erfindung ist ferner die weitere Zone 3 mit der Basiszone 2 elektrisch leitend verbunden. Dies erfolgt vorzugsweise mittels der Basiselektrode 5, welche den PN-Übergang zwischen
J5 der weiteren Zone 3 und der Basiszone 2 an der Halbleiteroberfläche überbrückt und üblicherweise aus einer Aluminiumschicht besteht. Vorzugsweise wird sie auf der der Emitterzone 1 abgelegenen Seile der weiteren Zone 3 auf der Oberflächenscite 6 der
♦o Halbleiterscheibe 7 angeordnet, so daß dort der PN-Übergang zwischen der weiteren Zone 3 und der Basiszone 2 kurzgeschlossen ist. In der Fig. 2 sind wie üblich der Basisanschluß mit S1 der Emitteranschluß mit E und der Kollektoranschluß mit C bezeichnet worden.
4ϊ Die Fig. 1 der Zeichnung zeigt ein Ersatzschaltbild des Planartransistors nach der Erfindung. Ti bedeutet der laterale Teiltransistor, während Tj der planare Teiltransistor mit im wesentlichen senkrecht zur Oberflächenseite 6 erfolgenden Minoritätsladungsso trägerstromfluß bedeutet. In der Fig. 1 sind gestrichelt noch Widerstände R] und /?2 angegeben, an denen die zum Betrieb erforderliche Spannung Ucc angelegt werden kann. Eine mit dessen Ersatzschaltbild übereinstimmende und in Form einer integrierten Halbleiterschaltung auszuführende Schaltung für eine Konstantstromquelle ist aus der Zeitschrift »IEEE Journal of Solid-State Circuits«, Bd. SC-4, Nr. 3, Juni 1969, Seiten 110 bis 122, insbesondere Fig. 2, 6 und 8 und zugehörige Abschnitte »Biasing« und »Current Sources and
so high-value Resistors«, bekannt, und der Planartransistor nach der Erfindung enthält eine Anwendung des Prinzips der bekannten Konstantslromquelle.
Bei der Herstellung des Planartransistors wird ein gewünschter Stromverstärkungsfaktor β des Planar-
b5 transistors durch die Bemessung des Stromverstärkungsfaktors des lateralen Teiltransistors T) eingestellt, vorzugsweise indem man die weitere Zone 3 sich mehr oder weniger über den Umfang der Emitterzone 1
erstrecken laßt Bei einer einmal entsprechend dem gewünschten Wert des Stromverstärkungsfaktors β gewählten Anordnung der weiteren Zone 3, im bevorzugten Beispiel also in erster Linie bei einer vorgegebenen Länge der die Emitterzone 1 umgebenden weiteren Zone 3, sind die Streuungen des Wertes des Stromverstärkungsfaktors im wesentlichen deshalb vermindert, weil Änderungen der Abmessungen dieser weiteren Zone 3 sich nur schwach in den Streuungen des Werts des Stromverstärkungsfaktors β äußern.
Ein besonderer Vorteil der Planartransistoren nach der Erfindung ist ferner, daß bei ihrer Herstellung keine zusätzlichen Arbeitsgänge gegenüber der üblichen Herstellung bekannter Planartransistoren erforderlich sind, da sämtliche Arbeitsgänge zur Herstellung der weiteren Zone 3 gleichzeitig mit denen ausgeführt werden können, die zur Herstellung der Emitterzone ohnehin erforderlich sind.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Planartransistor, bei dem in die die Kollektorzone aufweisende Halbleiterscheibe die Basiszone von der einen Oberflächenseite her in die Halbleiterscheibe eingesetzt ist und innerhalb der Basiszone die Emitterzone von dieser einen Oberflächenseite her in die Halbleiterscheibe eingesetzt ist und bei dem eine Emitterelektrode die Emitterzone, eine Basiselektrode die Basiszone und eine Kollektorelektrode die Kollektorzone ohmisch kontaktiert, dadurch gekennzeichnet, daß innerhalb der Basiszone (2) eine weitere Zone (3) vom Leitfähigkeitstyp der Emitterzone in einem Abstand von der Emitterzone von weniger als eine Diffusionslänge der Minoritätsladungsträger angeordnet ist, und daß diese weitere Zone (3) vom Leitfähigkeitstyp der Emitterzone (1) mit der Basiszone (2) elektrisch leitend verbunden ist.
2. Planartransistor nacn Anspruch 1, dadurch gekennzeichnet, daß die weitere Zone (3) vom Leitfähigkeitstyp der Emitterzone (1) mit der Basiszone (2) durch die sie beide ohmisch kontaktierende Basiselektrode (5) elektrisch leitend verbunden ist.
3. Planartransistor nach Anspruch 2, dadurch gekennzeichnet, daß die weitere Zone (3) vom Leitfähigkeitstyp der Emitterzone (1) mit der Basiszone (2) durch die Basiselektrode (5) in dem der Emitterzone (1) abgelegenen den PN-Übergang zwischen der weiteren Zone (3) mit der Basiszone (2) enthaltenden Teil der Oberflächenseite (6) der Halbleiterscheibe (7) elektrisch leitend verbunden ist.
4. Planartransistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die weitere Zone (3)die Emitterzone(l)umgibt.
DE19702060561 1970-12-09 1970-12-09 Planartransistor Expired DE2060561C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19702060561 DE2060561C2 (de) 1970-12-09 1970-12-09 Planartransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19702060561 DE2060561C2 (de) 1970-12-09 1970-12-09 Planartransistor

Publications (2)

Publication Number Publication Date
DE2060561A1 DE2060561A1 (de) 1972-06-29
DE2060561C2 true DE2060561C2 (de) 1982-05-27

Family

ID=5790437

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702060561 Expired DE2060561C2 (de) 1970-12-09 1970-12-09 Planartransistor

Country Status (1)

Country Link
DE (1) DE2060561C2 (de)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL260481A (de) * 1960-02-08

Also Published As

Publication number Publication date
DE2060561A1 (de) 1972-06-29

Similar Documents

Publication Publication Date Title
DE1614373C2 (de)
DE1514254B2 (de) Halbleiterbauelement
DE1294558B (de) Hochspannungsgleichrichter und Verfahren zum Herstellen
DE1764712A1 (de) Widerstandskoerper fuer eine integrierte Schaltung
DE3119288A1 (de) Halbleiteranordnung
DE3206060A1 (de) Halbleiteranordnung
DE2060561C2 (de) Planartransistor
DE2026036A1 (de) pn-Planarhalbleiterelement für hohe Spannungen
DE3785575T2 (de) Strombegrenzte halbleiterschaltung.
DE1614248C3 (de) Sperrschicht-Feldeffekttransistor, Verwendung desselben in einer Schaltung zur Verstärkung elektrischer Signale und Verfahren zu seiner Herstellung
DE69005928T2 (de) Integrierte Schaltung mit Stromdetektion.
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE2606885A1 (de) Halbleiterbauteil
DE2263091C2 (de) Feldeffekttransistor
DE1918557A1 (de) Integrierter Schaltkreis
DE1639458B1 (de) Halbleiteranordnung
DE3245178A1 (de) Symmetrischer temperatursensor
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung
DE2042586B2 (de) Halbleitereinrichtung mit mindestens einem Feldeffekttransistor
DE2348262A1 (de) Integrierte halbleiterschaltung
DE1936746A1 (de) Halbleiterresonanzkreis
DE2324554C2 (de)
DE1514254C (de) Halbleiterbauelement
DE1919507C3 (de) Kondensatorüberladungsvorrichtung
DE1514859C3 (de) Mikrominiaturisierte integrierte Halbleiterschaltungsanordnung

Legal Events

Date Code Title Description
D2 Grant after examination
8339 Ceased/non-payment of the annual fee