DE1614248C3 - Sperrschicht-Feldeffekttransistor, Verwendung desselben in einer Schaltung zur Verstärkung elektrischer Signale und Verfahren zu seiner Herstellung - Google Patents

Sperrschicht-Feldeffekttransistor, Verwendung desselben in einer Schaltung zur Verstärkung elektrischer Signale und Verfahren zu seiner Herstellung

Info

Publication number
DE1614248C3
DE1614248C3 DE1614248A DEN0030505A DE1614248C3 DE 1614248 C3 DE1614248 C3 DE 1614248C3 DE 1614248 A DE1614248 A DE 1614248A DE N0030505 A DEN0030505 A DE N0030505A DE 1614248 C3 DE1614248 C3 DE 1614248C3
Authority
DE
Germany
Prior art keywords
layer
zone
conductivity type
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1614248A
Other languages
English (en)
Other versions
DE1614248B2 (de
DE1614248A1 (de
Inventor
Alfons Matthijs Reinier Van Nijmegen Iersel (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1614248A1 publication Critical patent/DE1614248A1/de
Publication of DE1614248B2 publication Critical patent/DE1614248B2/de
Application granted granted Critical
Publication of DE1614248C3 publication Critical patent/DE1614248C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Element Separation (AREA)

Description

Die Erfindung betrifft einen Sperrschicht-Feldeffekttransistor, der in einem an eine Hauptoberfläche grenzenden Teil eines Halbleiterkörpers ausgebildet ist, wobei dieser Teil des Halbleiterkörpers einen ersten Leitungstyp aufweist, wobei Source- und Drain-Zonen vom zweiten Leitungstyp an die Hauptoberfläche angrenzen und durch eine dünner als die Source- und Drain-Zonen ausgebildete Kanalzone vom zweiten Leitungstyp miteinander verbunden sind, wobei ferner wenigstens eine Gate-Elektrode vorgesehen ist und Gate-Elektrodenzonen vom ersten Leitungstyp an die Kanalzone angrenzen und der Teil des ersten Leitungstyps zu einer Gate-Elektrodenzone gehört und wobei außerdem die Hauptoberfläche mit einer Isolierschicht bedeckt ist und auf der Isolierschicht aufgebrachte Metallschichten vorgesehen sind, die einerseits mit Anschlußleitern verbunden sind, andererseits über Öffnungen in der Isolierschicht die Source- bzw. Drain-Zone kontaktieren und die wenigstens teilweise über dem zu einer Gate-Elektrodenzone gehörenden Teil vom ersten l.eitungstyp verlaufen. Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung eines solchen Fekleffekttransislors und eine Verwendung eines solchen Feldeffekttransistors in einer
l'i-ldi'lli kiti.insisiuren sind bck.iiini (/.H
Automatik [1965], 5,178—181) und sind zur Verstärkung elektrischer Signale verwendbar, wobei z. B. die Source für den Eingangskreis und den Ausgangskreis gemeinsam ist, und wobei die zu verstärkenden elektrischen Signale dem Gate zugeführt und die verstärkten Signale dem Drain entnommen werden. Dabei bildet die zum Drain gehörende, auf der Isolierschicht liegende Metallschicht eine Kapazität mit dem unter der Isolierschicht liegenden, zum Gate gehörenden Teil des einen Leitungstyps.
Der Erfindung liegt unter anderem die Erkenntnis zugrunde, daß diese Kapazität eine Rückkopplung herbeiführt, wodurch die mögliche Verstärkung des Feldeffekttransistors insbesondere bei hohen Frequenzen beschränkt wird, und daß diese Rückkopplung herbeiführende Kapazität in einfacher Weise, wenigstens größtenteils, aufgehoben werden kann.
Gerade bei zum Verstärken von Signalen mit hohen Frequenzen bestimmten Feldeffekttransistoren sind die Metallschichten notwendig, um mit ihnen Zuführungsleiter zu verbinden, da die Elektrodenzonen mit Rücksicht auf Störkapazitäten klein sind und Zuführungsleiter demnach nicht direkt mit den Elektrodenzonen selbst verbunden werden können.
Es sind Bipolar-Transistoren bekannt (VDI-Nachrichten [28.4.1965] 17,13), bei denen die Rückwirkungskapazität zwischen einer Kontaktschicht und der Kollektorzone durch eine unter der Kontaktschicht angeordnete Abschirmelektrode beseitigt wird. Es handelt sich dabei um ein bipolares Element mit grundsätzlich anderem Ladungstransportmechanismus.
Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekttransistor der eingangs genannten Art zu schaffen, bei dem die erwähnte Rückkopplung herbeiführende Kapazität, wenigstens größtenteils, aufgehoben ist.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der von einer der Metallschichten bedeckte Teil der Isolierschicht wenigstens teilweise auf einer leitenden Abschirmschicht liegt, wobei zwischen der Abschirmschicht und dem Teil des ersten Leitungstyps eine Sperrschicht vorhanden ist und wobei Mittel zur elektrischen Verbindung der Abschirmschicht mit der anderen Metallschicht vorgesehen sind.
Wird der Feldeffekttransistor nach der Erfindung z. B. auf die besprochene Weise zur Verstärkung elektrischer Signale verwendet, wobei unter der zum Drain gehörenden Metallschicht die Abschirmschicht liegt, die mit der zur Source gehörenden Metallschicht elektrisch verbunden ist, so ist wenigstens ein großer Teil der die erwähnte Rückkopplung herbeiführenden Kapazität durch eine Kapazität zwischen Source und Drain und durch eine (Dioden-) Kapazität zwischen der Source und dem Gate ersetzt Diese Kapazitäten sind nicht störend oder wenigstens in viel geringerem Maße, als die die Rückkopplung herbeiführende Kapazität.
Die Abschirmschicht kann aus einer Metallschicht bestehen, wobei die Sperrschicht aus der auf den Halbleiterkörper aufgebrachten Isolierschicht, z. B. aus Siliziumoxyd oder Siliziumnitrid, besteht.
Eine wichtige Ausgestaltung der Erfindung ist dadurch gekennzeichnet, daß die Abschirmschicht aus einer Oberflächenzone des entgegengesetzten Leitungstyps besteht und die Sperrschicht von dem PN-Übergang gebildet wird, den diese Oberflächenzone mit dem Teil des einen Leitungstyps bildet Dabei tritt der Vorteil auf, daß während der Herstellung die Abschirmschicht gleichzeitig mit den Elektrodenzonen durch Diffusion eines Aktivators gebildet werden kann und auch wie sich aus Nachfolgendem ergeben wird, eine besonders günstige elektrische Verbindung zwischen der Abschirmschicht und der anderen Metallschicht möglich wird.
Die Abschirmschicht kann auf verschiedene Weise elektrisch mit der anderen Metallschicht verbunden sein. Der Feldeffekttransistor kann z. B. mit einer Umhüllung versehen sein, in der sich der Halbleiterkörper befindet und bei der mit den Metallschichten und der Gate-Elektrode verbundene Zuführungsleiter durch die Umhüllung hinausgeführt sind, und weiterhin ein mit der Abschirmschicht verbundener Zuführungsleiter durch die Umhüllung hinausgeführt und außerhalb der Umhüllung mit dem Zuführungsleiter der anderen Metallschicht verbunden ist
Die Verbindung kann auch innerhalb der Hülle angebracht sein, wobei dann ein zusätzlicher anzuschließender Zuführungsleiter für die Abschirmschicht entbehrlichist
Die Abschirmschicht kann vorteilhaft mit der anderen Metallschicht mittels eines auf die Isolierschicht aufgebrachten Metalleiters elektrisch verbunden sein.
Besteht die Abschirmschicht aus einer Oberflächenzone des entgegengesetzten Leitungstyps, so kann mit großem Vorteil die elektrische Verbindung im Halbleiterkörper angebracht sein, und eine wichtige Ausführungsform, bei der die Abschirmschicht aus einer Oberflächenzone besteht, ist daher dadurch gekennzeichnet, daß die andere Metallschicht mit der Abschirmschicht elektrisch verbunden ist über die mit dieser Metallschicht verbundene Elektrodenzone und eine diese Elektrodenzone mit der Abschirmschicht verbindende Verbindungszone, die aus einer Oberflä-
J5 chenzone des entgegengesetzten Leitungstyps besteht. Dies macht im allgemeinen einen kompakten Aufbau möglich, wobei während der Herstellung die Elektrodenzonen, die Abschirmschicht und die Verbindungszone gleichzeitig, z. B. durch Diffusion eines Aktivators, gebildet werden können.
Eine sich in der Praxis besonders günstig erwiesene Ausführungsform eines Feldeffekttransistors nach der Erfindung ist dadurch gekennzeichnet, daß wenigstens drei nebeneinanderliegende Elektrodenzonen vorhanden sind, die abwechselnd mit der einen und mit der anderen Metallschicht verbunden sind, wobei die Metallschichten ein interdigitales Muster bilden und zwischen zwei aufeinanderfolgenden Elektrodenzonen stets eine Kanalzone vorhanden ist, während die mit der
so anderen Metallschicht verbundenen Elektrodenzonen durch Verbindungszonen mit der unter der einen Metallschicht liegenden Abschirmschicht verbunden sind. Die elektrischen Eigenschaften einer solchen Ausführungsform sind sehr günstig und ein kompakter Aufbau ist möglich.
Vorzugsweise liegt die Kanalzone unter einer Oberflächenzone des einen Leitungstyps, die an den Teil des einen Leitungstyps anschließt und dadurch zur Gate-Elektrodenzone gehört. Hierdurch ist die Kanalzone zwischen zwei Elektrodenzonen völlig von der Gate-Elektrodenzone umgeben, was die elektrischen Eigenschaften des Feldeffekttransistors günstig beeinflußt.
Bemerkt wird, daß mehr als eine Gate-Elektrodenzone vorhanden sein kann; die Kanalzone kann z. B. zwischen zwei getrennt anzuschließenden Gate-Elektrodenzonen liegen.
Die Erfindung bezieht sich weiterhin auf die
Verwendung des Feldeffekttransistors nach der Erfindung in einer Schaltung zur Verstärkung elektrischer Signale, bei der die Abschirmschicht und die andere Metallschicht für den Eingangskreis und den Ausgangskreis gemeinsam sind, wobei die zu verstärkenden Signale der Gate-Elektrode zugeführt und die verstärkten Signale der einen Metallschicht, unter der sich die Abschirmschicht befindet, entnommen werden.
Die Erfindung betrifft weiterhin ein Verfahren zur Herstellung eines Feldeffekttransistors nach der Erfindung, das dadurch gekennzeichnet ist, daß der Teil des einen Leitungstyps mit den Zonen des entgegengesetzten Leitungstyps dadurch hergestellt wird, daß von einem Halbleiterkörper ausgegangen wird, der aus einem Substrat des einen Leitungstyps besteht, auf das eine epitaxiale Schicht des entgegengesetzten Leitungstyps mit einem größeren spezifischen Widerstand als der des Substrats aufgebracht ist, worauf durch Diffusion von Aktivatoren in die Oberfläche der epitaxialen Schicht, wobei Teile dieser Oberfläche gegen Diffusion der Aktivatoren maskiert sind, der Leitungstyp in der epitaxialen Schicht vom entgegengesetzten in den einen Leitungstyp umgewandelt wird, ausgenommen in durch die Maskierung bedingten Schichtteilen, welche die Zonen des entgegengesetzten Leitungstyps bilden. Der Teil des einen Leitungstyps mit den Zonen des entgegengesetzten Leitungstyps wird so auf besonders einfache Weise hergestellt, wobei die Zonen des entgegengesetzten Leitungstyps einen höheren spezifischen Widerstand haben als das angrenzende Substrat des einen Leitungstyps. Letzteres ist insbesondere wichtig für die Kanalzone im Zusammenhang mit günstigen elektrischen Eigenschaften des Feldeffekttransistors.
Man kann auch von einem Halbleiterkörper ausgehen, der völlig vom einen Leitungstyp ist, und durch Diffusion von den entgegengesetzten Leitungstyp herbeiführenden Aktivatoren die Zonen entgegengesetzten Leitungstyps anbringen. Dann ist aber die Herstellung von Zonen entgegengesetzten Leitungstyps mit einem höheren spezifischen Widerstand als der des umgebenden Teiles des Leitungstyps viel schwerer.
Die Erfindung wird anhand der Zeichnungen an einigen Ausführungsbeispielen näher erläutert. Es zeigt
F i g. 1 die Draufsicht eines Ausführungsbeispiels eines Feldeffekttransistors nach der Erfindung;
Fig.2 einen Querschnitt gemäß der Linie H-II der
F i g. 3 einen Querschnitt gemäß der Linie HI-III der
F i g. 4 einen Querschnitt gemäß der Linie IV-IV der Fig. 1;
F i g. 5 eine Schaltung mit einem Feldeffekttransistor nach der Erfindung;
Fig.6 eine Draufsicht eines weiteren Ausführungsbeispiels eines Feldeffekttransistors nach der Erfindung;
F i g. 7 einen Querschnitt gemäß der Linie VII-VII der F i g. 6 und
Fig.8 einen Querschnitt durch ein gegenüber den F i g. 6 und 7 etwas modifiziertes Ausführungsbeispiel.
Der Feldeffekttransistor nach F i g. 1 bis 4 besitzt einen Halbleiterkörper 1 mit einem Teil 2 eines Leitungstyps, der mit einer Isolierschicht 3 bedeckt ist Im Teil 2 ist die Feldeffekttransistorstruktur angebracht, deren Source bzw. Drain eine Elektrodenzone 4, hier mehrere Elektrodenzonen 4, bzw. eine Elektrodenzone 5, hier mehrere Elektrodenzonen 5, enthalten, bestehend aus an die Isolierschicht angrenzenden Oberflächenzonen des entgegengesetzten Leitungstyps und auf der Isolierschicht liegenden Metallschichten 6 bzw. 7, mit denen Anschlußleiter 8 bzw. 9 verbunden sind (deutlichkeitshalber nur in Fig.3 dargestellt) und die
über öffnungen 10 bzw. 11 in der Isolierschicht 3 mit den Elektrodenzonen 4 bzw. 5 verbunden sind. Die Metallschichten 6 und 7 erstrecken sich bis über den Teil 2 eines Leitungstyps. Die Elektrodenzonen 4 und 5 sind durch eine Kanalzone 12, die dünner als die Elektrodenzonen 4 und 5 ist, miteinander verbunden. Der Teil 2 eines Leitungstyps gehört samt der metallenen Trägerplatte 20 zur Gate-Elektrode der Feldeffekttransistorstruktur.
Bemerkt wird, daß in F i g. 1 die unter der Isolierschicht 3 liegende und an diese Schicht angrenzenden Zonen durch gestrichelte Linien angedeutet sind.
Nach der Erfindung liegt der von einer Metallschicht 7 bedeckte Teil der Isolierschicht 3 größtenteils auf der leitenden Abschirmschicht 13, wobei zwischen der Abschirmschicht und dem Teil 2 eine Sperrschicht 14 vorhanden ist. Im vorliegenden Ausführungsbeispiel besteht die Abschirmschicht 13 aus einer Oberflächenzone vom entgegengesetzten Leitungstyp, während die Sperrschicht 14 den zwischen der Schicht 13 und dem Teil 2 gebildeten PN-Übergang darstellt
Weiterhin sind Mittel zur elektrischen Verbindung der Abschirmschicht 13 mit der anderen Metallschicht 6 vorgesehen. Im vorliegenden Ausführungsbeispiel ist die andere Metallschicht 6 mit der Abschirmschicht 13 elektrisch verbunden über die mit der Metallschicht 6 verbundenen Elektrodenzonen 4 und diese Zonen mit der Abschirmschicht 13 verbindende Verbindungszonen 15, die aus einer Oberflächenzone vom entgegengesetzten Leitungstyp bestehen.
Da die Elektrodenzonen 4 und 5, die Verbindungszonen 15 und die Abschirmschicht 13 den gleichen Leitungstyp haben, können sie bei der Herstellung gleichzeitig durch Diffusion eines Aktivators gebildet werden, während für die Verbindung der anderen Metallschicht 6 mit der Abschirmschicht 13 keine weiteren Maßnahmen notwendig sind. Weiterhin ist die Konfiguration der Vorrichtung nach F i g. 1 bis 4 kompakt, was u.a. dadurch möglich ist, daß keine Anschlußleiter mit der Abschirmschicht 13 verbunden zu werden brauchen.
Die Abschirmschicht 13 macht es möglich, die Kapazität zwischen der Metallschicht 7 und dem Teil 2 (der Gate-Elektrode), die im Betrieb der Vorrichtung Rückkopplung herbeiführt, größtenteils aufzuheben, wie es nachfolgend noch näher erläutert werden wird.
Die Vorrichtung enthält eine gerade Zahl (acht) Elektrodenzonen, die nebeneinander liegen, und abwechselnd mit einer Metallschicht 6 (die Elektrodenzonen 4) und mit der anderen Metallschicht 7 (die Elektrodenzonen 5) verbunden sind, wobei die Metallschichten 6 und 7 ein interdigitales Muster bilden und zwischen zwei aufeinanderfolgenden Elektrodenzonen 4 und 5 stets eine Kanalzone 12 vorhanden ist. Jede mit der anderen Metallschicht 6 verbundene Elektrodenzone 4 ist durch eine Verbindungszone 15 mit der unter einer Metallschicht 7 liegenden Abschirmschicht 13 verbunden. Diese Konfiguration macht besonders günstige elektrische Eigenschaften möglich. Weiterhin wird durch Anwendung mehrerer nebeneinanderliegender Zonen ein kompakter Aufbau begünstigt
Die Kanalzone 12 liegen unter den Oberflächenzonen 21 eines Leitungstyps, die an den Teil 2 eines
Leitungstyps anschließen und daher zur Gate-Elektrode 2, 20, 21 gehören. Hierdurch ist eine Kanalzone 12 in einem Schnitt durch die ,Zone senkrecht zur Zeichenebene in F ig: 2 von der zur Gate-Elektrode gehörenden Zone 2, 21 völlig: umgeben,· was die elektrischen Eigenschaften des Transistors günstig beeinflußt. ■ .
Bei Abwesenheit der Zonen 21* .wobei die Kanalzonen 12 die gleiche Stärke wie die Elektrodenzonen 4 und 5 haben, bilden die Elektrodenzonen■ 4 und 5, die Kanalzonen .12, ,die; Verbindungszonen 15 um die Abschirmschicht 13, ein zusammenhängendes Muster von Oberflächenzonen. Während ,derτ Herstellung können diese Zonen gleichzeitig dadurch gebildet werden, daß eine Oberflächenzone mit diesem zusammenhängenden .Muster; =. z. B. durch Diffusion eines Aktivators, im Teil 2 hergestellt wird. Darauf können die Zonen 21 durch Diffusion eines anderen Aktivators gleichzeitig gebildet werden. Sämtliche gewünschten Zonen sind dann in .nur zwei Diffusionsbehandlungen zustandegekommen.; ; :; .κ, . ■:; ;i-.v:
. Nachstehend wird· die Herstellung des Ausführungsbeispiels nach F ig. 1 bis 4 näher besprochen.
Man kann von einer mit einer Siliziumoxydschicht / bedeckten Siliziumplätte eines. .Leitungstyps ausgehen, in der: Oxydschicht eine öffnung anbringen, die dem erwähnten zusammenhängenden Muster entsprechen, das die Zonen 4, 5, 12, 13 und 15.bilden, und durch Diffusion eines Aktivators die diffundierten Zonen vom [ entgegengesetzten Leitungstyp herstellen. Dabei ist es aber schwer,Zonen mit einem höheren spezifischen Widerstand zu erzielen: als-der des umgebenden Teiles eines Leitungstyps. Es wird daher vorzugsweise wie : folgt verfähreni ■ ■.·■. :---.i',.,,-■■ ..'·■' ·. .·■ ., -: ■. ·
; Es wird von einem P-Siliziumsubstrat mit Abmessungen von etwa 240 χ 450 χ 450 μπι und mit einem ■ spezifischen Widerstand von etwa 0,02 Qcm ausgegan- ; gen, auf das eine epitaxiale N-Siliziumschicht mit einem spezifischen Widerstand von etwa 2 Ωοπι und einer Stärke von etwa 5 μηι angebracht ist und wobei die epitaxiale Siliziumschicht mit einer Siliziumoxydschicht mit z. B. einer Stärke von etwa 0,2 μπι überzogen ist.
Die Siliziumoxydschicht wird auf eine in der Halbleitertechnik übliche Weise, z. B. mit Hilfe eines photohärtenden Lacks und eines Ätzmittels, selektiv j j. weggeätzt, wobei ein Teil der Oxydschicht zurückbleibt, deren Form dem vorgenannten zusammenhängenden Muster der Zonen 4,5,12,13 und 15 entspricht.
Der nicht mehr von der Oxydschicht bedeckte Teil der epitaxialen Schicht wird anschließend dadurch \ P-leitend gemacht, daß in üblicher Weise ein P-Aktivator, z. B. Bor, in die Oberfläche der epitaxialen Schicht eindiffundiert wird, worauf unter der Oxydschicht der Teil der epitaxialen Schicht mit dem ungeändert gebliebenen Leitungstyp das zusammenhängende Muster der Zonen 4,5,12,13 und 15 bildet.
Darauf werden in üblicher Weise durch Eindiffundieren eines P-Aktivators, wie Bor, und mit Hilfe von üblichen Maskierungstechniken, die P-Ieitenden Oberflächenzonen 21 angebracht, die an den P-leitenden Teil j 2 anschließen.
Die Grenzfläche zwischen dem Substrat und der ; epitaxialen Schicht ist einfachheitshalber nur in F i g. 3
ι durch eine gestrichelte Linie 60 angedeutet, wobei 61
: das Substrat und 62 die epitaxiale Schicht ist.
Die N-leitenden Zonen (15,13 in Fig.3) sind etwas dünner als die epitaxiale Schicht 62, da während der Diffusionsbehandlungen Eindiffusion vom Substrat aus in die epitaxiale Schicht erfolgt
; Die N-leitenden Zonen 4, 5, 13, und 15 haben schließlich eine Stärke von etwa 3,5 μπι, die Kanalzonen 12 haben, eine Stärke von etwa i,5 μπι, während die P-leitenden Zonen 21 etwa2 μπ^ΒΓ^πκΙ. ..·:. . . ..
Anschließend ,wird dafür gesorgt, daß die ganze Oberfläche der epitaxialen Schicht 62 wieder mit einer. Siliziumoxidschicht bedeckt -wird, worauf .in der Oxydschicht 3 die öffnungen. 10 und 11 angebracht werden. Durch Eindiffusion · eines N-Aktivators, z. B.
ίο Phosphor, wird eine an die öffnungen angrenzende niedrigohmige N-leitende Schicht mit einer Stärke von etwa 1 μπι erzielt, um eine gute Kontaktierung mit den aufzubringenden Metallschichten, zu ermöglichen. Die öffnungen werden gereinigt, worauf über die Öxydschicht 3 und in.den öffnungen 10 und 11 eine Aluminiumschicht mit einer \ Stärke von. ;etwa 0,4 μΐη, z.B. durch Aufdampfen,^ angebracht ; wird Durch selektives Ätzen werden Teile der Aluminiumschicht wieder entfernt, wobei die interdigitalen Metallschich-
2» ten6und7zurückbleiben. :. :·■■■'■'..
Auf eine in der Halbleitertechnik übliche Weise wird die Siliziumplatte 1 auf einem Metallträger 20, z.B. durch Löten und/oder Aufschmelzen, befestigt. Dieser Träger kann als Anschlußkontakt für die Gate-Elektrode dienen. Es ist einleuchtend, daß auch ein Anschlußleiter über eine öffnung in der Isolierschicht 3 mit der zur Gate-Elektrode gehörenden Zone 2 bzw. 21 verbunden
werdenkann. :,--.:..:. . . - ^ : ■ : ■■..·■.-.■■.
Gleichfalls in üblicher Weise werden z. B. drahtförmi-
y> ge Anschlußleiter 8 und 9, ζ. B. durch Druckverbinden (pressure bonding), mit den · Metallschichten 6 und 7 verbunden.
Die in F i g. 1 durch die Pfeile 22 bis 27 bezeichneten Abmessungen betragen etwa 112,μπι, 140.μπι, 180 μπι, 100 μπι, 100 μπι bzw. 204 μπι.
In F i g. 2 beträgt die Breite der Zonen 21 etwa 4 μπι. Die Breite der öffnungen 10 und H beträgt etwa 6 μπι.
Der Feldeffekttransistor nach den F i g. 1 bis 4 kann auf übliche Weise in einer Hülle untergebracht sein.
Fig.5 zeigt schematisch ein Ausführungsbeispiel einer Schaltung mit einem Feldeffekttransistor F nach dem besprochenen Ausführungsbeispiel. Die Anschlußleiter des Transistors haben in F i g. 5 die gleichen Bezugszeichen wie in F i g. 1 bis 4.
Der Anschlußleiter 8 ist über einen Widerstand R\ von etwa 3 kQ, der durch die Kapazität G entkoppelt ist, an einem Bezugspotentiäl, hier an Erde, angelegt. Der Anschlußleiter 9 ist über den Widerstand R2 von etwa 5 kCl an einer positiven Spannung von etwa 15 V angelegt.
Der Eingangskreis und der Ausgangskreis, deren Einzelheiten für die Erfindung nicht wesentlich sind, werden an die Klemmen P und Q bzw. die Klemmen R und 5 angeschlossen.
Die Abschirmschicht 13 und die andere Metallschicht 6 sind daher über den Anschlußleiter 8 gemeinsam für den Eingangskreis und den Ausgangskreis, wobei die zu verstärkenden Signale über den Anschlußleiter 20 der Gate-Elektrode mit den Zonen 2 und 21 zugeführt und die verstärkten Signale über den Anschlußleiter 9 der einen Metallschicht 7, unter der sich die Abschirmschicht 13 befindet, entnommen werden.
Die Kapazität C2 ist die (Dioden-) Kapazität, welche die Abschirmschicht 13 mit dem Teil 2 der Gate-Elektrode bildet, und die Kapazität C3 ist die Kapazität zwischen der Metallschicht 7 und der Abschirmschicht 13. Diese Kapazitäten sind in der Praxis gewöhnlich nicht störend.
909 514/6
Bei Abwesenheit der Abschirmschicht 13 würde anstelle der Kapazitäten C2 und d die Kapazität G zwischen der Metallschicht/ und dem Teil 2 der Gate-Elektrode auftreten. Diese Kapazität C* verursacht Rückkopplung und - beschränkt dadurch die mögliche Verstärkung. '.·· ~-·'. .;.-■-.. ■■.:-.<
Festgestellt wurde, daß beim beschriebenen Ausführungsbeispiel, :aber ohne die Abschirmschicht 13 die gesamte Rückkopplung herbeiführende Kapazität etwa 1,4 pF und "in Anwesenheit der Abschirmschicht 0,5 pF beträgt, wodurch eine Verstärkung bis etwa dreifach höherer Frequenzen möglich wird.: ' ■ ': ·.■'■:
-Anschließend "·'· wird ■■" anhand 'der Pig. 6 und 7 schematisch ein Aüsführungsbeispiel-eines Feldeffekttransistors nach'der: Erfindung besprochen; bei dem die Abschirmschicht außerhalb des Hälbleiterkörpers mit der anderenMetallschicht verbünden ist/ '
Der Halbleiterkörper 31 besitzt einen Teil 32 eines Leitungstyps; in dem" die Elektrodenzörien 34 und 35 vom entgegengesetzten Leitungstyp gebildet sind, die von der unter den Oberflächenzorie 41 eines Leitungstyps liegenden Kanalzohe 47 vom entgegengesetzten Leitüngstyp verbunden sind. Die Zone 41 schließt an derhTeiI32an. : ■--'■ '■'■■"■■■'■ ' ■.■:■:■.
In der Isolierschicht 33 sind Öffnungen 42 und 43 angebracht, über welche die auf der Isolierschicht 33 liegenden Metallschichten 36 und 37 mit den Elektrodenzonen 34 und 35 verbunden sind.
Unter der· einen Metallschicht 37 und der Isolierschicht 33 ist die aus einer Oberflächenzone vom entgegengesetzten Leitungstyp bestehende Abschirmschicht 40 angebraqht. - ■
Die Abschirmschicht 40 ist mit der anderen Metallschicht 36 mittels des auf der Isolierschicht 33 angebrachten Metalleiters 45 elektrisch verbunden, der über die öffnung 44 in der Isolierschicht 33 mit der Abschirmschicht 40 Kontakt macht. ;.;. :. ...
Anschlußleiter 38 und. 37; deutlichkeitshalber nur. in Fig. 7 dargestellt, sind mit den Metallschichten: 36 und 37 verbundene und :den Halbleiterkörper ist auf einem Metallkörper 50 befestfgt; der :äls Anschlußleiter für die Zonen 32 und 41 der Gate-Elektrode dienen kann.;. ? ~ :
Das Ausführungsbeispiel'nach Fig.6:und:7 kann auf ähnliche Weise hergestellt und auf;ähnliche Weise ;in eine Schaltungi.aufgenommen werden wie anhand:des vorhergehenden Ausführungsbeispiels besprochen wurde:·· ■■··:.- ν.:-:/;:.·;· .-■'■ ^ ^ ■■ ^--'i: ■--;, "-^i, Bemerkt wird, daß an die Isolierschicht 33 angrenzen-.
de Oberflächenzonen durch:ge&trichelte Linien.ange^ deutet sind: -:i;;;.C L·--, ■.; vl-..--:i-':jj..-'y; :f >;·.:"; :■;, .·:■■ . ::: ■■>.-.
Anstelle einer aus einer-·: öberflächenzone: ? des Hälbleiterkörpers 31 bestehende AbschirmschichtW ist auch eine aus einer Metallschicht bestehende Abschirmschicht verwendbar. Die Draufsicht nach Fig.6 bleibt dann praktisch gleich, während der.Schnitt nach F.ig. 7 durch denjenigen : nach F i g.;8"; ersetzt .-.wird. -: Die Abschirmschicht 40 ist eine auf. die. Isolierschicht 33 aufgebrachte Metallschicht, die selber wieder.von einer Isolierschicht^ überzogen; ist, welche die Metallschicht 37 trägt. Die öffnung 44 ist in diesem Falle in: der Isolierschicht 49 angebracht Die Isolierschieht.33 bildet die Sperrschicht zwischen der Abschirmschicht 40 und demTeil32. ,-:;;·:---:. ·.:■■-.■:.·^:,:-;-.: ~.:-.:::hi:■·;":.;;■;;*;■■: Besteht die Sperrschicht 40 aus Aluminium, so kann die Isolierschicht 49 z. B. aus Aluminiumoxyd bestehen. Die Isolierschicht 49 kann auch aus einem;photohärtenden Lack oder aus Materialien, wie Siliziumoxyd, bestehen.
. Hierzu 3 Blatt Zeichnungen

Claims (9)

Patentansprüche:
1. Sperrschicht-Feldeffekttransistor, der in einem an eine Hauptoberfläche grenzenden Teil eines Halbleiterkörpers ausgebildet ist, wobei dieser Teil des Halbleiterkörpers einen ersten Leitungstyp aufweist, wobei Source- und Drain-Zonen vom zweiten Leitungstyp an die Hauptoberfläche angrenzen und durch eine dünner als die Source- und Drain-Zonen ausgebildete Kanalzone vom zweiten Leitungstyp miteinander verbunden sind, wobei ferner wenigstens eine Gate-Elektrode vorgesehen ist und Gäte-Elektrodenzonen vom ersten Leitungstyp an die Kanalzone angrenzen und der Teil des ersten Leitungstyps zu einer Gate-Elektrodenzone gehört und wobei außerdem die Hauptoberfläche mit einer Isolierschicht bedeckt ist und auf der Isolierschicht aufgebrachte Metallschichten vorgesehen sind, die einerseits mit Anschlußleitern verbunden sind, andererseits über Öffnungen in der Isolierschicht die Source- bzw. Drain-Zone kontaktieren und die wenigstens teilweise über dem zu einer Gate-Elektrodenzone gehörenden Teil vom ersten Leitungstyp verlaufen, dadurch gekennzeichnet, daß der von einer der Metallschichten (6 bzw. 7; 36 bzw. 37) bedeckte Teil der Isolierschicht (3; 33) wenigstens teilweise auf einer leitenden Abschirmschicht (13; 40) liegt, wobei zwischen der Abschirmschicht und dem Teil (2; 32) des ersten Leitungstyps eine Sperrschicht vorhanden ist und wobei Mittel (15; 45) zur elektrischen Verbindung der Abschirmschicht mit der anderen Metallschicht (7 bzw. 6; 37 bzw. 36) vorgesehen sind.
2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Abschirmschicht eine Metallschicht (40) ist, während die Sperrschicht aus der auf den Halbleiterkörper aufgebrachten Isolierschicht (33) besteht (F i g. 8).
3. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Abschirmschicht aus einer Oberflächenzone (13; 40) des entgegengesetzten Leitungstyps besteht, während die Sperrschicht von dem PN-Übergang (14) gebildet wird, den diese Oberflächenzone mit dem Teil (2; 32) des einen Leitungstyps bildet (F i g. 3,4 und 7).
4. Feldeffekttransistor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Abschirmschicht mittels eines auf der Isolierschicht (33) angebrachten Metalleiters (45) mit der anderen Metallschicht elektrisch verbunden ist (F i g. 6).
5. Feldeffekttransistor nach Anspruch 3, dadurch gekennzeichnet, daß die andere Metallschicht mit der Abschirmschicht elektrisch verbunden ist über die mit dieser Metallschicht verbundene Elektrodenzone (4) und eine diese Elektrodenzone mit der Abschirmschicht (13) verbindende Verbindungszone, die aus einer Oberflächenzone (15) vom entgegengesetzten Leitungstyp besteht (F i g. 3).
6. Feldeffekttransistor nach Anspruch 5, dadurch gekennzeichnet, daß wenigstens drei nebeneinander liegende Elektrodenzonen (4, 5) vorhanden sind, die abwechselnd mit der einen und mit der anderen Metallschicht (6, 7) verbunden sind, wobei die Metallschichten ein interdigitales Muster bilden und /wischen zwei aufeinanderfolgenden Elektrodenzonen stets eine Kanalzone (12) vorhanden ist, während die mit der anderen Metallschicht verbundenen F.leklroden/otien durch Vernitidungs/.onen
(15) mit der unter der einen Metallschicht liegenden Abschirmschicht (13) verbunden sind (F i g. 1 bis 4).
7. Feldeffekttransistor nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekenn-■5 zeichnet, daß die Kanalzone (12; 47) unter einer Oberflächenzone (21; 41) des einen Leitungstyps liegt, die an den Teil (2; 32) des einen Leitungstyps anschließt und dadurch zur Gate-Elektrodenzone gehört (F i g. 2,7 und 8).
ίο
8. Verwendung des Feldeffekttransistors nach
einem oder mehreren der vorhergehenden Ansprüche in einer Schaltung zur Verstärkung elektrischer Signale, bei der die Abschirmschicht und die andere Metallschicht für den Eingangskreis und den Ausgangskreis gemeinsam sind, wobei die zu verstärkenden Signale der Gate-Elektrode zugeführt und die verstärkten Signale der einen Metallschicht, unter der sich die Abschirmschicht befindet, entnommen werden (F i g. 5).
so
9. Verfahren zur Herstellung eines Feldeffekttransistors nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Teil des einen Leitungstyps mit den Zonen des entgegengesetzten Leitungstyps dadurch hergestellt wird, daß von einem Halbleiterkörper ausgegangen wird, der aus einem Substrat des einen Leitungstyps besteht, auf das eine epitaxiale Schicht des entgegengesetzten Leitungstyps und mit einem größeren spezifischen Widerstand als der des Substrats aufgebracht ist,
so worauf durch Diffusion von Aktivatoren in die Oberfläche der epitaxialen Schicht, wobei Teile dieser Oberfläche gegen Diffusion der Aktivatoren maskiert sind, der Leitungstyp in der epitaxialen Schicht vom entgegengesetzten in den einen
3"> Leitungstyp umgewandelt wird, ausgenommen in durch die Maskierung bedingte Schichtteile, welche die Zonen des entgegengesetzten Leitungstyps bilden.
DE1614248A 1966-05-17 1967-05-13 Sperrschicht-Feldeffekttransistor, Verwendung desselben in einer Schaltung zur Verstärkung elektrischer Signale und Verfahren zu seiner Herstellung Expired DE1614248C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL6606714A NL6606714A (de) 1966-05-17 1966-05-17

Publications (3)

Publication Number Publication Date
DE1614248A1 DE1614248A1 (de) 1970-05-27
DE1614248B2 DE1614248B2 (de) 1979-04-05
DE1614248C3 true DE1614248C3 (de) 1979-12-06

Family

ID=19796621

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1614248A Expired DE1614248C3 (de) 1966-05-17 1967-05-13 Sperrschicht-Feldeffekttransistor, Verwendung desselben in einer Schaltung zur Verstärkung elektrischer Signale und Verfahren zu seiner Herstellung

Country Status (8)

Country Link
US (1) US3482152A (de)
AT (1) AT277320B (de)
BE (1) BE698544A (de)
CH (1) CH478461A (de)
DE (1) DE1614248C3 (de)
ES (1) ES340523A1 (de)
GB (1) GB1189355A (de)
NL (1) NL6606714A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063271A (en) * 1972-07-26 1977-12-13 Texas Instruments Incorporated FET and bipolar device and circuit process with maximum junction control
JPS54157092A (en) * 1978-05-31 1979-12-11 Nec Corp Semiconductor integrated circuit device
US4376983A (en) * 1980-03-21 1983-03-15 Texas Instruments Incorporated High density dynamic memory cell
US4888562A (en) * 1987-09-09 1989-12-19 National Semiconductor Corporation Low noise, high speed current or voltage amplifier
US5027082A (en) 1990-05-01 1991-06-25 Microwave Modules & Devices, Inc. Solid state RF power amplifier having improved efficiency and reduced distortion
CN108628038B (zh) * 2018-06-28 2021-02-26 京东方科技集团股份有限公司 发光晶体管及其发光方法、阵列基板和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL134388C (de) * 1964-05-15 1900-01-01
US3414740A (en) * 1965-09-08 1968-12-03 Ibm Integrated insulated gate field effect logic circuitry

Also Published As

Publication number Publication date
DE1614248B2 (de) 1979-04-05
US3482152A (en) 1969-12-02
CH478461A (de) 1969-09-15
DE1614248A1 (de) 1970-05-27
ES340523A1 (es) 1968-07-01
NL6606714A (de) 1967-11-20
BE698544A (de) 1967-11-16
AT277320B (de) 1969-12-29
GB1189355A (en) 1970-04-22

Similar Documents

Publication Publication Date Title
DE1614872C3 (de) Halbleiteranordnung
DE1197549B (de) Halbleiterbauelement mit mindestens einem pn-UEbergang und mindestens einer Kontakt-elektrode auf einer Isolierschicht
DE1489893B1 (de) Integrierte halbleiterschaltung
DE2542518B2 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
DE1514254B2 (de) Halbleiterbauelement
DE1539863B2 (de)
DE2310724C3 (de) Phototransistor und Verfahren zu seiner Herstellung
DE2023219B2 (de) Programmierbarer Halbleiter-Festwertspeicher
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1614248C3 (de) Sperrschicht-Feldeffekttransistor, Verwendung desselben in einer Schaltung zur Verstärkung elektrischer Signale und Verfahren zu seiner Herstellung
DE2500235C2 (de) Ein-PN-Übergang-Planartransistor
DE2236897B2 (de)
DE3634850C2 (de)
DE1614858C3 (de) Halbleiteranordnung
DE1639349B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung
DE1936899A1 (de) Baugruppentraeger fuer Steuer- bzw. Regelanlagen
DE3024296A1 (de) Doppelgatter-metalloxid-feldeffekt- halbleiterelement
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE2514011C2 (de) Gehäuse für ein Halbleiterelement
DE2553591C2 (de) Speichermatrix mit einem oder mehreren Ein-Transistor-Speicherelementen
DE1160551B (de) Anordnung der Schaltungselemente einer logischen Schaltung mit Halbleiterdioden in einem und als Teile eines einkristallinen Halbleiterkoerpers
DE2254754B2 (de) Integrierte IG-FET-Eimerkettenschaltung
DE1639458B1 (de) Halbleiteranordnung
DE2414222B2 (de) MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors während der Herstellung
DE1919507C3 (de) Kondensatorüberladungsvorrichtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee