DE1489250C3 - Transistor mit mehreren emitterzonen - Google Patents

Transistor mit mehreren emitterzonen

Info

Publication number
DE1489250C3
DE1489250C3 DE1489250A DE1489250A DE1489250C3 DE 1489250 C3 DE1489250 C3 DE 1489250C3 DE 1489250 A DE1489250 A DE 1489250A DE 1489250 A DE1489250 A DE 1489250A DE 1489250 C3 DE1489250 C3 DE 1489250C3
Authority
DE
Germany
Prior art keywords
base
emitter
zone
electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1489250A
Other languages
English (en)
Other versions
DE1489250B2 (de
DE1489250A1 (de
Inventor
Donald Raymond Sommerville N.J. Carley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1489250A1 publication Critical patent/DE1489250A1/de
Publication of DE1489250B2 publication Critical patent/DE1489250B2/de
Application granted granted Critical
Publication of DE1489250C3 publication Critical patent/DE1489250C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804Emitter regions of bipolar transistors
    • H01L29/0813Non-interconnected multi-emitter structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • H01L29/66295Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor
    • H01L29/66303Silicon vertical transistors with main current going through the whole silicon substrate, e.g. power bipolar transistor with multi-emitter, e.g. interdigitated, multi-cellular or distributed emitter
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die vorliegende Erfindung betrifft einen Transistor gemäß dem Oberbegriff des Patentanspruchs 1.
Ein Transistor mit diesen Merkmalen ist aus der US-PS 29 80 830 bekannt. Die zur Herabsetzung des ( j Basisbahnwiderstandes dienenden Basisbereiche höherer, z. B. zehnfacher, Leitfähigkeit haben die Form von Streifen oder Rippen, die als Stromzuleitungen zu den eigentlichen, dünnen und eine niedrigere Leitfähigkeit aufweisenden Basiszonen verlaufen und an den Enden kontaktiert sind. Die Basisbereiche höherer Leitfähigkeit reichen tiefer in den Halbleiterkörper hinein als der Rest der Basiszone.
Aus der Zeitschrift »Technische Rundschau« Nr. 30 vom 13. Juli 1962, S. 3, 5 und 7 sind ferner Transistoren bekannt, bei denen die Basiselektroden und die Emitterelektroden eine Art Staketenmuster bilden, bei dem eine Reihe parallel zueinander liegender länglicher Emitterelektroden vorhanden sind und an jeder Längsseite einer Emitterelektrode zwei hintereinanderliegende längliche Basiselektroden /vorhanden sind, deren Längsseiten parallel und teilweise benachbart zu den Längsseiten der Emitterelektroden verlaufen. Die Form der Emitterzonen dürfte dabei im wesentlichen der der Emitterelektroden entsprechen. Bei einem anderen Transistor greifen die Basis- und die Emitter- ( ~~~) elektroden kammartig ineinander. Solche Transistoren ■v--'' sind auch in der Zeitschrift »Electronics« vom 29. September 1961, S. 90 bis 120 beschrieben. Die bekannten Transistoren mit den erwähnten Geometrien der Basiselektrode und der Emitterzone, sind als Leistungstransistoren für höhere Kollektorströme und höhere Frequenzen bestimmt.
Aus der französischen Patentschrift 1141521 sind auch Transistoren bekannt, bei denen die Basiselektroden an der einen Hauptfläche des scheibenförmigen Halbleiterkörpers eine Anordnung bilden, die die einzelnen Emitterzonen, die an die gleiche Hauptfläche des scheibenförmigen Halbleiterkörpers angrenzen, im Abstand umgibt.
Aus dem Buch »Der Transistor« von H. Salow u. a, Springer-Verlag, Berlin-Göttingen-Heidelberg, J. F. Bergmann, München, 1963, S. 189 bis 195 ist es auch bekannt, bei Planar- und Mesatransistoren die Basiselektrode in ähnlicher Weise wie die Emitterelektrode durch einen Legierungsprozeß herzustellen.
Aus dem »Handbook of Semiconductor Electronics« von L. P. Hunter, Verlag McGraw-Hill Book. Comp., Inc., 2. Auflage 1962, S. 3-19 bis 3-21 ist es bekannt,
daß ohmsche Elektroden, die durch Löten mit einem Zusatz eines Dotierungsstoffes zum Lot hergestellt werden, im Halbleiterkörper vor dem Elektrodenmetall einen gegenüber dem kontaktierten Halbleiterkörper höher dotierten Bereich aufweisen, und daß zur Kontaktierung der Basiszone eines pnp-Mesatransistors als Material für die Basiselektrode Gold mit einem Zusatz eines Donatorstoffes verwendet werden kann.
Die bekannten Transistoren lassen hinsichtlich Ausgangsleistung und Grenzfrequenz noch zu wünschen übrig. Bisher war es insbesondere sehr schwierig, Transistoren mit einer Ausgangsleistung bis zu 2 Watt bei einer Betriebsfrequenz bis zu 250 MHz herzustellen. Die bekannten Transistoren mit solchen Eigenschaften sind nämlich hinsichtlich ihrer elektrischen Parameter weder so gleichförmig noch so reproduzierbar wie es für ein kommerzielles Halbleiterbauelement erforderlich ist und sie müssen gewöhnlich in Sonderanfertigung hergestellt werden. Der Preis solcher Transistoren ist dementsprechend hoch.
Der vorliegenden Erfindung liegt dementsprechend die Aufgabe zugrunde, einen Transistor anzugeben, der hohe Ausgangsleistungen bei hohen Frequenzen abzugeben vermag und mit bekannten Technologien auch in größeren Stückzahlen preiswert und mit reproduzierbaren Eigenschaften hergestellt werden kann.
Diese Aufgabe wird ausgehend von einem Transistor der eingangs genannten Art durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.
Mit einem solchen Transistor kann eine Ausgangsleistung von 6 Watt bei Betriebsfrequenzen bis zu 500 MHz erzeugt werden, was einen ganz erheblichen Fortschritt gegenüber dem Stand der Technik darstellt.
Im folgenden wird der Transistor nach der Erfindung und seine Herstellung in einem für die Fertigung in großen Stückzahlen geeigneten Verfahren näher erläutert. Es zeigt
Fig. la bis 11 schematische isometrische Darstellungen einer Halbleiterscheibe während aufeinanderfolgender Verfahrensschritte bei der Herstellung eines Ausführungsbeispiels, eines Transistors gemäß der Erfindung, wobei die Fig. Ik und 11 aus Gründen der Deutlichkeit in einem größeren Maßstab gezeichnet sind,
F i g. 2a bis 2d Querschnittsansichten einer Halbleiterscheibe während aufeinanderfolgender Verfahrensschritte bei der Herstellung eines anderen Ausführungsbeispiels eines Transistor- gemäß der Erfindung und
F i g. 3 bis 6 Draufsichten auf eine Halbleiterscheibe während aufeinanderfolgender Verfahrensschritte bei der Herstellung eines weiteren Ausführungsbeispiels eines Transistors gemäß der Erfindung.
Beispie! 1
Als erstes wird eine Scheibe 10 (Fig. la) aus kristallinem Halbleitermaterial wie Germanium, Silicium, einer Germanium-Silicium-Legierung, Galliumarsenid oder Indiumphosphid hergestellt, die zwei einander gegenüberliegende Hauptflächen 11, 12 aufweist. Größe, Form, Leitungstyp und Zusammensetzung der Scheibe 10 sind für die Ausbildung des Transistors nach der Erfindung nicht wichtig. Die Abmessungen sind beispielsweise etwa 1,2 · 1,2 · 0,15 mm. Bei dem Beispiel 1 soll die Scheibe 10 aus einem Siliciumeinkristall bestehen, durch starke Dotierung mit einem Donator, wie Phosphor, η-leitend sein und einen spezifischen Widerstand von ungefähr 0,005 Ohm · cm haben, was einer Ladungsträgerkonzentration von etwa 1,2 · 1O)9Cm-3entspricht.
An der einen Seite der Siliciumscheibe 10 wird dann ein Bereich hohen spezifischen Widerstandes gebildet,
z. B. durch ein epitaktisches oder ein Diffusions-Verfahren. Bei dem Beispiel 1 soll ein epitaktisches Verfahren verwendet werden.
Auf der einen Scheibenfläche 12 wird also durch irgendein bekanntes Verfahren eine epitaktische Siliciumschicht 14 (Fig. Ib) aufgebracht, z.B. indem man eine Mischung aus Wasserstoff und Siliciumchlorid über die erhitzte Siliciumscheibe 10 leitet. Die Siliciumschicht 14 wächst dabei als Fortsetzung des Kristallgitters der Siliciumscheibe 10 auf. Die Siliciumschicht 14 ist ebenfalls η-leitend und zweckmäßigerweise etwa 25 μΐη dick. Ihr spezifischer Widerstand ist jedoch größer als der der Siliciumscheibe 10 und liegt im Bereich von etwa 1 bis 15 Ohm · cm.
Auf die epitaktische Siliciumschicht 14 wird dann ein
elektrisch isolierender Überzug 15 (Fig. Ic) aufgebracht, z. B. durch Aufdampfen. Der Isolierüberzug 15 kann aus Siliciumoxid, Siliciumdioxid, Magnesiumfluorid oder Magnesiumoxid bestehen. Da die Halbleiterscheibe 10 und die epitaktische Schicht 14 bei dem Beispiel 1 aus Silicium bestehen, läßt sich ein geeigneter Siliciumoxidüberzug am einfachsten durch thermische Oxydation erzeugen. Um den Isolierüberzug 15 auf der Siliciumschicht 14 zu erzeugen, wird die Siliciumscheibe 10 in Wasserdampf für etwa 20 Minuten auf 12000C erhitzt. Während dieses Verfahrensschrittes können die anderen Flächen der Siliciumscheibe 10 abgedeckt werden, damit auf ihnen kein Siliciumoxidüberzug entsteht. Man kann jedoch auch die ganze Siliciumscheibe 10 mit Siliciumoxid überziehen und den Siliciumoxidüberzug durch Schleifen, Läppen oder Ätzen an den unerwünschten Stellen wieder entfernen.
Wie in Fig. Id dargestellt ist, wird nun in dem Siliciumoxidüberzug 15 auf der Siliciumschicht 14 eine öffnung gebildet, indem der innere Teil des Siliciumoxidüberzuges 15 entfernt wird, um einen Bereich 13 der Siliciumschicht 14 freizulegen. Abmessungen und Form des freigelegten Bereiches 13 sind nicht wichtig, es kann beispielsweise etwa 1 · 1 mm groß sein. Das Entfernen des inneren Teiles des Siliciumoxidüberzuges 15 kann durch irgendein bekanntes Verfahren erfolgen, z. B. durch Läppen oder Schleifen oder durch Abdecken der Ränder des Siliciumoxidüberzuges 15 mit einer Ätzschutzschicht aus Paraffinwachs oder Apiezonwachs und anschließendes Abätzen des nicht abgedeckten
Teiles des Siliciumoxidüberzuges 15 durch ein Ätzmittel wie Flußsäure oder Ammoniumfluoridlösung. Zur Abdeckung kann auch eine strahlungsempfindliche Ätzschutzschicht verwendet werden, die dann mit einem entsprechenden Lichtbild belichtet, an den belichteten Stellen polymerisiert und gehärtet und an den unbelichteten Stellen entfernt wird. Die strahlungsempfindliche Ätzschutzschicht kann aus einem bichromatisierten Protein, wie bichromatisiertem Albumin, Gummiarabikum oder Gelatine bestehen. Strahlungsemp-
findliche Ätzschutzschichten sind auch im Handel erhältlich.
Die Siliciumscheibe 10 wird anschließend für etwa 25 Minuten in einer Stickstoff und ein Akzeptormaterial, wie dampfförmiges Boroxid (B2O3), enthaltenden Atmosphäre auf etwa 1000°C erhitzt. In dem freigelegten Teil der Siliciumschicht 14 innerhalb der öffnung 13 wird auf diese Weise eine eindiffundiertes Bor enthaltende Zone 16 (Fig. Ie) gebildet, die die
Basiszone des fertigen Transistors bildet. Die Zone 16 ist etwa 0,5 μπι dick und durch das eindiffundierte Bor p-leitend. Bei diesem Verfahrensschritt entsteht gleichzeitig ein pn-Übergang 17 zwischen der durch das eindiffundierte Bor p-leitenden Zone 16 und dem η-leitenden Rest der Siliciumschicht 14. Der pn-Übergang 17 bildet in dem fertigen Transistor den Basis-Kollektor-Übergang.
Die Siliciumscheibe 10 wird anschließend in einer oxidierenden Atmosphäre, wie Wasserdampf, für etwa 45 Minuten auf etwa 11000C erhitzt. Dabei entsteht auf der das eindiffundierte Bor enthaltenden Zone 16 ein neuer Siliciumoxidüberzug 15' (Fig. If). Der zweite Siliciumoxidüberzug 15' ist dünner als der erste Siliciumoxidüberzug 15, dessen Dicke bei dem letztgenannten Verfahrensschritt zunimmt. Die das eindiffundierte Bor enthaltende Basiszone 16 wird durch das Erhitzen ebenfalls dicker (etwa 2,5 μπι), da die Boratome tiefer in die Siliciumschicht 14 eindiffundieren.
Mittels der oben angegebenen bekannten Abdeck- und Ätzverfahren werden in dem Siliciumoxidüberzug 15' über der Basiszone 16 eine Anordnung von Kanälen 18 (Fig. Ig) gebildet. Abmessungen, Form und Anzahl der Kanäle 18 sind nicht besonders wichtig, sie werden entsprechend der Anzahl der anschließend zu bildenden Emitterzonen gewählt. Durch die Kanäle 18 werden Teile der Basiszone 16 freigelegt. Fig.3 zeigt die Siliciumscheibe 10 mit der Anordnung von Kanälen 18 im Siliciumoxidüberzug 15'in Draufsicht.
Die Siliciumscheibe 10 wird nun in einer neutralen Atmosphäre, die ein verdampftes Akzeptormaterial enthält, erneut erhitzt. Bei dem Beispiel 1 wird die Siliciumscheibe 10 für etwa 15 Minuten in einer Boroxiddämpfe enthaltenden Stickstoffatmosphäre auf etwa 12000C erhitzt. In die freiliegenden Teile der p-leitenden Basiszone 16 diffundiert daher zusätzlich Bor ein, so daß ρ+-Bereiche 19 in Form eines orthogonalen Gitters in der Basiszone 16 entsprechend den Kanälen 18 im Siliciumoxidüberzug 15' gebildet werden. Die Bereiche 19 sind bei diesem Beispiel etwa 7,5 μπι breit und etwa 3 μπι tief. Da die durch Eindiffusion von Bor erzeugte Basiszone 16 nur etwa 2,5 μηι dick ist, durchdringen die p+-Bereiche 19 die p-leitende Basiszone 16 vollständig und reichen noch eine kleine Strecke in den η-leitenden Teil der epitaktischen Siliciumschicht 14 hinein. Die Grenzen der ρ+-Bereiche 19 sind durch gestrichelte Linien 29 dargestellt, die p+p-Übergänge mit der p-leitenden Basiszone 16 und p+n-Übergänge mit dem n-leitenden Teil der epitaktischen Siliciumschicht 14 unterhalb des Basis-Kollektor-Überganges 17 bilden.
Die p+-Bereiche 19 bestehen also weder aus Metall noch aus einem Metall-Halbleiter-Eutektikum, sie sind vielmehr Teile der halbleitenden Basiszone 16, die stärker als der Rest der Basiszone 16 dotiert sind.
Der spezifische Widerstand der p+-Bereiche 19 ist beträchtlich kleiner als der spezifische Widerstand des p-leitenden Restes der Basiszone 16. Der Flächenwiderstand der Basiszone 16 beträgt bei dem Beispiel 1 an der Oberfläche ungefähr 80 Ohm, während der Flächenwiderstand der ρ+-Bereiche 19 an der Oberfläche nur ungefähr 4 Ohm beträgt. Die p+-Bereiche 19 bilden daher Leiterstrecken zur gleichförmigen Verteilung des Stromes über die ganze Basiszone 16. Der effektive Innenwiderstand zwischen der gleichrichtenden Emitterelektrode und der nichtgleichrichtenden Basiselektrode, der in hybriden jr-Ersatzschaltbildern als Basiswiderstand r/,6, bezeichnet wird, wird dadurch herabgesetzt und die Grenzfrequenz des Transistors wird dementsprechend erhöht. Der Basisstrom kann nicht in den Kollektorteil der epitaktischen Siliciumschicht 14 gelangen, da die Grenzen 29 der p+-Bereiche 19 unterhalb des Basis-Kollektor-Überganges 17 gleichrichtend sind, wie oben schon erwähnt wurde. Hinsichtlich des Basiswiderstandes Γω, und anderer Parameter von hybriden n-Ersatzschaltbildern sei auf
ίο die Veröffentlichungen von L. J. Giacoletto in der Zeitschrift, »RCA Review,« Band 15, Nr. 4, Dezember 1954, S. 506 bis 562 und Band 14, Nr. 1, März 1953, S. 28 bis 46 verwiesen. Da der Basiswiderstand r^ einer der wesentlichen Parameter ist, deren Größe die Funktionsfähigkeit von Transistoren bei höheren Frequenzen beeinträchtigen, ist die Verringerung des Basiswiderstandes besonders vorteilhaft, insbesondere für Transistoren, die für einen Betrieb bei Frequenzen über 100 MHz bestimmt sind.
Die Siliciumscheibe 10 wird nun zweckmäßigerweise mit einem Ätzmittel, wie Flußsäure, behandelt, um die verbliebenen Teile der Siliciumoxidbezüge 15 und 15' zu entfernen; die Siliciumscheibe 10 hat dann das in F i g. 1 h gezeigte Aussehen. Dieser Verfahrensschritt dient auch ( dazu, gewisse Verunreinigungen, wie Metallionen, zu entfernen, die sich zwischen der Siliciumoxidschicht 15, 15' und der Siliciumscheibe 10 ansammeln können.
Die Siliciumscheibe 10 wird nun für etwa 50 Minuten erneut in Wasserdampf auf etwa 1000° C erhitzt, so daß auf der ganzen Siliciumscheibe 10 eine frische saubere Siliciumoxidschicht 25 (F i g. Ij) entsteht.
Wie in Fig. Ik der besseren Deutlichkeit halber in einer vergrößerten Teilansicht der Siliciumscheibe 10 dargestellt ist, wird die frische Siliciumoxidschicht 25 maskiert und geätzt, um in ihr eine Vielzahl von öffnungen 20 zu bilden, durch die Teile der p-leitenden Basiszone 16 freigelegt werden. Die öffnungen 20 bilden eine regelmäßige Anordnung, beispielsweise ein orthogonales Gitter, so daß sich jede öffnung 20 innerhalb eines Flächenbereiches befindet, der durch zwei sich kreuzende Paare von p+-Bereichen 19 höherer Leitfähigkeit begrenzt ist. Die Form der einzelnen öffnungen 20 kann kreisförmig, dreieckig, rechteckig oder sogar unregelmäßig sein. Um optimale Ergebnisse bei hohen Frequenzen zu erzielen, soll die Fläche der einzelnen öffnungen 20 jedoch kleiner als V 25 μπι im Quadrat sein. Bei dem Beispiel 1 sind die öffnungen 20 Quadrate mit einer Seitenlange von etwa 12,5 μηι und bilden eine orthogonale Anordnung von 13 Zeilen und 12 Spalten. F i g. 4 ist eine Draufsicht, die die Anordnung der öffnungen 20 in diesem Fertigungszustand zeigt.
Die Siliciumscheibe 10 wird nun in einer Umgebung erhitzt, die ein verdampftes Donatormaterial enthält, um den Leitungstyp der freiliegenden Teile der Basiszone 16 umzukehren. Bei dem Beispiel 1 wird die Siliciumscheibe 10 für etwa 2 bis 10 Minuten in einer Phosphorpentoxiddämpfe enthaltenden Atmosphäre auf etwa 1100° C erhitzt. Die Teile 21 der Basiszone 16 werden dadurch η-leitend; sie dienen im fertigen Transistor als die Emitterzonen. An den Grenzen zwischen den η-leitenden Emitterzonen 21 und der p-leitenden Basiszone 16 entstehen auf diese Weise eine Vielzahl von pn-Übergängen 22, die die Emitter-Basis-Übergänge des Transistors bilden.
Anschließend wird die Siliciumscheibe 10 wieder für etwa 20 Minuten in Wasserdampf auf etwa 1000°C erhitzt, um auf den einzelnen Emitterzonen 21
Siliciumoxidschichten 35 (Fig. 11) zu bilden. Die Siliciumoxidschichten 35 sind dünner als die Siliciumoxidschicht 25, deren Dicke jedoch bei der Erhitzung zunimmt. Durch Abdecken und Ätzen wird in den die einzelnen Emitterzonen 21 bedeckenden Siliciumoxidschichten 35 jeweils eine öffnung 36 für einen Emitterelektrodenkontakt gebildet. Größe und Form der öffnungen 36 ist nicht wesentlich, die öffnungen 36 sollten jedoch ganz innerhalb der Fläche der zugehörigen darunterliegenden Emitterzone 21 liegen. Bei dem Beispiel 1 sind die öffnungen 36 für die Emitterelektrodenkontakte Quadrate mit etwa 7,5 μΐη Seitenlänge und bezüglich den zugehörigen Emitterzonen 21 zentriert, die, wie erwähnt, die Form von Quadraten mit 12,5 μΐη Seitenlänge haben. Beim Ätzen der öffnungen 36 werden auch gleichzeitig Teile der Siliciumoxidschicht 25 entfernt, um eine Anordnung von Kanälen 38 zu bilden. Die Kanäle 38 sind vorzugsweise ebenso breit wie die ρ+-leitenden Bereiche 19, also 7,5 μπι. Sie bilden eine sich nur in einer Richtung erstreckende Anordnung bei der durch die einzelnen Kanäle 38 jeder zweite p+-Bereich 19 bis zur mittleren Reihe der öffnungen 36 freigelegt wird. Fi g. 5 zeigt die Anordnung der Emitterelektrodenkontaktöffnungen 36 und der Kanäle 38.
An den freigelegten p+-Bereichen 19, die den Kanälen 38 entsprechen, und den freigelegten Teilen der einzelnen Emitterzonen 21, die den Öffnungen 36 entsprechen, werden nun niederohmige elektrische Elektrodenkontakte angebracht. Dies kann beispielsweise durch einen Niederschlag, aus einem Metall oder einer Legierung auf jedem der freigelegten Teile der Siliciumscheibe 10 erfolgen. Bei dem Beispiel 1 wird auf die ganze Oberfläche der Siliciumscheibe 10 ein Aluminiumfilm 40 aufgedampft. Die genaue Dicke des Aluminiumfilmes 40 ist nicht wesentlich, ein geeigneter. Wert ist etwa 4 μπι. Der Aluminiumfilm 40 kontaktiert nicht die ganze Basiszone 16, da er zum Teil die Siliciumoxidschichten 25 und 35 überdeckt, er kontaktiert jedoch die freigelegten p.+-Bereiche 19 und die freigelegten Teile der einzelnen Emitterzonen 21. Obwohl Aluminium in Silicium als Akzeptor wirkt, hat es sich herausgestellt, daß Aluminium sowohl mit den durch eindiffundiertes Bor ρ+-leitenden Bereichen 19 als auch mit den durch eindiffundierten Phosphor η-leitenden Emitterzonen 21 einen niederohmigen Elektrodenkontakt bildet. Wenn der Aluminiumfilm 40 wie bei diesem Beispiel dünner ist als etwa 25 μπι, ist die Anordnung der p+-Bereiche 19 und der Emitterelektrodenkontaktöffnungen als Vertiefungen im Aluminiumfilm sichtbar.
Da der Aluminiumfilm 40 im ursprünglichen Zustand die Basiszone 16 des Transistors mit den Emitterzonen 21 kurzschließt, wird der Aluminiumfilm 40 in zwei getrennte Teile unterteilt, von denen der eine nur die Basiszone 16 und der andere nur die Emitterzonen 21 kontaktiert. Die Unterteilung des Aluminiumfilmes 40 erfolgt am zweckmäßigsten durch Aufbringen einer photoempfindlichen Ätzschutzschicht auf den Aluminiumfilm, Belichtung dieser Ätzschutzschicht mit einem entsprechenden Lichtmuster, Entwickeln der Ätzschutzschicht und Entfernen der freigelegten Teile des Aluminiumfilms 40 durch ein Ätzmittel, so daß Teile der darunterliegenden Siliciumoxidschicht 25 freigelegt werden. Bei dem Beispiel 1 werden die von der Ätzschutzschicht nicht bedeckten Teile des Aluminiumfilms 40 am bequemsten mit einem Ätzbad entfernt, das eine wässerige Natriumhydroxidlösung enthält. Der Aluminiumfilm wird vorzugsweise in zwei Teile unterteilt, wie F i g. 6 in Draufsicht zeigt, nämlich einen mittleren Teil 42, der die Emitterelektrode bildet und ein äußerer Teil 44, der als Basiselektrode dient. Die Elektroden 42, 44 sind voneinander durch den dazwischenliegenden freigelegten Teil der Siliciumoxidschicht 25 elektrisch isoliert. Die Emitterelektrode 42 hat eine kammartige Form mit einer Anzahl von Zähnen 43. Bei dem Beispiel 1 bedeckt jeder der Zähne 43 zwei benachbarte Reihen von Emitterkontaktflächen. Da bei dem Beispiel 1 zwölf Spalten Emitterzonen 21 vorhanden sind, hat die Emitterelektrode 42 sechs Zähne 43, die Basiselektrode 44 reicht vom Umfang der Basiszone 16 zu den schmalen ρ+-Bereichen 19 zwischen den Zähnen 43, so daß jeder zweite der p+-Bereiche 19, die in der Draufsicht nicht dargestellt sind, zwischen den Zähnen 43 kontaktiert wird. Der Basisstrom wird also gleichmäßig und mit geringen Widerstandsverlusten mittels des Kreuzgitters aus den p+-Bereichen 19 über die ganze p-leitende Basiszone 16 verteilt. Durch die von den ρ+-Bereichen 19 gebildete Anordnung in der Basiszone 16 des Transistors wird dementsprechend der Wert des Basiswiderstandes rtb herabgesetzt, und das Hochfrequenzverhalten des Transistors wird wesentlich verbessert.
Der η-leitende Rest der epitaktischen Siliciumschicht 14 stellt die Kollektorzone des fertigen Transistors dar. Da die Siliciumschicht 14 bei dem vorliegenden Beispiel auf einer Siliciumscheibe 10 epitaktisch gebildet wurde, die ebenfalls η-leitend ist, kann eine Elektrode für die Kollektorzone 14 durch Anlöten eines Leitungsdrahtes an der Hauptfläche 11 der Siliciumscheibe 10 hergestellt werden. Eine andere Möglichkeit besteht darin, die Siliciumscheibe 10 in einem Gehäuse zu montieren, wobei dann die Hauptfläche 11 mit dem Boden des Gehäuses verbunden wird, das dann als Kollektorelektrode des Transistors dient. Mit der Emitterelektrode 42 und der Basiselektrode 44 werden dann jeweils noch mindestens ein Anschlußdraht verbunden, z.B. durch Thermokompression oder Löten. Das Anbringen der Anschlußdrähte und das Kapseln des Transistors können in bekannter Weise erfolgen, so daß sich eine nähere Beschreibung erübrigt.
Der beschriebene Transistor zeichnet sich durch ein hohes Verhältnis von Emitterumfang zu Emitterfläche aus. Es ist bekannt, daß sich der Emitterinjektionsstrom durch Vergrößern des Emitterumfanges erhöhen läßt, da der Emitterstrom von der Emitterzone über den Emitterumfang in die Basiszone strömt. Die Ausgangsleistung des Transistors läßt sich zwar auf diese Weise durch Vergrößerung der Emitterfläche und des Emitterumfanges vergrößern, durch die Vergrößerung der Emitterfläche nimmt jedoch auch die Emitterkapazität zu, wodurch die Hochfrequenzeigenschaften des Transistors beeinträchtigt werden. Bei Hochfrequenztransistoren ist daher eine Vergrößerung des Emitterumfanges bei gleichzeitiger geringer Erhöhung der Emitterfläche erwünscht. Um dies zu erreichen, hat man bisher der Emitterzone z. B. die Form eines Blattes oder einer regelmäßigen geometrischen Figur gegeben. Wenn hierdurch auch ein etwas günstigeres Verhältnis von Emitterumfang zu Emitterfläche erreicht werden konnte, so sind die erreichten Verhältniswerte immer noch ungenügend für Hochfrequenz-Leistungstransistoren. Bei dem beschriebenen Ausführungsbeispiel eines Transistors nach der Erfindung wird das Verhältnis von Emitterumfang zu Emitterfläche dadurch beträchtlich vergrößert, daß die Emitterzone in eine Vielzahl von
130 227/2
Emitterzonen aufgeteilt wird, deren Fläche jeweils kleiner als 25 μπι im Quadrat ist. Man vergleiche beispielsweise bekannte Mesatransistoren und andere Transistoren, deren Emitterzone im allgemeinen rechteckig ist. Die Abmessungen der Emitterzone solcher bekannter Transistoren wechseln zwar von Type zu Type, als repräsentativer Wert kann jedoch beispielsweise 0,05 · 0,5 mm herausgegriffen werden. Die Emitterfläche eines solchen Transistors beträgt dementsprechend 0,026 mm2 bei einem Emitterumfang von 1,1 mm. Im Gegensatz dazu enthält der im Beispiel 1 beschriebene Transistor 156 Emitterzonen, die jeweils die Form eines Quadrates mit einer Seitenlänge von 12,5 μπι haben. Wie sich leicht errechnen läßt, ist die gesamte Emitterfläche dieses Transistors geringfügig kleiner als die Emitterfläche des obenerwähnten typischen bekannten Transistors, während das Verhältnis von Emitterumfang zu Emitterfläche bei dem Transistor nach dem Beispiel 1 etwa achtmal größer ist als bei dem bekannten Transistor. Es ist einleuchtend, daß dieser erhebliche Fortschritt hinsichtlich des Verhältnisses von Emitterumfang zu Emitterfläche nicht wesentlich beeinträchtigt wird, wenn man der Anordnung von Emitterzonen des beschriebenen Transistors irgendeine andere Form gibt, z.B. eine dreieckige, kreisförmige oder unregelmäßige, solange nur die Fläche jeder einzelnen Emitterzone kleiner als 25 μπι im Quadrat ist.
Beispiel 2
Bei dem Beispiel 1 wurde zur Herstellung des Transistors eine Halbleiterscheibe mit einer epitaktischen Schicht auf der einen Seite verwendet. Bei dem Beispiel 2 wird der Transistor ausschließlich durch Diffusionsverfahren hergestellt, also ohne daß es erforderlich ist, eine epitaktische Schicht zu züchten.
Als erstes wird wieder eine Scheibe 50 (F i g. 2a) aus kristallinem Halbleitermaterial mit zwei gegenüberliegenden Hauptflächen 51, 52 hergestellt. Die genaue Größe, Form und Zusammensetzung der Scheibe 50 sind nicht wesentlich. Bei dem Beispiel 2 wurde eine Scheibe 50 aus einem Siliciumeinkristall verwendet, deren Abmessungen etwa 1,2 · 1,2 · 0,38 mm betrugen. Der Leitungstyp der Siiiciumscheibe 50 kann beliebig sein, hier wurde ein η-leitendes Material mit einem spezifischen Widerstand im Bereich von etwa 1 bis 15 Ohm · cm verwendet.
Die Siiiciumscheibe 50 wird in einer Atmosphäre erhitzt, die einen Dotierungsstoff enthält, der denselben Leitungstyp zu erzeugen vermag wie ihn die Siiiciumscheibe 50 hat. Bei dem Beispiel 2 wurde die Siiiciumscheibe 50 für etwa 30 Minuten in einer Phosphorpentoxiddämpfe enthaltenden Atmosphäre auf etwa 125O0C erhitzt, wobei sich eine durch eindiffundierten Phosphor η+-leitende Oberflächenschicht 53 (Fig.2b) bildet, die einen n-leitenden mittleren schichtförmigen Teil 54 der Siiiciumscheibe 50 umgibt. Bei den angegebenen Bedingungen wird die Oberflächenschicht 53 etwa 0,127 mm dick und hat eine Oberflächenkonzentration von etwa 1 · 1020 Phosphoratomen/cm3.
Der Rand der Siiiciumscheibe 50 wird dann abgeschnitten und die Siiiciumscheibe 50 wird an der einen Hauptfläche 52, z. B. durch Läppen, soweit abgetragen, daß die ganze η+-Oberflächenschicht 53 an dieser Seite und ein Teil des η-leitenden mittleren schichtförmigen Teiles 54 entfernt wird; der in Fig.2c dargestellte Rest der Siiiciumscheibe 50' enthält eine etwa 0,13 mm dicke η+-Schicht 53' an der einen Hauptfläche 51 und einen η-leitenden schichtförmigen Teil 54', der etwa 0,041 mm dick ist. Das Läppen wird zweckmäßigerweise so durchgeführt, daß die der Hauptfläche 51 gegenüberliegende Hauptfläche der Siiiciumscheibe 50' optisch eben wird, um die Dicke der Siiiciumscheibe 50' und der anschließend in ihr gebildeten Diffusionszonen besser steuern zu können.
Die Hauptfläche 51 wird dann abgedeckt und die
ίο Siiiciumscheibe 50' wird mit einem Ätzmittel behandelt, um eine etwa 15 μπι dicke Schicht von dem nicht abgedeckten η-leitenden schichtförmigen Teil 54' zu entfernen. Hierdurch wird der durch die Bearbeitung unbrauchbar gewordene Teil der Siiiciumscheibe 50' entfernt und es wird eine frische, reine Oberfläche für die nachfolgende Behandlung freigelegt. Die Abdekkung wird nun entfernt und auf der Hauptfläche der Siiiciumscheibe 50', die der Hauptfläche 51 gegenüberliegt, wird eine Isolierschicht 55, z. B. aus Siliciumoxid, aufgebracht.
Wie in Fig.2d dargestellt ist, enthält die Siiiciumscheibe 50' nun angrenzend an die Hauptfläche 51 eine etwa 0,13 mm dicke n+-Schicht 53' und eine η-Schicht ^- 54", die etwa 25 μπι dick ist, sowie die Isolierschicht 55, (-J, die die n-Schicht 54" bedeckt.
Die Siiiciumscheibe 50' besteht also aus einer dünnen η-leitenden Schicht 54" auf einer dickeren n+-leitenden Schicht 53' und entspricht daher im Aufbau der in Fig. Ib dargestellten Halbleiterscheibe 10 des Beispiels
1. Die anschließenden Verfahrensschritte werden entsprechend dem oben beschriebenen Beispiel 1 durchgeführt, es werden also jeweils durch Diffusion in der η-leitenden Schicht 54" eine Basiszone, innerhalb der Basiszone ein Gitter aus Bereichen hoher elektrischer Leitfähigkeit und in der Basiszone außerdem eine Anzahl von Emitterzonen gebildet, deren Fläche jeweils kleiner als 25 μπι im Quadrat ist. Die Basiszone und die Emitterzonen werden schließlich mit Elektroden versehen.
Eine andere Möglichkeit besteht darin, eine Hauptfläche einer kristallinen Halbleiterscheibe eines bestimmten Leitungstyps abzudecken und durch die unabgedeckte Hauptfläche der Halbleiterscheibe einen Dotierungsstoff desselben Typs wie den der Halbleiterscheibe eindiffundieren zu lassen, so daß eine Halbleiterscheibe ( gebildet wird, die an der einen Hauptfläche eine Schicht eines bestimmten Leitungstyps und hohen spezifischen Widerstandes und an der anderen Hauptfläche eine Schicht kleinen spezifischen Widerstandes aufweist. Die
so anschließenden Verfahrensschritte zum Herstellen der Basiszone, der Bereiche höherer Leitfähigkeit in der Basiszone und einer Anordnung von Emitterzonen werden in der im Beispiel 1 beschriebenen Weise durchgeführt.
Beispiel 3
Bei dem Beispiel 3 wird eine kristalline Halbleiterscheibe hergestellt, die eine dünne Schicht eines vorgegebenen ersten Leitungstyps auf einer dickeren Schicht desselben Leitungstyps jedoch kleineren spezifischen Widerstandes umfaßt, was durch epitaktisches Aufwachsen entsprechend Beispiel 1 (Fig. Ib) oder durch Diffusion entsprechend Beispiel 2 (Fig.2d) geschehen kann. Die Oberfläche der dünnen Schicht der Halbleiterscheibe wird dann maskiert und es wird ein Dotierungsstoff des. zum ersten entgegengesetzten, zweiten. Leitungstyps in die dünne Schicht eindiffundiert, um ein rechteckiges Gitter von Bereichen höherer
Leitfähigkeit und des zweiten Leitungstyps zu bilden, etwa in Form des othogonalen Gitters 19 gemäß Fig. Ig. Anschließend wird eine Basiszone des zweiten Leitungstyps, etwa wie die Basiszone 16 in Fig. Ig, in die dünne Schicht der Halbleiterscheibe und das erwähnte Gitter aus den Bereichen höherer Leitfähigkeit eindiffundiert. Bei diesem zweiten Diffusionsschritt nimmt die Leitfähigkeit des aus den Bereichen höherer Leitfähigkeit gebildeten Gitters zu.
Ein großer Vorteil dieses Verfahrens besteht darin, daß der erste Diffusionsschritt zur Bildung des Gitters aus Bereichen höherer Leitfähigkeit bei erhöhten Temperaturen mit konzentrierten Dotierungsstoffen durchgeführt werden kann, so daß die Bereiche höherer Leitfähigkeit sehr stark dotiert werden und damit einen sehr kleinen elektrischen Widerstand erhalten. Dieser Verfahrensschritt kann durchgeführt werden, ohne die Leitfähigkeit des übrigen Teiles der der Basiszone zu beeinflussen, der erst anschließend gebildet wird. Bei dem in diesem Beispiel beschriebenen Verfahren ist die Leitfähigkeit des orthogonalen Gitters aus Bereichen höherer Leitfähigkeit im Basisbereich größer als die Leitfähigkeit des entsprechenden Gitters in den Beispielen 1 und 2. Der Basiswiderstand rbb, des Transistors wird dadurch noch weiter herabgesetzt und der Basisstrom wird noch besser auf die Emitterzonen verteilt. Die anschließenden Schritte zur Bildung der Vielzahl von Emitterzonen, deren Fläche jeweils kleiner als 25 μπι im Quadrat ist, in der Basiszone und die Kontaktierung der Basis- und Emitterzonen durch Elektroden können entsprechend Beispiel 1 durchgeführt werden.
Mit Transistoren mit einem Gitter von Bereichen höherer Leitfähigkeit innerhalb der Basiszone und mit einer Vielzahl von Emitterzonen, deren Fläche jeweils kleiner als 25 μηι im Quadrat ist, ließen sich Ausgangsleistungen von sechs Watt bei Betnebsfrequenzen bis zu 500 MHz erreichen.
In den Beispielen 1 bis 3 wurde die Erfindung an Hand von npn-Siliciumtransistoren erläutert. Die Leitungstypen der verschiedenen Zonen können umgekehrt werden, so daß man pnp-Transistoren erhält. Andere kristalline Halbleitermaterialien als Germanium, Indiumphosphid und gegebenenfalls andere Akzeptoren- und Donatorenmaterialien können ebenfalls verwendet werden. Für die filmförmigen Elektroden können außer Aluminium auch andere Metalle verwendet werden, z. B. ein Edelmetall wie Gold, und das Aufbringen der filmförmigen Elektroden auf die Halbleiterscheibe kann mit anderen Verfahren geschehen, z. B. durch stromloses Plattieren, Elektroplattieren. Auch die Isolierschichten können nach anderen Verfahren hergestellt werden, z. B. durch Aufdampfen. Wenn die Isolierschichten aus Siliciumoxid bestehen und durch thermisches Aufwachsen auf einer Siliciumscheibe erzeugt werden, können sie gleichzeitig mit den Diffusionsschritten gebildet werden. Wenn die Halbleiterscheibe nicht aus Silicium, sondern beispielsweise aus Germanium, Galliumarsenid besteht, können Isolierschichten aus Siliciumoxid durch thermische Zersetzung von Siloxanverbindungen hergestellt werden, wie es z. B. in der US-Patentschrift 30 89 793 beschrieben ist. Die Anordnung aus den Bereichen höherer Leitfähigkeit in der Basiszone kann' sich auch nur in einer Richtung erstrecken, z. B. hur zwischen den durch die Emitterzonen gebildeten Spalten; andererseits kann die Anordnung auch ein nichtorthogonales oder unregelmäßiges Gitter bilden. Die Herstellung des Transistors wurde der Einfachheit halber nur an Hand eines einzelnen Transistors, der aus einer einzelnen Halbleiterscheibe gefertigt wurde, beschrieben.
In der Praxis können selbstverständlich hundert oder mehr Transistoren kostensparend gleichzeitig auf einer Scheibe eines Halbleitereinkristalls gebildet und die Halbleiterscheibe dann in getrennte Transistoren mit gleichmäßigen und reproduzierbaren elektrischen Eigenschaften unterteilt werden.
Hierzu 7 Blatt Zeichnungen

Claims (5)

Patentansprüche: !.Transistor mit a) einem kristallinen Halbleiterkörper, der zwei Hauptflächen hat und b) eine Anzahl von an die eine Hauptfläche angrenzenden Emitterzonen eines ersten Leitungstyps, c) eine Basiszone entgegengesetzten, zweiten Leitungstyps, in die die Emitterzonen eingebettet sind und die eine Anordnung von Basisbereichen des zweiten Leitungstyps enthält, die zwischen den einzelnen Emitterzonen angeordnet sind und eine höhere Leitfähigkeit haben als der Rest der Basiszone, und d) eine Kollektorzone des ersten Leitungstyps, die auf der den Emitterzonen entgegengesetzten Seite der Basiszone angeordnet ist, enthält, ferner mit e) einer Isolierschicht, die auf der einen Hauptfläche angeordnet ist und Durchbrechungen aufweist, durch die die Emitterzonen zugänglich sind, f) einer Kollektorelektrode, g) einer Emitterelektrode, die die Emitterzonen kontaktiert und über einen Teil der Basisbereiche höherer Leitfähigkeit verläuft, von denen sie durch die Isolierschicht elektrisch isoliert ist, und 3u h) einer Basiselektrode, die einen anderen Teil der Basisbereiche höherer Leitfähigkeit kontaktiert, dadurch gekennzeichnet, daß i) die Emitterzonen (21) ein Punktgitter mit sich kreuzenden Zeilen und Spalten bilden und k) durch parallel zu den Spalten verlaufende Zähne (43) der kammförmigen Emitterelektrode (42) kontaktiert sind, wobei jeder der Zähne (43) ein Paar nebeneinanderliegender Emitterzonen-Spalten kontaktiert und einen zwischen diesem Emitterzonen-Spaltenpaar verlaufenden Basisbereich (19) höherer Leitfähigkeit überdeckt, und
1) daß die Basisbereiche (19) höherer Leitfähigkeit im Abstand von den Emitterzonen (21) verlaufen und
m) an Teilen, die sich zwischen den Zähnen (43) der Emitterelektrode (42) befinden, durch die sich durch die öffnungen der Isolierschicht (25) so erstreckende Basiselektrode (44) kontaktiert sind.
2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Fläche jeder Emitterzone (21) kleiner als 25 μΐη im Quadrat ist.
3. Transistor nach Anspruch 1 oder 2 mit Emitter-pn-Übergängen, die an der einen Hauptfläche enden, dadurch gekennzeichnet, daß die Basisbereiche (19) höherer Leitfähigkeit einen mindestens um eine Größenordnung niedrigeren spezifischen Widerstand als der Rest der Basiszone (16) haben, derart zusammenhängend ausgebildet sind, daß sie den Rest der Basiszone (16) in mindestens teilweise voneinander getrennte Abschnitte, welche sie in ihrer Ausdehnung parallel zur Hauptfläche umschließen, aufteilen, und sich weiter als der Rest der Basiszone (16) von der Hauptfläche weg erstrecken, daß die Emitterzonen (21) mindestens teilweise durch die Basisbereiche (19) höherer Leitfähigkeit getrennt sind und daß die ohmsche Basiselektrode (44) nur mit den Basisbereichen (19) höherer Leitfähigkeit verbunden ist.
4. Transistor nach Anspruch 3, dadurch gekennzeichnet, daß die Basisbereiche (19) höherer Leitfähigkeit ein Gitter aus sich kreuzenden Strichen bilden.
5. Transistor nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Kollektorzone (10, 14) einen ersten Teil (10) aufweist, der in einem Abstand von der Basiszone (16) angeordnet ist und einen um mindestens eine Größenordnung kleineren spezifischen Widerstand hat als ein zweiter Teil (14) der Kollektorzone (10, 14), der an die Basiszone (16) angrenzt.
DE1489250A 1963-10-24 1964-10-21 Transistor mit mehreren emitterzonen Expired DE1489250C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US31867863A 1963-10-24 1963-10-24

Publications (3)

Publication Number Publication Date
DE1489250A1 DE1489250A1 (de) 1972-04-27
DE1489250B2 DE1489250B2 (de) 1974-02-21
DE1489250C3 true DE1489250C3 (de) 1981-07-02

Family

ID=23239151

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1489250A Expired DE1489250C3 (de) 1963-10-24 1964-10-21 Transistor mit mehreren emitterzonen

Country Status (8)

Country Link
US (1) US3434019A (de)
JP (1) JPS4844274B1 (de)
BE (1) BE654804A (de)
DE (1) DE1489250C3 (de)
ES (1) ES305219A1 (de)
GB (1) GB1072778A (de)
NL (2) NL6412351A (de)
SE (1) SE300659B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039105Y1 (de) * 1969-04-08 1975-11-11
US3582726A (en) * 1969-09-03 1971-06-01 Microwave Semiconductor Corp High frequency power transistor having a plurality of discrete base areas
US3675092A (en) * 1970-07-13 1972-07-04 Signetics Corp Surface controlled avalanche semiconductor device
JPS5258379A (en) * 1975-11-08 1977-05-13 Toshiba Corp Production of semiconductor element
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
JPS56162864A (en) * 1980-05-19 1981-12-15 Hitachi Ltd Semiconductor device
IT1250233B (it) * 1991-11-29 1995-04-03 St Microelectronics Srl Procedimento per la fabbricazione di circuiti integrati in tecnologia mos.
EP0660396B1 (de) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno MOS-Leistungs-Chip-Typ und Packungszusammenbau
EP0660402B1 (de) * 1993-12-24 1998-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Leistungs-Halbleiterbauelement
US5798287A (en) * 1993-12-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Method for forming a power MOS device chip
EP0661735B1 (de) * 1993-12-29 2001-03-07 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Verfahren zur Herstellung integrierter Schaltungen, insbesondere intelligenter Leistungsanordnungen
EP0697728B1 (de) * 1994-08-02 1999-04-21 STMicroelectronics S.r.l. Leistungshalbleitervorrichtung aus MOS-Technology-Chips und Gehäuseaufbau
JP5979994B2 (ja) * 2012-06-12 2016-08-31 新光電気工業株式会社 電子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL233303A (de) * 1957-11-30
DE1130523B (de) * 1958-01-22 1962-05-30 Siemens Ag Anordnung mit mindestens drei pnp-bzw. npn-Flaechentransistoren
US3044147A (en) * 1959-04-21 1962-07-17 Pacific Semiconductors Inc Semiconductor technology method of contacting a body
US3174112A (en) * 1960-07-29 1965-03-16 Westinghouse Electric Corp Semiconductor devices providing the functions of a plurality of conventional components
NL281568A (de) * 1961-08-16
US3210620A (en) * 1961-10-04 1965-10-05 Westinghouse Electric Corp Semiconductor device providing diode functions
US3223904A (en) * 1962-02-19 1965-12-14 Motorola Inc Field effect device and method of manufacturing the same
US3214652A (en) * 1962-03-19 1965-10-26 Motorola Inc Transistor comprising prong-shaped emitter electrode
US3183128A (en) * 1962-06-11 1965-05-11 Fairchild Camera Instr Co Method of making field-effect transistors
NL128995C (de) * 1962-08-03
BE636316A (de) * 1962-08-23 1900-01-01
US3191070A (en) * 1963-01-21 1965-06-22 Fairchild Camera Instr Co Transistor agg device

Also Published As

Publication number Publication date
JPS4844274B1 (de) 1973-12-24
DE1489250B2 (de) 1974-02-21
US3434019A (en) 1969-03-18
DE1489250A1 (de) 1972-04-27
SE300659B (de) 1968-05-06
NL136562C (de)
NL6412351A (de) 1965-04-26
BE654804A (de) 1965-02-15
GB1072778A (en) 1967-06-21
ES305219A1 (es) 1965-03-16

Similar Documents

Publication Publication Date Title
DE2916364C2 (de)
DE2160427C3 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1489250C3 (de) Transistor mit mehreren emitterzonen
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
CH495633A (de) Halbleiteranordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1949161A1 (de) Halbleiterlaser sowie Verfahren zu seiner Herstellung
DE1810322B2 (de) Bipolarer Transistor fur hohe Ströme und hohe Stromverstärkung
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE1018558B (de) Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter
DE3018594A1 (de) Verfahren zur herstellung eines fet
DE1614264B2 (de) Transistor
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE2940975T1 (de)
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE1464305B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente
DE2616925C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2001468A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)