DE1539079A1 - Planartransistor - Google Patents
PlanartransistorInfo
- Publication number
- DE1539079A1 DE1539079A1 DE19651539079 DE1539079A DE1539079A1 DE 1539079 A1 DE1539079 A1 DE 1539079A1 DE 19651539079 DE19651539079 DE 19651539079 DE 1539079 A DE1539079 A DE 1539079A DE 1539079 A1 DE1539079 A1 DE 1539079A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- collector
- layer
- conductivity type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005192 partition Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 239000007844 bleaching agent Substances 0.000 claims 1
- 238000011109 contamination Methods 0.000 claims 1
- 210000003608 fece Anatomy 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 20
- 238000003860 storage Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000004018 waxing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
München, den f 9 ^*«?
w 410 - Dr. Hk/Di
WESTINGHOUSS ELECTEIC CORPORATION in East Pittsburgh,'Pa.,
V. St. A.
Planartransistor,
Die Erfindung betrifft einen Transistor, der in einer Halbleiterscheibe
derart ausgebildet ist, daß die K-ollelctor-
gren% schicht auf der gleichen Oberfläche endet, auf welcher
der Emitter angebracht ist, wobei der Kollektorkontakt an
der gleichen Oberfläche anzubringen ist. Solche Transistoren werden häufig als Planartransistoren bezeichnet.
Während bei einzelnen Transistoren ein Kollektorkontakt an * der Oberseite im allgemeinen nicht erforderlich ist, ergibt
sich die Notwendigkeit eines solchen in integrierten Schaltungen mit einem passiven Substrat, weil dort der
Kollektor von der Unterseite her nicht zugänglich ist. Die bekannten Transistoren solcher integrierter Schaltungen
haben insbesondere im Schaltbetrieb eine'unerwünscht hohe
Sättigungsspannung und eine lange Schaltzeit, weshalb sie
im allgemeinen im Vergleich mit handelsüblichen Einzeltrans t stören ungünstig abschneiden.
909826/0761
• - 2 -
Ziel der Erfindung ist die Schaffung einer Transistoranordnung mit verringerter Sättigungsspannungund Schalt—
zeit, die zum Einbeziehen in integrierte Schaltungen besonders geeignet ist.
Wie noch im einzelnen erläutert wird, erleichtert der
erfindungsgemäße Transistoraufbau insbesondere die Anbringung ohmscher Elektroden an die Emitterzone, die Basiszone
und die Kollektorzone, wobei sämtliche Elektroden sich auf dergleichen Hauptoberfläche der Halbleiterscheibe
befinden. Auch ergibt sich ein geringer Widerstand zwischen
der Kollektorzone und der Kollektorelektrode und das Volumen der lollektorzone, worin Minderheitsladungsträger
gespeichert werden können, wird herabgesetzt, so daß die Schaltzeit verkürzt wird.
Der erfindungsgemäße Planartransistor ist dadurch gekennzeichnet
, daß die Kollektorzone an ihrer der Kollektorgrenzschicht abgewandten Seite in einen stärker dotierten
Bereich gleichen-Leitfähigkeitstyps übergeht, der aus
einer im Inneren der Halbleiterscheibe verlaufenden Schicht und einer die lollektorzone ringförmig umgebenden,
von der Schicht bis zur Hauptoberfläche, an welcher der Transistor ausgebildet ist, reichenden Wand besteht.
Die stärker dotierte Wand hat im Vergleich zur eigentlichen Kollektorzone eine größere Leitfähigkeit und verringert
909826/0761
dadurch den Bahnwiderstand der Träger zwischen der
Kollektorgrenzschicht und der Kollektorelektrode. Aus Messungen ergibt sich eine Verringerung des Sättigungswider Standes um etwa 50 % und demgemäß eine entsprechende
Herabsetzung der Sättigungsspannung im Vergleich mit sonst gleichartig aufgebauten Transistoranordnungen ohne
die den Kollektor umgebende Wand hoher Leitfähigkeit.
Außerdem verringert die Verkleinerung des Volumens der
Kollektorzone die Speicherzeit und damit die Schaltzeit
auf etwa 80 % des Wertes bekannter gleichartiger Transistoren
mit der gleichen Grenzflächenausdehnung.
Die stark dotierte Wand hoher Leitfähigkeit kann durch
Diffusion ausgebildet werden. Eine dotierende Verunreinigung wird an der gewünschten Scelle angebracht und während der
Erwärmungsvorgänge, die zur Eindiffusion der Basiszone
und der Emitterzone dienen, gleichzeitig in die Kollektorzone durch Diffusion vorgetrieben. Dies bedeutet, daß
das erfindungsgemäße Verfahren die Herstellungszeit und die Herstellungskosten nicht wesentlich erhöht. Die
Möglichkeit, andere aktive oder passive Elemente auf der gleichen Halbleiterscheibe integriert unterzubringen, wird
in keiner Weise ungüngstig beeinflußt.
Die Erfindung ist nicht nur bei Schalttransistoren, sondern
auch bei Transistoren für Verstärlcunaszwecke vorteilhaft.
909826/0761
Im letzteren Falle ergibt sich ein verbessertes Frequenzverhalten.
Ein Ausführungsbeispiel der Erfindung wird nachstehend
anhand der Zeichnung beschrieben. Hierin sind
Fig. 1 eine Draufsicht eines Ausschnitts aus einer
< integrierten Halbleiterschaltung mit einer Transistoranordnung
bekannter Art;
Fig. 2 ein Schnitt der Anordnung nach Fig. 1 längs der Linie H-II;
Fig. 3 ein entsprechender Schnitt einer erfindungsgemäßen
Transistoranordnung und Fig. 4 bis 6 Schnitte der Halbleitervorrichtung in verschiedenen Stufen des . ,
Herstellungsverfahrens gemäß der Erfindung.
Die Abbildungen zeigen nur einen Ausschnitt aus einer integrierten Halbleitervorrichtung, da die Erfindung,wie
gesagt, insbesondere auf in solchen integrierten Schaltungen ausgebildete Transistoren anwendbar ist. Die Ausbildung
anderer aktiver und passiver Elemente wie Widerstände, Kondensatoren, Dioden und Unipolartransistoren, kann in
bekannter Weise erfolgen.
Das dargestellte<Ausführungsbeispiel betrifft einen npn-Transistor.
Selbstverständlich ist die Erfindung genau so gut auf einen pnp-Transistor anwendbar. Ferner ist die
909826/076 It
Zeichnung stark vergrößert, insbesondere in Dickenrichtung.
Die Gestalt, Fläche und Dicke der verschiedenen Zonen
ergibt sich in bekannter Weise aus Überlegungen hinsichtlich der leistung, der Verstärkung usw.
Fig. 1 und 2 zeigen eine Transistoranordnung, die bisher
allgemein iff integrierten Schaltungen verwendet wird. Auf einem Substrat 10 vom p-Typ befinden sich eine n+~Schicht
12 und eine n-Schicht 13. Beispielsweise können diese
durch Epitaxialwachstum in bekannter Weise auf dem Substrat TQ ausgebildet sein. Stattdessen kann die n+-Schicht
12 durch Diffusion einer Donatorsubstanz wie Arsen in die Oberfläche des Substrats 10 gebildet sein, wobei die
Schicht 13 dann epitaxial auf die Diffusionsschicht aufgebracht werden kann.
Die beiden Schichten 12 und 13 dienen zur Schaffung einer
geringen Verunreinigungslconzentration in demjenigen Teil der Kollektorzone, in welchem die Kollektorgrenzschicht
gebildet wird, und zur Schaffung einer höheren Verunreinigun;.rskonzentration
unterhalb dieses Teils, um den . ■ Sättigungswiderstand des Transistors herabzusetzen.
Die Basiszone 18 vom p-Typ wird in die Schicht 13 vom
η-Typ eindiffundiert. Anschließend wird die Emitterzone 20
vom n+-Typ in die Basiszone 18 eindiffundiert. Gleichzeitig
damit wird eine n+-Zöne 22 von hoher Konzentration in
909826/0761
die Kollektorzone 13 eindiffundiert, um als Kontaktbereich
des Kollektors zu dienen. Der Zweck der n+-Zone 22 ist die Bereitstellung stark dotierten Materials, so daß
ohmsche Kontakte dort leicht durch Aufdampfen und Verschmelzen eines Metalls wie Aluminium gebildet werden
können. Schließlich ist eine Trennwand 16 vom p+-Tyρ vorgesehen, die den Transistor umgibt und in bekannter
Weise dazu dient, ihn von anderen Teilen der Halbleitervorrichtung zu trennen. Die Trennwand 16 wird durch
Diffusion von Verunreinigungen durch die ganzen Schichten 12 und 13 hindurch von der Hauptoberfläche 14 zum Substrat
10 gebildet. Diese Diffusion wird im allgemeinen vor der Diffusion der Zonen 18, 20 und 22 durchgeführt. Wie
man sieht, enden die durch die Basis 18 und den Emitter
gebildeten pn-Übergänge 17 und 19 an der Hauptoberfläche
14 der Halbleiterscheibe. Die Diffusionsvorgänge werden
in bekannter Weise ausgeführt, indem Dotierungsmaterial in Fenster von Oxydmasken, welche photographisch und
durch Atzen ausgebildet werden, aufgebracht wird.
In integrierten Schaltungen der dargestellten Art tritt
ein Problem auf, das bei Einzel transistoren nicht vorhanden ist. Der Kontakt mit der Kollektorzone 13 sol]
nämlich im vorliegenden Falle an der Oberseite 14 des
Halbleiters angebracht werden. Wenn ein solcher Transistor als Schalttransistor betrieben wird, d.h. zwischen
909826/0761
•■•Sft
- 7 -'■■;.■
Sättigung (beide Grenzschichten in Durchlaßrichtung
beansprucht mit maximalem Kollektorstrom) und Sperrung
(beide Grenzschichten in Sperrichtung belastet mit minimalem Kollektorstrom), so soll die Impedanz im
Sättigungszustand möglichst klein sein. Der Widerstand und der Spannungsabfall am Transistor im Sättigungszustand
für gegebene Lastbedingungen sollen also möglichst stark herabgesetzt sein.
In den bekannten Transistoren der dargestellten Art
verläuft aber nun die Bahn der Mehrheitsladungsträger
( Elektronen bei einem npn-Transistor) vom Emitter
über die Basiszone 18, die n-Zone 13 zur n+-Zone 12, dann
längs der n+-Zone 12, durch die n-Zone 13 außerhalb der
Basiszone und schließlich nach oben zur n+-Zone 22. Diese verhältnismäßig große Sahnlänge im Vergleich zu Einzeltransistoren
bewirkt, daß die Stromträger einen verhältnismäßig hohen Widerstand vorfinden, und macht deshalb
den ^ättigungswiderstand und die Sättigungsspannung des Transistors verhältnismäßig hoch.
Ein weiterer Nachteil der bekannten Anordnungen liegt
darin, daß das ganze Volumen der Schichten 12 und 13 innerhalb der Trennwand 16 zur Speicherung von Minderheitsladungsträgern
zur Verfugung steht und damit die Umschaltzeit der Anordnung, d.h. die Zeit, die zum Über-
9098 26/0 761
gang zwischen dem leitenden und dem gesperrten Zustand
erforderlich ist, erhöht.
Fig. 3 zeigt demgegenüber die erfindungsgemäße Transistoranordnuny.
Die Draufsicht wäre identisch mit derjenigen nach Fig. 1. Die einzelnen Teile der Anordnung nach
Fig. 3 tragen Bezugszeichen, deren letzte zwei Ziffern mit den entsprechenden Teilen der Anordnung nach Fig. 1
und 2 übereinstimmen. Erfindungsgemäß befindet sich die n+-Zone 122 nicht nur an der Oberfläche 114 der Anordnung,
sondern erstreckt sich von dieser Oberfläche durch die
Kollektorzone 113 vom η-Typ hindurch bis zur darunter
befindlichen n+-Zone 112. Infölgedessen ist der Bahnwiderstand für die Träger von der Kollektorgrenzschicht
117 zur Oberfläche der n+-Zone 122 verringert.
Typisch hat die n+-Schicht 112 einen spezifischen Wider-
2
stand von etwa 25 Ohm cm ,die n-Schicht 113 hat einen
stand von etwa 25 Ohm cm ,die n-Schicht 113 hat einen
2
Widerstand von etwa 120 Ohm cm und die n+-Wand 122 einen
Widerstand von etwa 120 Ohm cm und die n+-Wand 122 einen
2 mittleren Widerstand von etwa 3 Ohm cm . Typische
Abmessungen für die Schichten 112 und 113sind etwa vier
Mikron bzw. 12 Mikron Dicke, wobei sich die Grenzschichten 117 und 119 in einer Tiefe von etwa vier bzw. drei Kilcrcn
unter der Oberfläche befinden. Es wurde gefunden, daß beispielsweise die Sättigungsspannung von etwa 0,25 Volt
bei 20 Milliampere Strom in einem Transistor bekannter
909826/0761
Art auf etwa 0,14 Volt bei der gleichen Stromstärke bei einer erfindungsgemäßen Anordnung abgesunken ist.
An den einzelnen Zonen des Transistors befinden sich ohmsche Kontakte. Die Emitterzone 120 ist mit dem Iontakt
123, die Basiszone 118 mit dem ringförmigen Kontakt und die n+-Zone 122 mit dem ringförmigen Kontakt 122
verbunden. Die Kontaktgestaltung wird durch das Erfordernis der Verbindung der einzelnen Zonen mit anderen Teilen
der integrierten Schaltung bestimmt. Die Verbindungen
laufen über die passive Oberflächenschicht 11 5, die sich auf der ganzen Oberfläche der Halbleiteranordnung mit
Ausnahme der Kontaktstellen befindet:. Aus diesem Grunde
sind die Kontakte 124 und 125 keine vollständig ge- : _
schlossenen Singe, sondern haben Lücken, durch welche die leitenden Verbindungen hindurchtreten können.
Bekanntlich steigt bei den normalen Transistoren, bei
denen der Kollektorkontakt sich auf der Unterseite der Halbleiterscheibe entfernt vom Emitter befindet, die
Speicherzeit im Schaltbetrieb mit dem Quadrat der Dicke
der KoIiektorzone , Bei Transistoren in integrierten
Schaltungen, bei denen der Kollektorkontakt sich auf
der gleichen Fläche wie die Emitterzone befindet, wird
die Speicherung von Minderheitsladungsträgern durch das seitliche Volumen der Kollektorzone weiter erhöht. Im
Schaltbetrieb ist die Kollektorgrenzschicht bis zur
909826/0761
- ίο -
Sättigung in Durchlaßrichtung beansprucht und,. Löcher
werden in die Kollektorzon,e 113 vom η-Typ nicht nur
unmittelbar unter der Emitterzone 120, sondern auch von der ganzen Ausdehnung der Kollektorgrenzschicht
117 injiziert. Bei den bekannten Anordnungen, etwa nach Fig. 2, konnten diese Träger durch die ganze Kollektorzone
113 wandern, soweit es die Trennwand 116 zuließ. Bei der erfindungsgemäßen Anordnung durchwandern die
Träger dagegen nur den durch die n+-Zone 122 eingeschlossenen Raum und das für ihre Speicherung verfügbare
Gesamtvolumen ist verringert, ohne daß sich die Grenzflächenausdehnung
des Transistors verkleinert oder andere Parameter der Anordnung ungünstig beeinflußt werden.
Fig. 4 bis 6 zeigen aufeinanderfolgende Stufen des
erfindungsgemäßen Herstellungsverfahrens zur Erzeugung
der Anordnung nach Fig. 3· Der Fabrikationsverlauf hinsichtlich der Bereitstellung des Substrats 11C vom
p-Typ, der Anbringung der n+- und n-Schichten 112 und
113 und der Trennwand 116 vom p+-Typ kann in gleicher
Weise erfolgen wie gemäß Fig. 1 und 2. Nach der Eindiffusion der Trennwand 116 und vor der Diffusion der
Basiszone und der Emitterzone wird dagegen erfindungsgemäß eine Verunreinigung 122a vom η-Typ durch eine Oxydmaske
115a an derjenigen Stelle abgelagert, an der die n+-Zone
122 entstehen soll. Die Einlagerung 122a ist mit n++
909828/0761
- 11 -
bezeichnet, weil sie eine hohe Verunreinigungskonzentration aufweist. In dieser Verfahrensstufe werden jedoch
die Dotierungsstoffe vom Donatortyp in der Ablagerung 122a noch nicht merklich in die n-Zone 113 eingeführt,
weil die Anzahl der Erwärmungsvorgänge und die gesamte
Herstellungszeit der Anordnung möglichst gering gehalten
werden sollen.
Fig. 5 zeigt die gleiche Anordnung nach Ausbildung
einer Oxydschicht 115b auf der Oberfläche und Anbringung
eines neuen Fensters an der Stelle, wo die Basiszone 118 eindiffundiert werden soll. Während der Ausbildung der
Oxydschicht und des Fensters in bekannter Weise diffundiert die Ablagerung 122a nicht merklich in die Zone'113 ein.
Die Verunreinigung» vom p-Typ für die Ausbildung der Basiszone werden in dem Fenster der Oxydschicht 115b abgelagert
und durch Erwärmung der Anordnung während einer bestimmten Zeit zur Diffusion veranlaßt, um die- gewünschte
Tiefe der Basiszone 118 zu erreichen. Gleichzeitig wird die Ablagerung 122a in die Zone 113 eindiffundiert, und
zwar dringen die Verunreinigungen in der Ablagerung 122a
tiefer in die Zone 113 ein, als die Verunreinigungen für
die Basiszone 118 in die Schicht 113, weil die Diffusion
vcn Verunreinigungen vom n—Typ in eine n-Zone schneller
vcr sich geht, als diejenige vcn Verunreinigungen vom
p-Typ in eine n-Zone.
909826/0761
■ ~ 12 ~ ■
Fig. 6 zeigt die Anordnung nach Diffusion der Basis vom
P^ Typ und dem Vortreiben' der Verunreinigungen vom n-Typ
derart, daß sich ein neuer Bereiche indiffundierten η-Materials 122b gebildet hat, der weiter als die Zone
118 in die Zone 113 hineinreicht. Möglicherweise durchdringen
die η-Verunreinigungen für die Zone 122 bereits in dieser Verfahrensstufe die n-Zone 113 und erreichen
die n+-Schicht 112, so daß die Bildung des Bereiches 122
bereits abgeschlossen ist. Dies ist aber nicht erforderlich, da noch eine Diffusion zur Ausbildung der Emitterzone
120 erforderlich ist.
In Fig. 6 ist eine weitere Oxydmaske 115c auf der Oberfläche
114 zwecks Emitterdiffusion angebracht.. Sie besitzt
ein Fenster innerhalb der Basiszone 118. Anschließend wird eine Verunreinigung vom n-'fyp in das Fenster der
Maske 115c eingebracht; und durch V/Mrmeanwendung zur Bildung
der Emitterzone 120 eindiffundiert. Gleichzeitig diffundieren
die Verunreinigungen in dem Bereich 122b weiter ins Innere des Halbleiters, bis sie die n+-Schicht 112
erreichen, wenn das nicht bereits im vorhergehenden Diffusionsvorganc geschehen ist. Damit ist die Transistcranordnung
fertig. Man sieht also, daß das_ erfinduncscemgp.e
Verfahren nur "eine zusätzliche AtI ageruno , närnlöi die
Ablagerung 122a in Fig. 4 erfordert. Dieser eine zusätzliche
Verfahrensschritt verlängert die Herstellungs -zeit und
909826/0761 ,.Ano#^L
die Erwärmungszeit nicht wesentlich und läßt sich'ohne
erhebliche zusätzliche Fabrikationskosten durchführen.
Die erfindungsgemäße Anordnung könnte auch durch andere
Verfahrens schritte als gemäß Fig. 4 bis 6 hergestellt werden. Beispielsweise kann die Ablagerung der Verunreinigungen,
die zur Bildung der Zone 122 dienen, unmittelbar vor oder nach der Aufbringung der Verunreinigungen für
die Trennwand 116 geschehen, so daß der Vortrieb der Verunreinigungen für die Zone 122 mindestens teilweise
während der Diffusion der Verunreinigungen für die Trennwand 116 erfolgt. ·
Die angewandten Kunstgriffe für das Spicaxialwachsturn,
die Verunreinigungsdif'fusion und die Ausbildung der Oxydmasken
stehen im Hinklang mit bekannten Verfahren und bratichcn deshalb nicht im einzelnen beschrieben zu werden.
Die ADlagerunp für die Ausbildung der n+-Zone 122 kann
die gleiche sein, wie sie früher für die Ausbildung des Bereichs 22 in Anordnungen nach Fig. 2 durchgeführt wurde,
aber da die Verunreinigungen einer längeren Diffusions-•zeic
ausgesetzt .sind, weil sie sowohl bei der Diffusion der Basiszone, als'auch bei derjenigen der Emitterzone
vorhanden sind, dringen sie tiefer in die Kollektorzone ein. Ss wurde gefunden, daß eine Phosphormenge, deren
Verunreinigungekonzentration an der zur Ausbildung des
Bereichs 122 bestimmen Stelle einen Widerstand von mindestens
BAD 909826/07 61
-..-■■■■- 14 - . , '
2 '
etwa 2 Ohm cm entspricht, für diesen Zweck ausreicht. \ ...
Eine höhere Konzentration kann angewandt werden, um den
Sättigungswiderstand weiter herabzusetzen. ,_.
909826/0761
Claims (5)
1. In einer Halbleiterscheibe derart ausgebildeter Planartransistor, daß die Kollektorgrenzschicht an
der gleiche*! Bauptoberflache der Scheibe endet, an
der sich der Emitter\be£indet t dadurch gekennzeichnet,
daß die Kollektorzcne (113) an ihrer der ICcllektörgrenzschicht
(H7) äbceü/andten Seite in einen stärker
dotierten. Bereich gleichen Leitfähigkeitstyps übergeht
, der aus einer entfernt von der Hauptcberflache
(115) verlaufenden Schichii (112) und einer die
Kollektorzone ringförmic umgebenden, von der Schicht
(112) bis zur Hauptoberfläche reichenden Wand (122) besteht. ~ "
2. transistor nach Anspruch 1, dadurch gekennzeichnet;,
daß die Halbleiterscheibe ein Substrat (HO) vcn
entgegengesetztem Leitf^hiclceitstyp v/ie die Kollektorzone
aufweist und die Schicht (112). "der Kollektorzcne
sich unter Eildung eines p-n-Überganges auf dem Substrat
befindet.
3. Transistor nach Anspruch 2, dadurch gekennzeichnet,
daß 6r von anderen auf der Halbleiterscheibe ausgebildeten
Bauelementen durch eine Trennwand (116) von
SO 98 2 6/07 61 BADOWGiNAt
L.eitfäMgkeitstyp wie die Kollektorzoiae
isoliert ist und: daß sieh die Trennwand von der
Hauptoberfltäehe bis zu dem Substrat erstreckt.
4., Transistor nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß ohmsche Emitter-,. Basis-
und Kollektorelektroden (123, 124, t25_) an der Emitterzone
(120),. der Basiszone (118) und der ringförmigen
Wand "(i:-22) der Kollektorzone angebracht sind.
5. Verfahren zur Herstellung eines Transistors nach den
vorhergehenden Ansprüche, dadurch gekennzeichnet, daß
er auf einer Halblei terscheibe ausgebildet wird,, die
eine Oberflächenschicht (.1:13) von einem Leitfahigkeitstyp
und einer darunter befind]iche Schicht" (11;2) vom
bleichen Leitfshigkeitstyp mit stärkerer Dotierung
aufweist, unter Anwendung folgender Verfahrensstufen:
(a) Aufbringen einer dotierenden Verunreinigung-(i22a)
von dem betreffenden Leitfähigkeitstyp auf "eine bestimmte Stelle der Oberflächenschicht
und ISindif fund Leren der Verunreinigung durch die Oberflächenschicht hindurch zur Bildung der 77and-(.122)
hoher Leitfähigkeit;
(b) Eindiffundieren eines dotierenden Materials vorn
entgegengesetzten Leitfahigkeitstyp an einer
anderen Stelle der Oberflächenschicht zur'. I■."dung
der Basiszone und der Kellektorgrenzschichi:;
909 8 26/Q 7 6 1
: - 17 -
(c) Eindiffundieren einer Verunreinigung vom ersten
Leitfähigkeitstyp an einer bestimmten Stelle der Basiszone zur Bildung der Emitterzone und der
Emittergrenzschicht.
BAD 9Q982 6/076 1
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US353524A US3341755A (en) | 1964-03-20 | 1964-03-20 | Switching transistor structure and method of making the same |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1539079A1 true DE1539079A1 (de) | 1969-06-26 |
DE1539079B2 DE1539079B2 (de) | 1973-12-06 |
Family
ID=23389487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1539079A Pending DE1539079B2 (de) | 1964-03-20 | 1965-03-19 | In einer Halbleiterscheibe für integrierte Schaltungen ausgebildeter Planartransistor |
Country Status (4)
Country | Link |
---|---|
US (1) | US3341755A (de) |
BE (1) | BE661403A (de) |
DE (1) | DE1539079B2 (de) |
GB (1) | GB1041681A (de) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3384791A (en) * | 1964-09-10 | 1968-05-21 | Nippon Electric Co | High frequency semiconductor diode |
NL6606083A (de) * | 1965-06-22 | 1967-11-06 | Philips Nv | |
US3475664A (en) * | 1965-06-30 | 1969-10-28 | Texas Instruments Inc | Ambient atmosphere isolated semiconductor devices |
US3430110A (en) * | 1965-12-02 | 1969-02-25 | Rca Corp | Monolithic integrated circuits with a plurality of isolation zones |
US3440502A (en) * | 1966-07-05 | 1969-04-22 | Westinghouse Electric Corp | Insulated gate field effect transistor structure with reduced current leakage |
FR155459A (de) * | 1967-01-23 | |||
US3538397A (en) * | 1967-05-09 | 1970-11-03 | Motorola Inc | Distributed semiconductor power supplies and decoupling capacitor therefor |
US3440503A (en) * | 1967-05-31 | 1969-04-22 | Westinghouse Electric Corp | Integrated complementary mos-type transistor structure and method of making same |
US3653988A (en) * | 1968-02-05 | 1972-04-04 | Bell Telephone Labor Inc | Method of forming monolithic semiconductor integrated circuit devices |
US3648128A (en) * | 1968-05-25 | 1972-03-07 | Sony Corp | An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions |
US3638081A (en) * | 1968-08-13 | 1972-01-25 | Ibm | Integrated circuit having lightly doped expitaxial collector layer surrounding base and emitter elements and heavily doped buried collector larger in contact with the base element |
US3569800A (en) * | 1968-09-04 | 1971-03-09 | Ibm | Resistively isolated integrated current switch |
US3547716A (en) * | 1968-09-05 | 1970-12-15 | Ibm | Isolation in epitaxially grown monolithic devices |
US3539884A (en) * | 1968-09-18 | 1970-11-10 | Motorola Inc | Integrated transistor and variable capacitor |
US3648125A (en) * | 1971-02-02 | 1972-03-07 | Fairchild Camera Instr Co | Method of fabricating integrated circuits with oxidized isolation and the resulting structure |
US3878551A (en) * | 1971-11-30 | 1975-04-15 | Texas Instruments Inc | Semiconductor integrated circuits having improved electrical isolation characteristics |
JPS4933758U (de) * | 1972-06-26 | 1974-03-25 | ||
US3858234A (en) * | 1973-01-08 | 1974-12-31 | Motorola Inc | Transistor having improved safe operating area |
US3992232A (en) * | 1973-08-06 | 1976-11-16 | Hitachi, Ltd. | Method of manufacturing semiconductor device having oxide isolation structure and guard ring |
JPS5753963A (ja) * | 1980-09-17 | 1982-03-31 | Toshiba Corp | Handotaisochi |
GB9013926D0 (en) * | 1990-06-22 | 1990-08-15 | Gen Electric Co Plc | A vertical pnp transistor |
JP3730483B2 (ja) * | 2000-06-30 | 2006-01-05 | 株式会社東芝 | バイポーラトランジスタ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3176376A (en) * | 1958-04-24 | 1965-04-06 | Motorola Inc | Method of making semiconductor device |
GB945747A (de) * | 1959-02-06 | Texas Instruments Inc | ||
US3173069A (en) * | 1961-02-15 | 1965-03-09 | Westinghouse Electric Corp | High gain transistor |
US3178798A (en) * | 1962-05-09 | 1965-04-20 | Ibm | Vapor deposition process wherein the vapor contains both donor and acceptor impurities |
NL302804A (de) * | 1962-08-23 | 1900-01-01 | ||
US3229119A (en) * | 1963-05-17 | 1966-01-11 | Sylvania Electric Prod | Transistor logic circuits |
GB1050417A (de) * | 1963-07-09 |
-
1964
- 1964-03-20 US US353524A patent/US3341755A/en not_active Expired - Lifetime
-
1965
- 1965-03-18 GB GB11548/65A patent/GB1041681A/en not_active Expired
- 1965-03-19 BE BE661403D patent/BE661403A/xx unknown
- 1965-03-19 DE DE1539079A patent/DE1539079B2/de active Pending
Also Published As
Publication number | Publication date |
---|---|
US3341755A (en) | 1967-09-12 |
BE661403A (de) | 1965-07-16 |
DE1539079B2 (de) | 1973-12-06 |
GB1041681A (en) | 1966-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1539079A1 (de) | Planartransistor | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE2711562B2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE1131329B (de) | Steuerbares Halbleiterbauelement | |
DE1489031B1 (de) | Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung | |
DE2932043A1 (de) | Feldgesteuerter thyristor und verfahren zu seiner herstellung | |
DE1924726A1 (de) | Feldeffektvorrichtung mit steuerbarem pn-UEbergang | |
DE3027599C2 (de) | ||
DE1544228C3 (de) | Verfahren zum Dotieren von Halbleitermaterial | |
DE2515577A1 (de) | Schaltungsanordnung mit einem transistor hoher eingangsimpedanz | |
DE2364752A1 (de) | Halbleitervorrichtung | |
DE2657293C3 (de) | Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL) | |
DE1813130C3 (de) | Verfahren zur Herstellung einer Zenerdiode | |
DE3010986A1 (de) | Integrierte halbleiterschaltung | |
DE2418560A1 (de) | Halbleitervorrichtung | |
DE2507038C3 (de) | Inverser Planartransistor und Verfahren zu seiner Herstellung | |
DE1439674C3 (de) | Steuerbares und schaltbares pn-Halbleiterbauelement für große elektrische Leistungen | |
DE2431011A1 (de) | Halbleitervorrichtung | |
DE2547303A1 (de) | Halbleiterbauelement | |
DE2624339C2 (de) | Schottky-Transistorlogik | |
EP0017021B1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren | |
DE1464979C3 (de) | Halbleiterschaltelement | |
DE2635800A1 (de) | Gatterschaltung mit mehreren logischen elementen | |
DE2513458A1 (de) | Halbleiterbauelement |