DE2737073B2 - Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle - Google Patents

Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle

Info

Publication number
DE2737073B2
DE2737073B2 DE2737073A DE2737073A DE2737073B2 DE 2737073 B2 DE2737073 B2 DE 2737073B2 DE 2737073 A DE2737073 A DE 2737073A DE 2737073 A DE2737073 A DE 2737073A DE 2737073 B2 DE2737073 B2 DE 2737073B2
Authority
DE
Germany
Prior art keywords
area
redoped
semiconductor body
areas
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2737073A
Other languages
English (en)
Other versions
DE2737073C3 (de
DE2737073A1 (de
Inventor
Kurt Dipl.-Ing. Dr. 8021 Taufkirchen Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2737073A priority Critical patent/DE2737073C3/de
Priority to FR7823754A priority patent/FR2400771A1/fr
Priority to US05/934,263 priority patent/US4194283A/en
Priority to GB7833477A priority patent/GB2002958B/en
Priority to JP10045078A priority patent/JPS5445578A/ja
Publication of DE2737073A1 publication Critical patent/DE2737073A1/de
Publication of DE2737073B2 publication Critical patent/DE2737073B2/de
Application granted granted Critical
Publication of DE2737073C3 publication Critical patent/DE2737073C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/901—Capacitive junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

Die Erfindung geht von einem Stand der Technik aus, wie er in der Literaturstelle »Electronics« (April, 1, 1976), S. 77 und 78, und in der DE-OS 26 30 571 beschrieben ist Dort ist ein Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine EinTransistor-Speicherzelle eines aus gleichartigen Speicherzellen zusammengesetzten monolithisch integrierten Halbleiterspeichers gezeigt wobei in einem Halbleiterkörper eines Leitungstyps zunächst zwei Zonen des entgegengesetzten Leitungstyps erzeugt werden, von denen die eine an eine ebene Oberfläche des Halbleiterkörpers angrenzt und die andere im Innern des Halbleiterkörpers angeordnet ist, wobei dann eine von der ebenen Oberfläche ausgehende, mit nach der Tiefe zu konvergierenden ebenen Flächen begrenzte Vertiefung derart angebracht wird, daß von jeder der beiden Zonen des entgegengesetzten Leitungstyps ein Teil entfernt wird, und wobei schließlich die Halbleiteroberfläche innerhalb der Vertiefung mit einer Isolierschicht abgedeckt und eine Gateelektrode aufgebracht wird, die einen an die Vertiefung angrenzenden, zwischen den beiden Zonen des entgegengesetzten Leitungstyps liegenden Bereich des Halbleiterkörpers vom einen Leitungstyp überdeckt Das Produkt eines solchen Verfahrens ist ein sogenannter »VMOS«- Transi^tor.
Vorzugsweise geht man bei seiner Herstellung von einem p-dotierten scheibenförmigen Siliciumeinkristall aus, an dessen Oberfläche am Ort der zu erzeugenden Ein-Transistor-Speicherzelle eine η+ -dotierte lokal begrenzte Zone durch entsprechendes maskiertes
Umdotieren hergestellt wird.
Anschließend wird der mit den umdotierten Zonen versehene ebene Oberflächenteil der Siliciumscheibe mit einer p-dotierten einkristallinen Siliciumschicht epitaktisch abgedeckt, so daß die umdotierten Zonen sich nunmehr im Inneren des resultierenden Halbleiterkörpers, umgeben von einer p-leitenden Umgebung, befinden. Oberhalb jeder der umdotierten η+-Zonen wird nun an der ebenen Oberfläche der epitaktischen Schicht je eine weitere η-Zone derart hergestellt, daß ι ο die neu entstandenen Zonen durch einen p-Bereich von der n+-Zone im Inneren des Halbleiterkörpers getrennt sind. Die im Inneren des Halbleiterkörpers befindliche η+-Zone bildet die Sourcezor.e, die an der Oberfläche der epitaktischen Schicht erzeugte η-Zone die Drainzone des herzustellenden Tsoiierschicht-Feldeffekttransistors. Zur Vervollständigung wird im Bereich der Drainzone unter Verwendung einer Ätzmaske eine Vertiefung mit V-förmigem Längsschnittprofil erzeugt, dessen tiefste Stelle bis in die innere η+-Zone hineinreicht. Die Siliciumoberfläche in der Vertiefung wird dann mit einer dünnen Oxydschicht bedeckt, auf der dann die Gateelektrode des Feldeffekttransistors aufgebracht wird. Die Bezeichnung VMOS rührt von der V-förmigen Vertiefung her.
Um nun einen solchen VMOS-Transistor zu einer Ein-Transistor-Speicherzelle geeignet zu machen gibt man z. B. der Sourcezone eine stärkere Dotierung als der Drainzone und sorgt dafür, daß ihr pn-Übergang großflächiger als der der Drainzone wird. Dies bedeutet, daß der Hauptteil der Speicherkapazität der Ein-Transistor-Speicherzelle durch den die Sourcezone begrenzenden pn-Übergang gegeben ist Man ordnet außerdem diese Sourcezone der einzelnen Speicherzelle in einer aus solchen Speicherzellen aufgebauten integrierten Speichermatrix individuell zu, während die Drainzone häufig auch dazu verwendet wird, um als Bit-Leitung die Verbindung zu innerhalb derselben Matrixspalte als die betrachtete Zelle angeordneten weiteren Speicherzellen derselben Art zu dienen.
Ersichtlich liegt der Vorteil der diese Speicherzellen liefernden VMOS-Technik. darin, daß man integrierte Halbleiterspeicher mit besonders hoher Zellendichte herstellen kann. Die bekannten Herstellungsverfahren arbeiten jedoch mit Epitaxie. Es ist Aufgabe der Erfindung, einen hiervon abweichenden Weg anzugeben.
Die Erfindung betrifft ein Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine EinTransistor-Speicherzelle eines aus gleichartigen so Speicherzellen zusammengesetzten monolithisch integrierten Halbleiterspeichers entsprechend dem Oberbegriff der Patentansprüche 1 oder 15. Um die angegebene Aufgabe zu lösen, wird erfindungsgemäß entsprechend den Kennzeichen der Patentansprüche 1 oder 15 dabei vorgegangen.
t Es wird also im Gegensatz zu der üblichen Technik von einem Halbleiterkörper ausgegangen, dessen Material ohne weitere Umdotierung die kanalbildende Zone des Feldeffekttransistors der Speicherzelle bildet, während sowohl die Source- als auch die Drainzone durch lokales Umdotieren erzeugt werden. Damit entfällt vor allem die Epitaxie.
Die verschiedenen Durchführungsarten des erfindungsgemäßen Verfahrens werden nun an Hand der Fig. 1 bis 16 näher beschrieben. Dabei dient Fig. 1 bis Fig. 14 zur Beschreibung einer ersten Durchführungsart des erfindungsgemäßen Verfahrens an Hand verschiedener Ausführungsbeispiele und Fig. 15 und Fig. 16 zur Erläuterung einer zweiten Ausführungsari der Erfindung.
Ein erstes Ausführungsbeispiel der ersten Durchführungsart der Erfindung besteht darin, daß an einem ebenen Oberflächenteil des Halbleiterkörpers H ein Gebiet A in Kontakt mit einem den entgegengesetzten Leitungstyp zu dem des Halbleiterkörpers erzeugenden Dotierungsstoff derart gebracht wird, daß dort der Dotierungsstoff bis zu einer Tiefe T eine Umdotierung des Halbleiterkörpers unter Entstehung eines der Gestalt und Größe des Gebiets A entsprechenden umdotierten Bereichs U\ bewirkt, daß außerdem ein von außen an das Gebiet A angrenzendes zweites Gebiet E in Kontakt mit einem den entgegengesetzten Leitungstyp zu dem des Halbieiterkörpers erzeugenden Dotierungsstoff derart gebracht wird, daß dort der Dotierungsstoff bis zu einer Tiefe t unter Entstehung eines von der Gestalt und Größe des Gebiets E bestimmten umdotierten Bereichs U2 eine Umdotierung des Halbleiterkörpers bewirkt und daß dabei die Tiefe 1 kleiner als die Tiefe T bemessen wird, und daß schließlich die Vertiefung V an den Gebieten A und E der· Halbleiteroberfläche derart erzeugt wird, daß aus den umdotierten Bereichen U\ und Vi mindestens zwei getrennte Zonen Zi und Zy entstehen, von denen die eine die Halbleiteroberfläche in der Vertiefung längs deren Rand und die andere an ihrer tiefsten Stelle erreicht Dabei wird man zum Beispiel die Gebiete A und B an der Halbleiteroberfläche zweckmäßig derart wählen, daß das Gebiet A die Gestalt eines Rechtecks und das Gebiet B die Gestalt eines angrenzenden Streifens hat, und daß die Vertiefung Vdie Gestalt einer umgekehrten quadratischen Pyramide oder Trichters erhält, deren Rand das Gebiet A innerhalb des Gebiets β umgibt
Diese Variante des erfindungsgemäßen Verfahrens wird zweckmäßig angewendet, wenn entweder eine einzelne Speicherzelle erzeugt werden soll, oder wenn bei der Herstellung einer integrierten Matrix aus solchen Speicherzellen die Verbindung zwischen benachbarten Zellen der Matrix durch äußere Mittel erfolgt Sie ist mittels der F i g. 1 und 3 dargestellt
Eine zweite Variante der ersten Durchführungsart des erfindungsgemäßen Verfahrens sieht vor, daß das Gebiet A die Gestalt eines gestreckten rechteckigen Streifens erhält, daß ferner jeweils zwei zusammengehörige Gebiete B derart vorgesehen werden, daß die beiden Gebiete B durch Spiegelung an der Längssymmetrieachse des Gebiets A aufeinander abbildbar sind und jedes Gebiet B eine gemeinsame Grenze zum Gebiet A erhält, und daß schließlich die Vertiefung die Gestalt eines umgekehrten Daches erhält, dessen Länge mindestens gleich der Länge des Gebiets A ist und dessen beide Ränder parallel zur Begrenzung des Gebiets A durch je eines der beiden Gebiete B hindurchgeführt werden.
Bei einer dritten Variante der ersten Ausführungsform des erfindungsgemäßen Verfahrens wird vorgesehen, daß das Gebiet A die Gestalt eines gestreckten rechteckigen Streifens erhält daß ferner jeweils zwei zusammengehörige Gebiete B derart vorgesehen werden, daß die beiden Gebiete B durch Spiegelung an der Längssymmetrieachse des Gebiets A aufeinander abbildbar sind und jedes Gebiet B eine gemeinsame Grenze zum Gebiet A erhält und daß schließlich je eine die Gestalt einer umgekehrten quadratischen Pyramide aufweisende Vertiefung je Paar von zusammengehörigen Gebieten B derart erzeugt wird, daß die Vertiefung
mit parallel und senkrecht zur Begrenzung des Gebiets A verlaufendem Rande symmetrisch zu der durch die Längssymmetrieachse des Gebiets A senkrecht zur Halbleiteroberfläche gelegten Ebene ausgebildet ist.
Diese beiden Varianten werden vor allem angewendet, wenn es sich um die Herstellung einer Speichermatrix handelt und eine der beiden Zonen der Ein-Transistor-Speicherzellen zugleich als Bit-Leitung ausgestaltet werden soll. Die beiden Varianten werden an Hand der F i g. 2 bis 7 näher beschrieben. ι ο
Gemäß F i g. 1 werden an einer Oberflächenseite eines p-leitenden Siliciumeinkristalls //zusammengehörende umdotierte Bereiche U\, U2 vom entgegengesetzten Leitungstyp durch Diffusion beziehungsweise Implantation von Donatormaterial erzeugt Jedes Paar von umdotierten Bereichen Uu Lh wird dann infolge der Erzeugung einer Vertiefung V in Gestalt einer umgekehrten, das heißt auf der Spitze stehenden Pyramide mit quadratischem Querschnitt in zwei getrennte Zonen Z\ und Z2 umgeformt, von denen die eine, nämlich Z\, die Source-Zone und zugleich die Speicherkapazität der Zelle bildet, während die andere Zone Zi die Drainzone darstellt Entsprechend den obigen allgemeinen Ausführungen werden hierzu zwei konzentrische Quadrate an der ebenen Halbleiteroberfläche mit parallel zueinander orientierten Seiten pro zu erzeugender Speicherzelle abgegrenzt Das innere dieser beiden Quadrate stellt das Gebiet A, die Differenz zwischen dem inneren und dem äußeren Quadrat das Gebiet B dar. Definitionsgemäß wird durch die ausschließlich Ober das Gebiet A erfolgende Umdotierung der bis zu einer größeren Tiefe T reichende umdotierte Bereich U\ und durch die ausschließlich Ober das Gebiet B erfolgende Umdotierung der bis nur zu einer kleineren Tiefe reichende umdotierte Bereich U2 geschaffen. Bevorzugt erhält der nur die geringere Tiefe t erreichende der beiden umdotierten Bereiche, nämlich der Bereich Lh, die höhere Dotierungskonzentration. Er wird also im Vergleich zum anderen Bereich U\ η+-dotiert, so daß der ihn begrenzende pn-übergang eine größere Steilheit und damit eine höhere spezifische Kapazität als der den Bereich U\ begrenzende pn-Obergang erhält Außerdem wird, indem man das Gebiet B größer als das Gebiet A wählt, automatisch dafür gesorgt, daß der den umdotierten Bereich Lh und die spätere Kapazitätszone Z\ begrenzende pn-Obergang absolut eine merklich größere Kapazität als die die spätere, insbesondere den Drain der Speicherzelle darstellende, zweite umdotierte Zone der Speicherzelle Z2 erhält
Die für die Dotierung des Bereichs U\ zu verwendende Diffusions- oder Implantierungsmaske muß ersichtlich so ausgestaltet sein, daß sie die Halbleiteroberfläche mit Ausnahme des beziehungsweise der Gebiete A abdeckt so daß nur dort der darzubietende Donator in den Halbleiterkörper eindringen kann. Anders ist es bei der für die Dotierung des Bereichs Lh zu verwendenden Maske. Diese kann so ausgestaltet sein, daß sie lediglich die Gebiete B frei läßt Sie kann aber auch so ausgestaltet sein, daß sie die Gebiete A und B frei läßt eo Zwar dringt dann bei der Herstellung des Bereichs Lh und bei der Herstellung des Bereichs U\ Dotierungsstoff in einen bis zur Tiefe / unter dem Oberflächeribereich A reichenden Bereich ein, so daß dieser stärker als der ausschließlich dem Gebiet B zugeordnete Bereich U2 und erst recht stärker als der eine größere Tiefe als t aufweisende Teil des Bereichs U\ dotiert sind. Dieser besonders stark dotierte Bereich unmittelbar unter der Halbleiteroberfläche des Gebiets A wird jedoch bei der Erzeugung der Vertiefung A automatisch entfernt, wie man unmittelbar aus F i g. 3 erkennt.
Zur Erzeugung von Vertiefungen mit konvergierenden ebenen Begrenzungsflächen nützt man zum Beispiel die Tatsache aus, daß die Ätzgeschwindigkeit in einem Siliciumeinkristall richtungsabhängig ist, derart, daß die Abtragungsgeschwindigkeit senkrecht zu den (Hl)-Ebenen am kleinsten ist. Aus diesem Grunde lassen sich bei Verwendung entsprechend abgestimmter Ätzmittel spontan Vertiefungen erzeugen, deren vier Begrenzungsflächen je einer der vier Scharen von (111)-Ebenen des Kristallgitters angehören. Demzufolge treffen sich je zwei solcher Begrenzungsflächen unter einem Winkel, dessen Cosinus den Wert 1/3 hat (etwas mehr als 70°).
Es ist deshalb zweckmäßig, wenn man die zur Erzeugung der Vertiefungen V zu verwendenden Ätzmasken derart auf einem nicht mit einer (111)-Ebene koinzidierenden Kristalloberflächenteil ausrichtet, daß die Begrenzungen der Ätzfenster parallel zu je einer Schar von (111)-Ebenen liegen. Da andererseits die Orientierung und Anordnung der Fenster, wie aus den Figuren der Zeichnung hervorgeht, in jeweils einer spezifischen Anordnung in bezug auf die beiden umdotierten Bereiche Uy und Lh zu wählen ist, um aus den beiden Bereichen U\ und U2 die Kapazitätszone Z\ und die andere Zone Zi der einzelnen Speicherzellen zu erhalten, empfiehlt es sich, wenn man die Begrenzungen der umdotierten Bereiche U\ und Lh (und damit die der Gebiete A und £J derart festlegt, daß sie parallel zu den Schnittlinien der vier Scharen von (111)-Ebenen auf der ausgewählten ebenen Halbleiteroberfläche verlaufen. Dasselbe gilt auf Grund der vorstehenden Ausführungen für Orientierung und Begrenzungsfenster in der zum Ätzen der Vertiefungen V zu verwendenden Ätzmaske.
Als Ätzmaske kann man zum Beispiel eine auf Grund einer Photolack-Ätztechnik mit quadratischen oder rechteckigen Ätzfenstern versehene SiC>2-Schicht oder Metallschicht verwenden, die zum Beispiel durch Aufsputtern auf der ausgewählten ebenen Halbleiteroberfläche aufgebracht worden ist Als dem erfindungsgemäßen Verfahren zu unterwerfenden ebenen Oberflächenteil verwendet man besonders zweckmäßig eine mit einer (lOO)-Ebene des Siliciumgitters zusammenfallende Fläche. Als Ätzmittel dient zum Beispiel verdünnte Alkalilauge, zum Beispiel KOH. Ist dann ddie Weite des zur Ätzung der Vertiefung V verwendeten Fensters in der Ätzmaske, so wird die Tiefe / der Pyramiden- bzw. grabenförmigen Vertiefung durch die Beziehung
bestimmt Ist nun s die Breite des Gebiets B und a die Breite des Gebiets A gemessen längs der mit Fig. 1 gegebenen Dimension, so muß für die Breite d der Vertiefung Van der Halbleiteroberfläche die Relation
(s+a/2)>d/2>a/2
eingehalten werden. Ferner darf d/2 nicht kleiner als a +t/2 werden, wobei t die Tiefe des unterhalb des Gebiets B entstandenen umdotierten Bereichs Lh ist
In Fig. 1 ist die Zuordnung der beiden umdotierten Bereiche Uy und Lh ersichtlich, wobei der Bereich Uy eine merklich geringere Donatorkonzentration als der über das Gebiet B erzeugte Bereich U2 erhält In F i g. 2 sieht man die Art, wie die Vertiefung Vin bezug auf die
beiden Bereiche U\ und U2 zu erzeugen ist, um eine Trennung der beiden Bereiche U\ und U2 in zwei getrennte Zonen Z\ und Z2 zu erhalten. Für die Bereiche U\ und U2 und für die Vertiefung Vwird jeweils zunächst die quadratische Ausgestaltung angenommen. Wählt man nun die Tiefe /der Vertiefung Vso, daß sie größer als die Tiefe T des umdotierten Bereichs U\ wird, so erkennt man unmittelbar, daß man aus geometrischen Gründen die Bedingung l<(T+a ■ j/2) einhalten muß, damit nicht bei der Erzeugung der Vertiefung V es zu einer Bildung einer Zone Z2 aus dem umdotierten Bereich U\ kommt. Zu bemerken ist, daß die zuletzt gebrachten geometrischen Betrachtungen von dem Fall ausgehen, daß die umdotierten Bereiche U\ und U2 und die Vertiefung V an einer (lOO)-orientierten Siliciumoberfiäche erzeugt werden. In dem aus F i g. 2 ersichtlichen Beispielsfall ist für die Tiefe / von V die Bedingung
(T+a/2)>l>T
eingehalten.
Zur Vervollständigung der Anordnung muß die Halbleiteroberfläche mit einer Isolierschicht überzogen werden, die außerhalb der Vertiefungen V dick, in der Vertiefung hingegen dünn sein muß. Man erreicht dies zum Beispiel, wenn man zur Ätzung der Vertiefungen V eine aus SiO2 bestehende Ätzmaske verwendet, die dann nn der Halbleiteroberfläche verbleibt und den Grundstock der dicken Teile der Isolierschicht bildet. Nach der Herstellung der Vertiefungen V wird dann die Gesamtoberfläche der erhaltenen Anordnung Bedingungen ausgesetzt, bei denen sich in den Vertiefungen V eine dünne SiO2-Schicht ausbildet und sich die bereits vorhandenen Teile der SiO2-Schicht verstärken. Die Isolierschicht ist in den Figuren mit O bezeichnet Schließlich wird die Isolierschicht O in den Vertiefungen mit je einer Gateelektrode G versehen. Diese kann, wie in den Ausführungsbeispielen, Bestandteil einer Leitbahn L sein, die die Verbindung zwischen den Speicherzellen einer Matrixzeile bewirkt
Bei der in F i g. 2 erkennbaren Arbeitsweise ist das Gebiet B in zwei Teilgebiete B aufgeteilt, die jeweils beiderseits der streifenförmigen Gebiete A angeordnet sind. Diese bereits oben definierte Art der Anordnung der Gebiete A und B entspricht den beiden anderen der obenerwähnten Varianten der ersten Ausführungsform des erfindungsgemäßen Verfahrens. Beide Varianten unterscheiden sich nicht in der Ausgestaltung der beiden Gebiete A und B und damit der beiden umdotierten Bereiche U\ und U2, sondern lediglich darin, daß im einen Fall die Vertiefungen V die Gestalt von umgekehrten Pyramiden, im anderen Fall die Gestalt eines symmetrischen umgekehrten Daches erhalten. Der erste Fall ist an Hand der F i g. 4, der zweite Fall an Hand der Fig. 5 bis 7 dargestellt Fi g. 3 und 4 stellt je eine Aufsicht dar. Für den Fall der Verwendung von grabenförmigen Vertiefungen V ist nur folgende Möglichkeit von Bedeutung, die an Hand der F i g. 5, 6 und 7 erläutert wird.
Wählt man nämlich die Tiefe / der die Gestalt eines umgekehrten symmetrichen Daches aufweisenden und symmetrisch zu dem die Gestalt eines rechteckigen Streifens aufweisenden Gebiets A anzuordnenden Vertiefung V so, daß sie größer als die Tiefe des umdotierten Bereichs U\ ist, so entstehen aus dem umdotierten Bereich U\ gleichzeitig zwei Zonen Z2, also zwei Bit-Leitungen. Man wendet diese Möglichkeit zweckmäßig dann an, wenn man die Speicherkapazität der zweiten Zonen Z2 der einzelnen Speicherzellen im Vergleich zu der Kapazität der anderen Zone Z\ möglichst klein halten will. Dann wird man auch, wie F i g. 6 im Schnitt zeigt, pro Vertiefung V jeweils zwei Gateelektroden Gi und G2 vorsehen, die dann auf je einer der beiden Begrenzungsflächen der grabenförmigen Vertiefung V angeordnet werden, um den Zwischenraum zwischen der jeweiligen Zone Z2 und der aus je einer der beiden umdotierten Bereiche U2 entstandenen Kapazitätszonen Z\ kapazitiv zu überbrücken. Man hat also pro Vertiefung im Gegensatz zu der in Fig.4 dargestellten Anordnung jeweils zwei Feldeffekttransistoren, also zwei Ein-Transistor-Speicherzellen S1 und S2. Diese können dann durch entsprechende Wortleitungen L, die auf der Isolierschicht abseits von den Zonen Z\ aufgebracht werden, zeilenweise zusammengefaßt werden. (Man wird zu diesem Zweck die Oxydschicht O in den Gräben
V dünn bemessen, wo die Kapazitätszonen Z\ die Halbleiteroberfläche in den Gräben V erreichen, während man sie andererseits abseits von diesen Stellen auch in den Gräben V dick einstellt, um eine ausreichende kapazitive Entkopplung zwischen den dort zu führenden Wortleitungen L und den durch die
Zonen Z2 gegebenen Bit-Leitungen zu erreichen.)
Verwendet man hingegen bei der aus Fig.2 ersichtlichen Ausgestaltung der Gebiete A und B Vertiefungen V, die lediglich die Gestalt einer umgekehrten Pyramide aufweisen, so entsteht aus jeder der umdotierten Bereiche U\ lediglich eine einzige Bit-Leitung und pro Vertiefung jeweils eine Speicherzelle, die allerdings zwei voneinander getrennte Kapazitätszonen aufweist, die jeweils die halbe Speicherkapazität der Speicherzelle darstellen.
F i g. 7 stellt einen senkrecht zu den Bit-Leitungen Z2 bei der in F i g. 5 dargestellten Anordnung abseits der Kapazitätszonen Z\ geführten Schnitt dar, während der in Fig.6 dargestellte Schnitt gleichzeitig durch die Kapazitätszonen beiderseits der beiden Bit-Leitungen
Z2 geführt ist
Zu bemerken ist noch abschließend, daß man bei der zur Aufspaltung der beiden umdotierten Bereiche U\ und U2 durch eine grabenförmige Vertiefung V führenden Variante des erfindungsgemäßen Verfahrens eine besonders hohe Bit-Dichte eines durch Anwendung des erfindungsgemäßen Verfahrens hergestellten VMOS-Speichers erhält
Bei dem nun zu besprechenden zweiten Ausführungsbeispiel der ersten Durchführungsform des erfindungs- gemäßen Verfahrens ist vorgesehen, daß an einem ebenen Teil der Oberfläche eines p-oder n-leitenden Halbleiterkörpers H zwei den entgegengesetzten Leitungstyp zu dem des Halbleiterkörpers //aufweisende umdotierte diskrete Bereiche U und dann die Vertiefung V im Gebiet des einen dieser beiden Bereiche U derart erzeugt werden, daß die ursprüngliche Halbleiteroberfläche im Gebiet dieses einen Bereichs U abgetragen und sich die Abtragung mindestens in den anderen Bereich U erstreckt, während andererseits durch die Führung der Vertiefung
V die Kapazität des pn-Obergangs des der stärkeren Abtragung bei der Erzeugung der Vertiefung V unterworfenen der beiden umdotierten Bereiche U gegenüber der Kapazität des pn-Übergangs des anderen umdotierten Bereichs i/stark reduziert wird.
Zweckmäßig führt man, wie aus Fig.8, 9 und 10 ersichtlich, das Verfahren durch, indem man in einem gemeinsamen unter Verwendung einer entsprechend
geformten Dotierungsmaske vorzunehmenden Dotierungsprozeß drei einander gleiche Bereiche U mit quadratischem oder rechteckigem Querschnitt mit n+-Dotierung an einem mit einer (100)-Ebene koinzidierenden Oberflächenteil eines p-leitenden scheibenförmigen Siliciumkristalls H derart erzeugt, daß die drei Bereiche in einer Reihe liegen und die beiden äußeren Bereiche von dem mittleren Bereich jeweils denselben Abstand haben, und indem man dann eine grabenförmige Vertiefung Vsymmetrisch zu der durch das Zentrum de* mittleren der drei Bereiche gehenden Symmetrieebene der Anordnung derart erzeugt, daß die öffnungsweite d der Vertiefung V größer als die in gleicher Richtung wie rf gemessene Breite des mittleren der drei umdotierten Bereiche t/wird. Insbesondere ist vorgesehen, daß die öffnungsweite d mindestens gleich der Summe der Breite des mittleren Bereichs U und des doppelten Abstands zweier benachbarter Bereiche U ist
Damit erhält man die aus den Fig.8 bis 11 ersichtlichen Verhältnisse, wobei man es wiederum, wenn man die Tiefe /des Grabens Vgrößer als die Tiefe der drei umdotierten Bereiche t/wählt, erreicht, daß der mittlere Bereich U in zwei getrennte Zonen aufgeteilt wird. Voraussetzung ist allerdings, ebenso wie im Falle der Fig.5 bis 7, daß die Länge der grabenförmigen Vertiefung größer als die Länge des aufzutrennenden Bereichs t/bemessen wird.
Es empfiehlt sich auch bei der an Hand der F i g. 8 bis 11 beschriebenen Durchführungsform des erfindungsgemäßen Verfahrens, daß man wegen ihres größeren pn-Übergangs die aus den beiden äußeren der drei Bereiche U entstandenen Restzonen als Kapazitätszonen Zi, die aus dem mittleren dieser Bereiche nach Abzug der Vertiefung verbleibende Zone bzw. verbleibenden Zonen als Bit-Leitungen bei der Anwendung des Verfahrens auf die Herstellung einer Speichermatrix verwendet Hat man infolge einer entsprechend großen Tiefe / der grabenförmigen Vertiefung V aus dem mittleren Bereich zwei Bit-Leitungen erhalten, so kann «o man wiederum, wie in F i g. 6 dargestellt, pro Vertiefung eine oder zwei Gateelektroden anwenden, so daß man im ersten Fall auf zwei durch eine gemeinsame Wortleitung (Gateelektrode) gesteuerte Speicherzellen, im zweiten Fall auf zwei völlig entkoppelte Speicherzellen kommt Der erste Fall ist in Fig.9, der zweite in F i g. 10 und 11 dargestellt
Es ist nun möglich, die Kapazität der die Speicherkapazität der einzelnen Speicherzelle darstellenden Zone Zi durch Dotierungsmaßnahmen zu vergrößern, wie sie so in der deutschen Patentanmeldung P 27 30 798.8 beschrieben sind. Eine dieser Möglichkeiten wird an Hand der Fi g. 12 beschrieben. Sie besteht darin, daß man — ausgehend von einer Anordnung der drei Bereiche U entsprechend F i g. 8 — einen nicht bis zur Tiefe Tdieser Bereiche reichenden und nicht die ganze Oberfläche des betreffenden Bereichs umfassenden Teilbereich jeder der beiden äußeren Bereiche U durch maskierte Diffusion bzw. Implantation umdotiert Dies bedingt eine Verlängerung des den betreffenden Bereich 6" umgrenzenden pn-Obergang und damit eine Vergrößerung der Speicherkapazität der die durch die teilweise Umdotierung erhaltenen Zone Zi enthaltenden Speicherzelle.
Entsprechend der aus Fig. 12 ersichtlichen Arbeitsweise werden zunächst die drei umdotierten Bereiche U mit rechteckförmigem oder quadratischem Querschnitt erzeugt Da es sich in der Regel um die Herstellung einer Speichermatrix handelt, wird man derartige Triplets von Bereichen U an jeweils den Knotenpunkten der zu erzeugenden Matrix (also den Schnittstellen der einzelnen Zeilen mit den einzelnen Spalten) erzeugen und die Orientierung der Anordnung der drei Zonen in Richtung der betreffenden Matrixzeiie ausrichten. Dann wird man unter Verwendung einer neuen Dotierungsmaske zwischen je zwei benachbarten Triplets von Bereichen U je eine je einen Teil der einander zugewandten äußeren Bereiche der beiden Triplets erfassende, jedoch nicht die Tiefe dieser beiden Bereiche erreichende ρ+-dotierte Zone P erzeugen. Schließlich wird die grabenförmige Vertiefung mit V-förmigem Schnittprofil am Ort des mittleren der drei Bereiche i/erzeugt, wie dies bereits an Hand der F i g. 8 und 9 dargelegt wurde. Die mit der Oxydschicht O und jeweils zwei aneinander gegenüberliegend angeordneten Gateelektroden G\ und Gi in der Vertiefung V versehene Speicheranordnung ist im Ausschnitt in Fig. 12 dargestellt. Man hat also wiederum je Vertiefung zwei Speicherzellen Si und Si, wenn man dafür sorgt, daß die Tiefe / der grabenförmigen Vertiefung V größer als die Tiefe der umdotierten Bereiche U eingestellt wird, so daß der mittlere umdotierte Bereich durch die Vertiefung wiederum in zwei — als Bit-Leitungen verwendbare — Zonen Zi aufgeteilt wird. Die aus den beiden äußeren Bereichen U entstandenen beiden Kapazitätszonen Zi haben das aus F i g. 12 ersichtliche L-Profil.
Eine weitere Möglichkeit, die Kapazität der Speicherzellen zu erhöhen, wird mittels F i g. 13 dargelegt Auch hier ist es das Ziel, drei nebeneinander in einer Reihe an der Halbleiteroberfläche angeordnete Bereiche mit einem Leitungstypus zu erzeugen, der dem des Halbleiterkristalls entgegengesetzt ist Demzufolge wird in einem ersten Arbeitsschritt mittels entsprechender Maskentechnik durch Implantation bzw. Diffusion in dem p-leitenden Halbleiterkristall //einen quaderförmigen n+-Bereich D erzeugt, welcher das Gebiet der drei n+-Bereiche U der Fig.8 einschließlich der Zwischenräume zwischen diesen Bereichen erfaßt Dann wird mittels einer zweiten Dotierungsmaske und Diffusion bzw. Implantation das Gebiet der Zwischenräume in p-dotiertes Material umgewandelt, so daß aus dem Bereich U drei voneinander getrennte Bereiche U mit η+-Dotierung entstehen. Um eine völlige Trennung der drei Bereiche U zu erreichen, müssen die zwischen ihnen erzeugten p-Zonen P bis zu einer größeren Tiefe als der ursprüngliche Bereich U vorgetrieben werden. Die Überlappung mit dem die ursprüngliche Dotierung aufweisenden Bereich des Halbleiterkristalls H führt dann zur Entstehung von p+-Inseln, die zwai in der Figur angegeben sind, die aber für die fertige Speicherzelle keine Bedeutung haben. Die weitere Bearbeitung führt zu den vollständigen Speicherzellen, die beispielsweise entsprechend der F i g. 14 ausgebildet sein können.
Bei den bisherigen Ausführungsbeispielen ist die Kapazitätszone Zi der einzelnen Ein-Transistor-Speicherzelle an der ursprünglichen Halbleiteroberfläche am Rande der Vertiefung V, die die Bit-Leitung bildende Zone Zi hingegen am Grunde der Vertiefung angeordnet Mitunter kann es aber auch interessant sein, statt der Zone Zi die Kapazitätszone am Grunde der Vertiefung V anzuordnen. Dann wird man zweckmäßig die zweite Ausführungsform der Erfindung zur Anwendung bringen:
Ausgehend von dem ρ+-dotierten Siliciumeinkristall
H wird zunächst der η-dotierte Oberflachenbereich U durch Implantation oder Diffusion hergestellt und dann ausschließlich innerhalb der zu dem Oberflächenbereich U gehörenden Halbleiteroberfläche und mit Abstand von dessen Grenze die Vertiefung Verzeugt Schließlich wird die Halbleiteroberfläche mit Ausnahme der unteren Bereiche der Vertiefungen V mit einer auch die Reste des Oberflächenbereichs U völlig abdeckenden Dotierungsmaske maskiert und in den Grund der Vertiefungen V Donatormaterial unter Entstehung je einer η+-dotierten Zone Z\ eingebracht Die im Vergleich zu den bisherigen Ausführungsbeispielen stärkere Konzentration der Dotierung des Ausgangskristalls sowie eine entsprechend groß gewählte Eindringtiefe der während des zweiten Umdotierungsprozesses entstandenen Zone Z\ sorgt für eine
ausreichende Kapazität des pn-Obergangs der Kapazi tätszone einer solchen Speicherzelle. Die fertige Zeil« ist in F i g. 16 im Schnitt der Zustand unmittelbar nachdem ersten Unidotierungsprozeß in F i g. 15 dargestellt Anstelle eines einzigen Oberflächenbereichs U kanr man auch zwei nebeneinander angeordnete solchei Bereiche erzeugen und die Vertiefung in den Zwischenraum dieser beiden η-Bereiche legen und ihre Weite se bemessen, daß die beiden Oberflächenbereiche an der
ίο Rand der Vertiefung Vgelangen.
Die Ausführungsbeispiele sind so gewählt, daß die Kapazitätszonen Z\ und die Bit-Leitungszonen Zi dei Speicherzellen vom η-Typ, das Substrat H hingegen vom p-Typ ist Der umgekehrte Fall ist ebenfalls möglich. Jedoch sind derartige Speicher etwas langsamer.
Hierzu 3 Blatt Zeichnungen

Claims (16)

Patentansprüche:
1. Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor- Speicherzelle eines aus gleichartigen Speicherzellen zusammengesetzten Halbleiterspeichers, bei dem in einem Halbleiterkörper von einem Leitungstyp zwei den entgegengesetzten Leitungstyp aufweisende Zonen und eine von einem ebenen Oberflächenteil ι ο des Halbleiterkörpers ausgehende, mit nach der Tiefe zu konvergierenden ebenen Flächen begrenzte Vertiefung derart angeordnet werden, daß die eine der beiden Zonen an den ebenen Oberflächenteil des Halbleiterkörpers angrenzt, daß von jeder der beiden Zonen infolge der Erzeugung der Vertiefung ein Teil entfernt wird und daß wenigstens eiiw der konvergierenden ebenen Flächen der Vertiefung an die an die ebene Oberfläche des Halbleiterkörpers angrenzende Zone des entgegengesetzten Leitungstyps, darunter an einen Bereich des Halbleiterkörpers mit dem einen Leitungstyp und in der Tiefe an die andere Zone angrenzt, bei dem dann die Halbleiteroberfläche innerhalb der Vertiefung mit einer Isolierschicht abgedeckt und auf dieser eine Gate-Elektrode derart aufgebracht wird, daß diese den an die konvergierende Fläche der Vertiefung angrenzenden und zwischen den beiden Zonen des entgegengesetzten Leitungstyp liegenden Bereich des Halbleiterkörpers überdeckt, dadurch gekennzeichnet, daß zur Bildung der in der Tiefe an die konvergierende Fläche angrenzenden anderen Zone vom entgegengesetzten Leitungstyp zunächst ein von einem Gebiet A des ebenen Oberflächenteils des Halbleiterkörpers ausgehender und bis zu einer entsprechenden Tiefe sich erstreckender Bereich des entgegengesetzten Leitungstyps hergestellt wird und daß dann die Vertiefung derart angeordnet wird, daß bei ihrer Erzeugung ein Teil des genannten Gebietes A sowie ein Teil des Bereichs des entgegengesetzten Leitungstyps entfernt werden und diejenige konvergierende Räche der Vertiefung, die an die an die Oberfläche des Halbleiterkörpers angrenzende Zone des entgegengesetzten Leitungstyps angrenzt, «5 in der Tiefe unterhalb des Gebietes A an den Rest des genannten Bereiches, der die andere Zone bildet, angrenzt
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß an einem ebenen Oberflächenteil des so Halbleiterkörpers (H) das Gebiet A in Kontakt mit einem den entgegengesetzten Leitungstyp zu dem des Halbleiterkörpers (H) erzeugenden Dotierungsstoff derart gebracht wird, daß dort der Dotierungsstoff bis zu einer Tiefe T eine Umdotierung des Halbleiterkörpers unter Entstehung eines der Gestalt und Größe des Gebiets A entsprechenden umdotierten Bereichs U\ bewirkt, daß außerdem ein von außen her an das. Gebiet A angrenzendes zweites Gebiet B ebenfalls in Kontakt mit einem den so entgegengesetzten Leitungstyp zu dem des Halbleiterkörpers (H) erzeugenden Dotierungsstoff derart gebracht wird, daß dort der Dotierungsstoff bis zu einer Tiefe f< Γ unter Entstehung eines von der Gestalt und Größe des Gebiets B bestimmten umdotierten Bereichs U2 eine Umdotierung des Halbleiterkörpers (H) bewirkt, und daß schließlich die Vertiefung (V) an den Gebieten A und B des ebenen Oberflächenteils des Halbleiterkörpers (H) derart erzeugt wird, daß aus den umdotierten Bereichen U\ und lh mindestens zwei getrennte Zonen Z\ und Z2 entstehen, von denen die eine die konvergierende Fläche der Vertiefung (V) an der Oberfläche des Halbleiterkörpers und die andere etwa an ihrer tiefsten Stelle erreicht (F ί g. 1 bis 3).
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Gebiet A die Gestalt eines Quadrats und das Gebiet B die Gestalt eines rings an das Gebiet A angrenzenden Streifens gleicher Breite und die Vertiefung (V) die Gestalt einer umgekehrten quadratischen Pyramide erhält, deren Rand das Gebiet A innerhalb des Gebietes B umgibt
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Gebiet A die Gestalt eines rechteckigen Streifens erhält, daß ferner jeweils zwei zusammengehörige Gebiete B derart vorgesehen werden, daß die beiden Gebiete B durch Spiegelung an der Längssymmetrieachse des Gebietes A aufeinander abbildbar sind sowie jedes Gebiet B eine gemeinsame Grenze mit dem Gebiet A erhält, und daß schließlich die Vertiefung (V) die Gestalt eine? umgekehrten Daches erhält, dessen Länge mindestens gleich der Länge des Gebietes A ist und dessen beide Ränder parallel zur Begrenzung des Gebiets A durch je eines der beiden Gebiete B hindurchgeführt werden (F i g. 5 bis 7).
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Gebiet A die Gestalt eines rechteckigen Streifens erhält, daß ferner jeweils zwei zusammengehörige Gebiete B derart vorgesehen werden, daß die beiden Gebiete B durch Spiegelung an der Längssymmetrieachse des Gebiets A aufeinander abbildbar sind und jedes Gebiet Beine gemeinsame Grenze mit dem Gebiet A erhält, und daß schließlich je eine die Gestalt einer umgekehrten Pyramide aufweisende Vertiefung (V) je Paar von zusammengehörigen Gebieten B derart erzeugt wird, daß die Vertiefung (V^ mit parallel und senkrecht zur Begrenzung des Gebiets A verlaufenden Rändern symmetrisch zu der durch die Längssymmetrieachse des Gebietes A senkrecht zur Halbleiteroberfläche gelegten Ebene ausgebildet ist (F ig. 4).
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Maximum / der Tiefe der Vertiefungen (V) größer als die Tiefe rdes umdotierten Bereiches U1 unterhalb des Gebietes A gewählt wird.
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die Gebiete B als Rechtecke bzw. als Quadrate ausgebildet werden.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß an einem ebenen Teil der Oberfläche eines p- oder η-leitenden Halbleiterkörpers (H) zwei den entgegengesetzten Leitungstyp zu dem des Halbleiterkörpers (H) aufweisende, umdotierte diskrete Bereiche U und dann die Vertiefung (V) am Ort des einen dieser beiden umdotierten Bereiche U derart erzeugt werden, daß die ursprüngliche Halbleiteroberfläche im Bereich dieses umdotierten Bereiches U abgetragen wird und sich die Abtragung mindestens bis in den anderen der beiden umdotierten Bereiche U hinein erstreckt, während andererseits durch die Führung der Vertiefung (V) die Kapazität des pn-Übergangs zwischen dem Halbleiterkörper und dem der stärkeren Abtragung
bei der Erzeugung der Vertiefung (V) unterworfenen umdotierten Bereich t/gegenüber der Kapazität des pn-übergang^ zwischen dem Halbleiterkörper und dem zweiten umdotierten Bereich LJ stark reduziert wird (F ig. 8 bis 11).
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in einem gemeinsamen Dotierungsprozeß drei einander gleiche umdotierte Bereiche i/mit quadratischem oder rechteckigem Querschnitt mit einem zu dem des Halbleiterkörpers (H) entgegengesetzten Leitungstyp derart erzeugt werden, daß diese drei umdotierten Bereiche U mit gleichem Abstand in einer Reihe liegen und daß die die grabenförmige Vertiefung bestimmenden Maßnahmen derart ausgerichtet werden, daß die grabenförmige Vertiefung (V) an der Oberfläche des mittleren umdotierten Bereichs (U) symmetrisch zu der durch das Zentrum des mittleren Bereichs U gehenden Symmetrieebene derart entsteht, daß die Öffnungsweite dder Vertiefung (V)größer als die in derselben Richtung wie die öffnungsweite d gemessene Breite des mittleren umdotierten Bereichs U wird (F i g. 8 bis 11).
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die öffnungsweite d der Vertiefung (V) mindestens gleich der Summe der Breite des mittleren umdotierten Bereichs t/und des doppelten Abstands zweier benachbarter dieser umdotierten Bereiche i/ist
11. Verfahren nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß in dem Halbleiterkörper (H) zunächst nur ein umdotierter Bereich (O) durch lokales Umdotieren eines entsprechenden quaderförmigen Halbleiterbereichs hergestellt und dann durch lokales neues Umdotieren von Teilen des umdotierten Bereiches (D)dicstr in mindestens zwei einander gleiche und durch aufgrund der zweiten Umdotierung entstandene Bereiche vom Leitungstyp des Halbleiterkörpers völlig getrennte Bereiche U unterteilt wird und daß dann die Vertiefung (V) erzeugt wird (F i g. 13).
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die als Kapazitätszone vorgesehene Zone Zi der Speicherzelle durch lokales Umdotieren des ihre Grundlage bildenden umdotierten Bereiches U eine Vergrößerung ihres pn-Übergangs erfährt (F i g. 12).
13. Verfahren nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß das Maximum / der Tiefe in den Vertiefungen (^größer als die Tiefe der umdotierten Bereiche ^eingestellt wird.
14. Verfahren nach Anspruch 7 oder 13, dadurch gekennzeichnet, daß die umdotierten Bereiche (U) durch die Vertiefung (V)m jeweils zwei voneinander getrennte Paare von Zonen des entgegengesetzten Leitungstyps aufgespalten werden und jedem Zonenpaar Zu Zi je eine innerhalb der Vertiefung (V) anzubringende Gate-Elektrode zugeordnet wird (F ig. 6 und 12).
15. Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle eines aus gleichartigen Speicherzellen zusammengesetzten Halbleiterspeichers, bei dem in einem Halbleiterkörper von einem Leitungstyp zwei den entgegengesetzten Leitungstyp aufweisende Zonen und eine von einem ebenen Oberflächenteil des Halbleiterkörpers ausgehende, mit nach der Tiefe zu konvergierenden ebenen Flächen begrenzte Vertiefung derart erzeugt werden, daß die eine Zone an den ebenen Oberflächenteil und die andere Zone an die Halbleiteroberfläche in der Vertiefung angrenzt, und bei dem die Halbleiteroberfläche innerhalb der Vertiefung mit einer Isolierschicht abgedeckt und auf dieser eine Gate-Elektrode derart aufgebracht wird, daß diese den an die konvergierende Fläche der Vertiefung angrenzenden und zwischen den beiden Zonen des entgegengesetzten Leitungstyp liegenden Bereich des Halbleiterkörpers überdeckt, dadurch gekennzeichnet, daß zuerst an dem ebenen Oberflächenteil des Halbleiterkörpers ein die Grundlage der ersten Zone (Z2) vom entgegengesetzten Leitungstyp bildender umdotierter Bereich (U) und dann von der Oberfläche dieses umdotierten Bereiches (U) ausgehend die Vertiefung (V) erzeugt und bis in den nichtumdotierten Bereich des Halbleiterkörpers vorgetrieben wird und daß schließlich am Grund der Vertiefung (V) die die Speicherkapazität liefernde zweite umdotierte Zone (Z\) erzeugt wird (F i g. 15 und 16).
16. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 15 zur Herstellung einer Vielzahl von Ein-Transistor-Speicherzellen an der Oberfläche des scheibenförmigen Halbleiterkörpers in Form einer Speichermatrix, dadurch gekennzeichnet, daß die jeweils die kleinere Kapazität liefernden Zonen Zi der einzelnen Speicherzellen mit einer gleichen Zone Zi mindestens einer weiteren Speicherzelle in einer zusammenhängenden und zugleich eine elektrische Verbindung zu dieser Speicherzelle bildenden Zone vom entgegengesetzten Leitungstyp zusammengefaßt wird.
DE2737073A 1977-08-17 1977-08-17 Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle Expired DE2737073C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE2737073A DE2737073C3 (de) 1977-08-17 1977-08-17 Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle
FR7823754A FR2400771A1 (fr) 1977-08-17 1978-08-11 Procede pour fabriquer une cellule de memoire a un transistor
US05/934,263 US4194283A (en) 1977-08-17 1978-08-16 Process for the production of a single transistor memory cell
GB7833477A GB2002958B (en) 1977-08-17 1978-08-16 Field effect transistors
JP10045078A JPS5445578A (en) 1977-08-17 1978-08-17 Method of producing one transistor memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2737073A DE2737073C3 (de) 1977-08-17 1977-08-17 Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle

Publications (3)

Publication Number Publication Date
DE2737073A1 DE2737073A1 (de) 1979-03-01
DE2737073B2 true DE2737073B2 (de) 1981-02-05
DE2737073C3 DE2737073C3 (de) 1981-09-17

Family

ID=6016613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2737073A Expired DE2737073C3 (de) 1977-08-17 1977-08-17 Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle

Country Status (5)

Country Link
US (1) US4194283A (de)
JP (1) JPS5445578A (de)
DE (1) DE2737073C3 (de)
FR (1) FR2400771A1 (de)
GB (1) GB2002958B (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537250U (de) * 1978-08-31 1980-03-10
GB2049273B (en) * 1979-05-02 1983-05-25 Philips Electronic Associated Method for short-circuting igfet source regions to a substrate
US4268537A (en) * 1979-12-03 1981-05-19 Rca Corporation Method for manufacturing a self-aligned contact in a grooved semiconductor surface
US4326332A (en) * 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
US4403394A (en) * 1980-12-17 1983-09-13 International Business Machines Corporation Formation of bit lines for ram device
US4407058A (en) * 1981-05-22 1983-10-04 International Business Machines Corporation Method of making dense vertical FET's
DE3230945A1 (de) * 1982-08-20 1984-02-23 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen eines feldeffekttransistors
USRE33261E (en) * 1984-07-03 1990-07-10 Texas Instruments, Incorporated Trench capacitor for high density dynamic RAM
US5208657A (en) * 1984-08-31 1993-05-04 Texas Instruments Incorporated DRAM Cell with trench capacitor and vertical channel in substrate
US4824793A (en) * 1984-09-27 1989-04-25 Texas Instruments Incorporated Method of making DRAM cell with trench capacitor
US5102817A (en) * 1985-03-21 1992-04-07 Texas Instruments Incorporated Vertical DRAM cell and method
US5135879A (en) * 1985-03-26 1992-08-04 Texas Instruments Incorporated Method of fabricating a high density EPROM cell on a trench wall
US5164917A (en) * 1985-06-26 1992-11-17 Texas Instruments Incorporated Vertical one-transistor DRAM with enhanced capacitance and process for fabricating
EP0232361B1 (de) * 1985-07-25 1992-09-30 AT&T Corp. Dram-arrays hoher leistung mit graben-kondensatoren
US4829017A (en) * 1986-09-25 1989-05-09 Texas Instruments Incorporated Method for lubricating a high capacity dram cell
US4830978A (en) * 1987-03-16 1989-05-16 Texas Instruments Incorporated Dram cell and method
US4997783A (en) * 1987-07-02 1991-03-05 Integrated Device Technology, Inc. Static ram cell with trench pull-down transistors and buried-layer ground plate
US4987090A (en) * 1987-07-02 1991-01-22 Integrated Device Technology, Inc. Static ram cell with trench pull-down transistors and buried-layer ground plate
US4876215A (en) * 1987-07-02 1989-10-24 Integrated Device Technology, Inc. Method of making a static ram cell with trench pull-down transistors and buried-layer ground plate
US5109259A (en) * 1987-09-22 1992-04-28 Texas Instruments Incorporated Multiple DRAM cells in a trench
US5105245A (en) * 1988-06-28 1992-04-14 Texas Instruments Incorporated Trench capacitor DRAM cell with diffused bit lines adjacent to a trench
US5225363A (en) * 1988-06-28 1993-07-06 Texas Instruments Incorporated Trench capacitor DRAM cell and method of manufacture
US5229326A (en) * 1992-06-23 1993-07-20 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
USRE40790E1 (en) * 1992-06-23 2009-06-23 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
JP3128364B2 (ja) * 1992-11-13 2001-01-29 新日本製鐵株式会社 半導体装置及びその製造方法
US5753947A (en) * 1995-01-20 1998-05-19 Micron Technology, Inc. Very high-density DRAM cell structure and method for fabricating it
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
AU6048896A (en) * 1995-06-07 1996-12-30 Micron Technology, Inc. A stack/trench diode for use with a multi-state material in a non-volatile memory cell
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5837564A (en) * 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5814527A (en) * 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5985698A (en) * 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5812441A (en) * 1996-10-21 1998-09-22 Micron Technology, Inc. MOS diode for use in a non-volatile memory cell
US6015977A (en) * 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6087689A (en) 1997-06-16 2000-07-11 Micron Technology, Inc. Memory cell having a reduced active area and a memory array incorporating the same
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5998267A (en) * 1998-09-18 1999-12-07 National Semiconductor Corporation Process to manufacture high density ULSI ROM array
US6774439B2 (en) * 2000-02-17 2004-08-10 Kabushiki Kaisha Toshiba Semiconductor device using fuse/anti-fuse system
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
TWI414044B (zh) * 2009-12-29 2013-11-01 Advanced Semiconductor Eng 半導體製程、半導體元件及具有半導體元件之封裝結構
TWI503934B (zh) 2013-05-09 2015-10-11 Advanced Semiconductor Eng 半導體元件及其製造方法及半導體封裝結構
US9691898B2 (en) 2013-12-19 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Germanium profile for channel strain

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7101110A (de) * 1970-02-02 1971-08-04
JPS4814638B1 (de) * 1970-04-03 1973-05-09
US4003036A (en) * 1975-10-23 1977-01-11 American Micro-Systems, Inc. Single IGFET memory cell with buried storage element
DE2619713C2 (de) * 1976-05-04 1984-12-20 Siemens AG, 1000 Berlin und 8000 München Halbleiterspeicher
US4084175A (en) * 1976-09-30 1978-04-11 Research Corporation Double implanted planar mos device with v-groove and process of manufacture thereof
US4065783A (en) * 1976-10-18 1977-12-27 Paul Hsiung Ouyang Self-aligned double implanted short channel V-groove MOS device
US4116720A (en) * 1977-12-27 1978-09-26 Burroughs Corporation Method of making a V-MOS field effect transistor for a dynamic memory cell having improved capacitance

Also Published As

Publication number Publication date
DE2737073C3 (de) 1981-09-17
JPS5445578A (en) 1979-04-10
US4194283A (en) 1980-03-25
GB2002958B (en) 1982-03-31
FR2400771A1 (fr) 1979-03-16
FR2400771B1 (de) 1983-07-18
GB2002958A (en) 1979-02-28
DE2737073A1 (de) 1979-03-01

Similar Documents

Publication Publication Date Title
DE2737073C3 (de) Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle
DE102005014714B4 (de) Halbleitervorrichtung mit isoliertem Gate
DE3788499T2 (de) Halbleiter-Grabenkondensator-Struktur.
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE10203164B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE10323242B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit epitaktisch gefülltem Graben und Halbleitervorrichtung mit epitaktisch gefülltem Graben
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE2845062C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102015118698A1 (de) Siliziumkarbidhalbleitereinrichtung und Verfahren zum Herstellen der Siliziumkarbidhalbleitereinrichtung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE2120388A1 (de) Verbindungshalbleitervorrichtung
DE102016107203B4 (de) Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode und Verfahren zur Herstellung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE69434562T2 (de) Spannungsgesteuerter Thyristor und Verfahren zu seiner Herstellung
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102020128891A1 (de) Halbleitervorrichtung
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE2556668B2 (de) Halbleiter-Speichervorrichtung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee