DE10323242B4 - Verfahren zur Herstellung einer Halbleitervorrichtung mit epitaktisch gefülltem Graben und Halbleitervorrichtung mit epitaktisch gefülltem Graben - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung mit epitaktisch gefülltem Graben und Halbleitervorrichtung mit epitaktisch gefülltem Graben Download PDF

Info

Publication number
DE10323242B4
DE10323242B4 DE10323242A DE10323242A DE10323242B4 DE 10323242 B4 DE10323242 B4 DE 10323242B4 DE 10323242 A DE10323242 A DE 10323242A DE 10323242 A DE10323242 A DE 10323242A DE 10323242 B4 DE10323242 B4 DE 10323242B4
Authority
DE
Germany
Prior art keywords
type
epitaxial
trench
trenches
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10323242A
Other languages
English (en)
Other versions
DE10323242A1 (de
Inventor
Shoichi Aichi Yamauchi
Hitoshi Aichi Yamaguchi
Jun Aichi Sakakibara
Nobuhiro Aichi Tsuji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE10323242A1 publication Critical patent/DE10323242A1/de
Application granted granted Critical
Publication of DE10323242B4 publication Critical patent/DE10323242B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte aufweist: Vorbereiten eines Halbleitersubstrates (1, 41, 42), das als Hauptfläche (1a) eine Si{100}-Fläche hat, Ausbilden eines ersten Grabens (2, 50), der durch eine Bodenfläche (2c, 50c), zwei einander gegenüber liegende lange Seitenwandflächen (2a, 50a) und zwei einander gegenüber liegende kurze Seitenwandflächen (2b, 50b) definiert wird, in der Hauptfläche (1a) derart, daß die langen Seitenwandflächen (2a, 50a) Si{100}-Flächen sind, und Ausbilden einer Halblei2a, 50a, 2b, 50b) und der Bodenfläche (2c, 50c) des Grabens (2, 50) durch Epitaxie.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, die durch Füllen eines Grabens mit einem epitaktisch gewachsenen Film ausgebildet ist, und ein Verfahren zur Herstellung der Vorrichtung.
  • Eine derartige Halbleitervorrichtung wird z. B. hergestellt durch: Ausbilden eines Grabens, der durch vier Seitenwandflächen, die jeweils eine Si{110}-Fläche oder eine Siliziumfläche, auf der eine {110}-Ebene freigelegt ist, sind, und eine Bodenfläche definiert ist, die eine Si(100)-Fläche oder eine Siliziumfläche, auf der eine (100)-Ebene freigelegt ist, ist, in einer Si(100)-Fläche eines Siliziumsubstrats; und Abscheiden eines epitaktisch gewachsenen Films, um den Graben zu füllen. Genauer gesagt können die den Graben definierenden vier Seitenwandflächen eine Si(011)-Fläche, eine Si(01-1)-Fläche und eine Si(0-11)-Fläche sein. Die vier Flächen der Seitenwandflächen sind zueinander kristallographisch äquivalent, unterscheiden sich aber kristallographisch von der Bodenfläche.
  • Alternativ kann eine derartige Halbleitervorrichtung auch hergestellt werden durch: Ausbilden eines Grabens, der vier Seitenwandflächen, die jeweils eine Si{111}-Fläche oder eine Siliziumfläche, auf der eine {111}-Ebene freigelegt ist, sind, und eine Bodenfläche hat, die eine Si{110}-Fläche oder eine Siliziumfläche, auf der eine {110}-Ebene freigelegt ist, in einer Si{110}-Fläche eines Siliziumsubstrats mit einem anisotropen naßchemischen Ätzverfahren unter Verwendung von Kaliumhydroxid (KOH) in wässriger Lösung; und Abscheiden eines epitaktisch gewachsenen Films, um den Graben zu füllen, wie es in der JP 2001 168327 A offenbart ist.
  • Wenn ein Graben mittels eines anisotropen naßchemischen Ätzverfahrens ausgebildet wird, unterscheidet sich die Ätzrate zwischen den Ebenen. Daher sind die Ausrichtungen der Ebenen der Flächen, die einen Graben definieren, durch die Ausrichtung der Ebene der Fläche eines Substrates beschränkt. Das führt dazu, daß jede der vier Seitenwandflächen und die Bodenfläche des Grabens automatisch entsprechend jeweils eine Si{111}-Fläche und eine Si{110}-Fläche werden.
  • Die obige Technik zur Ausbildung eines Grabens kann auf einen sogenannten MOSFET mit einer dreidimensionalen (3-D) Struktur, wie er in der JP 2001 274398 A offenbart ist, und auf einen MOSFET mit einem Supra-Übergang (super junction), wie er in der JP 2001 127289 A offenbart ist, angewendet werden. In dem MOSFET mit 3-D-Struktur ist ein Kanalbereich ausgebildet, so daß ein Strom im Kanalbereich hauptsächlich parallel zur Fläche eines Substrats fließt, d. h., die Kanalbreitenrichtung, in der die Breite des Kanalbereiches definiert ist, ist orthogonal zur Fläche des Substrats. Der MOSFET mit Supra-Übergang enthält eine p/n-Säulen-Schicht (p/n column layer).
  • Einige MOSFETs mit 3-D-Struktur und einige MOSFETs mit Supra-Übergang enthalten ein Graben-Gate, das eine Gateelektrode ist, die auf einer Seitenwandfläche eines Grabens mit einem dazwischen befindlichen Gate-Oxidfilm ausgebildet ist. Wenn ein Graben für ein Graben-Gate ausgebildet wird, kann ein Graben, der durch vier Seitenwandflächen, die jeweils eine Si{110}-Fläche sind, und eine Bodenfläche definiert wird, die eine Si(100)-Fläche ist, genauso gut wie der zuvor genannte, mit einem epitaktisch gewachsenen Film gefüllte Graben ausgebildet werden, wenn ein Siliziumsubstrat mit einer Si(100)-Fläche verwendet wird.
  • Wenn ein Siliziumsubstrat mit einer Si{110}-Fläche verwendet wird, kann ein Graben für ein Graben-Gate unter Verwendung eines anisotropen naßchemischen Ätzverfahrens genauso gut wie der zuvor genannte, mit einem epitaktisch gewachsenen Film gefüllte Graben ausgebildet werden, wie es in der JP 2001-168327 A offenbart ist. In diesem Fall weist der Graben ebenfalls vier Seitenwandflächen, die jeweils eine Si{111}-Fläche sind, und eine Bodenfläche auf, die eine Si{110}-Fläche ist.
  • Ein Balken (–) sollte über die entsprechende Ziffer gesetzt werden, um eine kristallographische Ebenenausrichtung zu zeigen. Es wird jedoch aufgrund der beschränkten Möglichkeiten der Darstellung in dieser Beschreibung ein Balken vor die entsprechende Ziffer gestellt. Geschweifte Klammern {} bezeichnen wie im gewöhnlichen Bezeichnungssystem jede kristallographisch äquivalente Ebene. Z. B. ist eine {100}-Ebene eine (100)-Ebene, eine (010)-Ebene, eine (001)-Ebene, eine (-100)-Ebene, eine (0-10)-Ebene oder eine (00-1)-Ebene.
  • Bei den in den obigen Veröffentlichungen vorgeschlagenen Halbleitervorrichtungen bestehen drei Anforderungen. Die erste Anforderung besteht in der Unterdrückung der Erzeugung von kristallographischen Spannungen oder Kristalldefekten in einem epitaktisch gewachsenen Film, wenn der Graben mit dem epitaktisch gewachsenen Film gefüllt wird. Die Erzeugung von Kristalldefekten im epitaktisch gewachsenen Film kann durch Entfernen der Kristalldefekte in den Flächen, die den Graben definieren, vor der Ausbildung des epitaktisch gewachsenen Films unterdrückt werden. Wenn Kristalldefekte in den den Graben definierenden Flächen vorhanden sind, werden ebenso Kristalldefekte in dem epitaktisch gewachsenen Film, der auf den Oberflächen wächst, erzeugt. Daher kann die Erzeugung von Kristalldefekten im epitaktisch gewachsenen Film durch Entfernen der Kristalldefekte in den den Graben definierenden Flächen vor der Ausbildung des epitaktisch gewachsenen Films unterdrückt werden.
  • Andererseits kann der Graben durch ein naßchemisches Ätzverfahren und nicht durch ein trockenchemisches Ätzverfahren ausgebildet werden. Ein naßchemisches Ätzverfahren beschädigt die Flächen, die den Graben definieren, weniger als ein trockenchemisches Ätzverfahren, so daß weniger Kristalldefekte in den Flächen, die den Graben definieren, der durch ein naßchemisches Ätzverfahren ausgebildet wird, erzeugt werden. Zusätzlich beschädigt das naßchemische Ätzverfahren das Siliziumsubstrat weniger als das trockenchemische Ätzverfahren, und das naßchemische Ätzverfahren erzeugt eine geringere Verunreinigungsschicht, die durch die Reaktion erzeugt wird. Daher kann die Erzeugung von Kristalldefekten im epitaktisch gewachsenen Film besser durch Ausbilden des Grabens unter Verwendung eines naßchemischen Ätzverfahrens als unter Verwendung eines trockenchemischen Ätzverfahrens unterdrückt werden.
  • Die Erfinder der vorliegenden Erfindung haben intensive Studien bezüglich der Ursache der Erzeugung der Kristalldefekte durchgeführt, um ein Verfahren zu erhalten, das die Erzeugung von Kristalldefekten auf andere Weise unterdrückt als die zuvor genannten Verfahren. Die Studien haben gezeigt, daß der Unterschied in der kristallographischen Ebene zwischen der Bodenfläche und den Seitenwandflächen des Grabens eine der Ursachen für die Erzeugung von Kristalldefekten ist.
  • Wenn sich die auf der Bodenfläche des Grabens freigelegte kristallographische Ebene von denen auf den Seitenwandflächen des Grabens unterscheidet, unterscheidet sich die Wachstumsrate des epitaktisch gewachsenen Filmes zwischen der Bodenfläche und den Seitenwandflächen. Daher wird, wenn der epitaktisch gewachsene Film ausgebildet wird, im epitaktisch gewachsenen Film in der Nähe der Bodenecken des Grabens eine Spannung erzeugt. Diese Spannung verursacht die Kristalldefekte.
  • Die zweite Anforderung besteht bezüglich der Erhöhung der Durchbruchsspannung des Gate-Oxidfilmes, auf dem das Graben-Gate ausgebildet wird. Wenn eine Halbleitervorrichtung mit einem Graben-Gate hergestellt wird durch Ausbilden eines Grabens, der durch vier Seitenwandflächen, die jeweils eine Si{110}-Fläche sind, und eine Bodenfläche definiert wird, die eine Si(100)-Fläche ist, in einer Si(100)-Fläche eines Siliziumsubstrats; und Ausbilden eines Gate-Oxidfilmes auf den vier Seitenwandflächen und der Bodenfläche durch thermische Oxidation, wird der Gate-Oxidfilm auf der Bodenfläche dünner als der auf den Seitenwandflächen. Daher wird die Durchbruchsspannung des Gate-Oxidfilmes im wesentlichen durch die Dicke des Gate-Oxidfilmes auf der Bodenfläche bestimmt. Folglich ist es notwendig, die Dicke des Gate-Oxidfilms auf der Bodenfläche zu erhöhen, um die Durchbruchsspannung des Gate-Oxidfilmes zu erhöhen.
  • Die Halbleitervorrichtung wird jedoch auf der Grundlage der Dicke des Gate-Oxidfilmes auf den Seitenwandflächen entwickelt, da ein Kanalbereich in den Seitenwandflächen ausgebildet wird. Daher ist es schwierig, die Dicke des Gate-Oxidfilms nur auf der Bodenfläche ohne Erhöhung der Dicke des Gate-Oxidfilmes auf den Seitenwandflächen zu erhöhen, wenn der Graben so ausgebildet wird, daß die obigen kristallographischen Ebenen auf den Seitenwandflächen und der Bodenfläche freigelegt werden. Vom Standpunkt der Erhöhung der Durchbruchsspannung des Gate-Oxidfilmes gesehen wird es bevorzugt, daß die Dicke des Gate-Oxidfilms auf der Bodenfläche näherungsweise gleich oder dicker als diejenigen auf den Seitenwandflächen ist.
  • Die dritte Anforderung besteht in der Erhöhung des Stromes, der durch den Kanalbereich fließt, ohne die Chipgröße einer Leistungsvorrichtung wie z. B. einem MOSFET mit 3-D-Struktur oder einem MOSFET mit Supra-Übergang zu vergrößern. Es wird vermutet, daß der durch den Kanalbereich fließende Strom durch Erhöhen des Querschnittsbereiches des Stromdurchganges erhöht wird. In diesem Fall werden jedoch die Chipgrößen der Leistungsvorrichtungen vergrößert, so daß es nicht vorteilhaft ist, den Querschnittsbereich des Stromdurchgangs zu erhöhen.
  • Weiterhin beschreibt die DE 102 16 633 A1 ein Verfahren zur Herstellung einer Halbleitervorrichtung, wobei ein Graben in einem Halbleitersubstrat ausgebildet wird und dann durch Epitaxie ein Basisgebiet, ein Driftgebiet und ein Draingebiet in dem Graben aufgetragen werden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung entstand im Hinblick auf die obigen Aspekte. Eine erste Aufgabe der vorliegenden Erfindung ist es, die Erzeugung von Kristalldefekten in einem epitaktisch gewachsenen Film zu unterdrücken, wenn ein in einem Substrat ausgebildeter Graben mit dem epitaktisch gewachsenen Film gefüllt wird. Eine zweite Aufgabe der vorliegenden Erfindung ist es, die Durchbruchsspannung eines Gate-Oxidfilms in einer Halbleitervorrichtung mit einem Graben-Gate zu erhöhen. Eine dritte Aufgabe der vorliegenden Erfindung ist es, den durch den Kanalbereich fließenden Strom zu erhöhen, ohne die Chipgröße einer Leistungsvorrichtung wie z. B. einem MOSFET mit 3-D-Struktur oder einem MOSFET mit Supra-Übergang zu vergrößern.
  • Zur Lösung der obigen Aufgaben stellt ein Herstellungsverfahren gemäß Anspruch 1 eine erfindungsgemäße Halbleitervorrichtung bereit und ein Halbleitersubstrat und eine Halbleiterschicht. Das Halbleitersubstrat besitzt eine Hauptfläche, die eine Si{100}-Fläche ist. Das Substrat hat in der Hauptfläche einen Graben. Die Halbleiterschicht ist auf Oberflächen angeordnet, die den Graben definieren, um gemeinsame kristallographische Ebenen mit dem Halbleitersubstrat aufzuweisen. Der Graben wird durch eine. Bodenfläche, zwei einander gegenüber liegende lange Seitenwandflächen und zwei einander gegenüber liegende kurze Seitenwandflächen definiert. Die Bodenfläche und die langen Seitenwandflächen sind Si{100}-Flächen. Desweiteren löst eine Halbleitervorrichtung gemäß Anspruch 6 diese Aufgaben.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden genauen Beschreibung mit Bezug auf die zugehörigen Zeichnungen erläutert. Es zeigen:
  • 1 eine schematische Teildraufsicht eines Leistungs-MOSFET mit 3-D-Struktur als erstes Beispiel einer ersten erfindungsgemäßen Ausführungsform;
  • 2 eine schematische perspektivische Schnittansicht des MOSFET der 1 im Bereich AA;
  • 3A bis 3E ein Verfahren zur Herstellung des Leistungs-MOSFET mit 3-D-Struktur der 1 und 2;
  • 4 eine Draufsicht eines Aufbaus eines epitaktischen Grabens in einem Halbleiter-Wafer;
  • 5 eine Draufsicht eines anderen Aufbaus eines epitaktischen Grabens in einem Halbleiter-Wafer;
  • 6 einen auf der Beobachtung mit einem Rasterelektronenmikroskop basierenden schematischen Querschnitt, eines in einem Graben durch ein herkömmliches Verfahren ausgebildeten epitaktischen Films;
  • 7 einen auf der Beobachtung mit einem Rasterelektronenmikroskop basierenden schematischen Querschnitt eines in einem Graben durch das Verfahren gemäß der ersten Ausführungsform ausgebildeten epitaktischen Filmes,
  • 8 eine Draufsicht eines 3-D-Leistungs-MOSFET als zweites Beispiel der ersten Ausführungsform,
  • 9 eine perspektivische Schnittdarstellung des Bereiches C der 8,
  • 10 eine Draufsicht eines 3-D-Leistungs-MOSFET als ein drittes Beispiel der ersten Ausführungsform,
  • 11 eine perspektivische Schnittdarstellung des Bereiches D der 10,
  • 12 eine Draufsicht eines 3-D-Leistungs-MOSFET als ein viertes Beispiel der ersten Ausführungsform,
  • 13 eine perspektivische Schnittdarstellung des Bereiches E der 12,
  • 14 eine Draufsicht eines Leistungs-MOSFET mit einer Struktur mit Supra-Übergang als ein erstes Beispiel einer zweiten Ausführungsform,
  • 15 einen Querschnitt entlang der Linie XV-XV in 14,
  • 16A bis 16H ein Verfahren zur Herstellung eines Leistungs-MOSFET mit einer Struktur mit Supra-Übergang als ein erstes Beispiel einer zweiten Ausführungsform,
  • 17 eine Draufsicht eines Leistungs-MOSFET mit einer Struktur mit Supra-Übergang als ein zweites Beispiel der zweiten Ausführungsform,
  • 18A eine Draufsicht eines Leistungs-MOSFET mit einer Struktur mir Supra-Übergang als eine dritte Ausführungsform, die das Layout einer p/n-Säule zeigt,
  • 18B eine Draufsicht des Bereiches 62 in 18A, die das Layout von Graben-Gates zeigt,
  • 19 eine perspektivische Schnittdarstellung des MOSFET der 18A, die den Querschnitt längs der Linie XIX-XIX in 18A zeigt,
  • 20A bis 20G ein Verfahren zur Herstellung eines Leistungs-MOSFET mit einer Struktur mit Supra-Übergang als dritte Ausführungsform,
  • 21 eine Tabelle, die die Positionsbeziehungen zwischen den Ausrichtungsschliffen, den kristallographischen Flächen, die auf den die epitaktischen Gräben definierenden Oberflächen freigelegt sind, und den kristallographischen Flächen, die auf den Oberflächen freigelegt sind, die Gate-Gräben von Halbleiter-Wafern definieren, zeigen,
  • 22 eine andere Tabelle, die die Positionsbeziehungen zwischen den Ausrichtungsschliffen, den kristallographischen Flächen, die auf den die epitaktischen Gräben definierenden Oberflächen freigelegt sind, und den kristallographischen Flächen, die auf den Flächen freigelegt sind, die Gate-Gräben von Halbleiter-Wafern definieren, zeigen,
  • 23 eine Tabelle, die die Elektronenbeweglichkeit in der Kanalebene, die Grenzflächenfallendichte (interface trag) und die Beziehung der Dicken des Gate-Oxidfilmes zwischen den Seitenwandflächen und den Bodenflächen des Leistungs-MOSFETs gemäß den ersten, zweiten und dritten Ausführungsformen zeigt, und
  • 24 eine Draufsicht eines Leistungs-MOSFET mit einer Struktur mit Supra-Übergang als eine vierte Ausführungsform.
  • GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung wird genauer mit Bezug auf die verschiedenen Ausführungsformen beschrieben.
  • Erste Ausführungsform
  • 1 ist eine schematische Teildraufsicht auf einen Leistungs-MOSFET mit 3-D-Struktur gemäß einem ersten Beispiel einer ersten erfindungsgemäßen Ausführungsform. 2 ist eine schematische perspektivische Schnittdarstellung des MOSFET der 1 im Bereich AA. Der Leistungs-MOSFET besitzt eine Struktur, bei der die Einheitsstruktur B der 1 mehrere Male wiederholt ist.
  • Der Leistungs-MOSFET der 1 enthält ein Halbleitersubstrat 1 oder ein Substrat 1 vom n+-Typ. Das Substrat 1 vom n+-Typ besitzt eine Hauptfläche 1a, die eine Si(100)-Fläche ist, und eine rückseitige Fläche 1b, die der Hauptfläche 1a gegenüber liegt. Das Substrat 1 vom n+-Typ ist mit P, As oder Sb mit einer Konzentration von etwa 1 × 1018 bis 1 × 1020 cm–3 dotiert, was eine Verunreinigung des n-Typs darstellt. Die Konzentration der Verunreinigung ist im wesentlichen einheitlich längs der Richtungen orthogonal zur Hauptfläche 1a und den Richtungen parallel zur Hauptfläche 1a. Das Substrat 1 vom n+-Typ bildet einen Source-Bereich 1 vom n+-Typ.
  • Wie in 2 gezeigt, wurde ein erster Graben 2 oder ein epitaktischer Graben 2 mit einer vorbestimmten Tiefe von zum Beispiel 1 bis 100 μm von der Hauptfläche 1a des Substrates 1 vom n+-Typ ausgebildet. Wie später beschrieben wird, füllt ein epitaktisch gewachsener Film den epitaktischen Graben 2. Wie in 1 gezeigt, ist der epitaktische Graben 2 von oberhalb der Hauptfläche 1a gesehen im wesentlichen rechteckig. Der epitaktische Graben 2 wird durch lange Seitenwandflächen 2a und kurze Seitenwandflächen 2b definiert, und die langen Seitenwandflächen 2a und die kurzen Seitenwandflächen 2b sind Si{100}-Flächen.
  • Genauer gesagt ist eine der langen Seitenwandflächen 2a eine Si(001)-Fläche, und die andere Fläche ist eine Si(00-1)-Fläche Eine der kurzen Seitenwandflächen 2b ist eine Si(010)-Fläche, und die andere Fläche ist eine Si(0-10)-Fläche. Die Bodenfläche 2c des epitaktischen Grabens 2, die parallel zur Hauptfläche 1a ist, ist eine Si(100)-Fläche. Daher sind die den Graben 2 definierenden Flächen alle Si{100}-Flächen.
  • Ein Basis-Bereich des p-Typs 3 oder Quellenschicht des p-Typs 3 wurde im Graben 2 ausgebildet. Der Basis-Bereich des p-Typs 3 wurde mit B, die eine Verunreinigung des p-Typs darstellt, mit einer Konzentration von etwa 1 × 1015 bis 1 × 1018 cm–3 und einer Dicke von etwa 0,1 bis 5 μm dotiert. Die Konzentration der Verunreinigung im Basis-Bereich des p-Typs 3 ist im wesentlichen einheitlich entlang den Richtungen orthogonal zur Hauptfläche 1a und zu den Richtungen parallel zur Hauptfläche 1a.
  • Die Seitenwandflächen 3a und die Bodenfläche 3c des Basis-Bereiches vom p-Typ 3 sind dieselben kristallographischen Flächen wie die Seitenwandflächen 2a, 2b und die Bodenfläche 2c des Grabens 2, die in Kontakt mit den Seitenwandflächen 3a und der Bodenfläche 3c des Basis-Bereiches vom p-Typ 3 stehen, d. h. Si{100}-Flächen. Der Basis-Bereich vom p-Typ 3 im Graben 2 hat ein Seitenverhältnis bzw. das Verhältnis der Abmessung längs der Richtungen orthogonal zur Hauptfläche 1a zur Abmessung längs der Richtungen parallel zur Hauptfläche 1a von 1 oder mehr.
  • Im allgemeinen kann das Seitenverhältnis im Verunreinigungsbereich, der durch Dotieren einer Verunreinigung unter Verwendung einer Ionenimplantation erhalten wird, nicht größer als 1 sein. Da jedoch der Basis-Bereich vom p-Typ 3 im Graben 2 ausgebildet ist, kann das Seitenverhältnis 1 oder mehr werden. Dasselbe kann von den folgenden Ausführungsformen, die später beschrieben werden, gesagt werden.
  • Wie in 2 gezeigt, ist ein Drift-Breich vom n–-Typ 4 im Basis-Bereich vom p-Typ 3 ausgebildet. Der Drift-Bereich vom n–-Typ 4 ist mit P oder As, die eine Verunreinigung vom n-Typ darstellen, mit einer Konzentration von etwa 1 × 1014 bis 1 × 1017 cm–3 dotiert. Die Konzentration der Verunreinigung im Drift-Bereich vom n–-Typ 4 ist im wesentlichen einheitlich längs den Richtungen orthogonal zur Hauptfläche 1a und den Richtungen parallel zur Hauptfläche 1a. Die Dicke des Drift-Bereiches vom n–-Typ 4 wird zum Beispiel unter Berücksichtigung einer benötigten Durchbruchsspannung bestimmt.
  • Ein Drain-Bereich vom n+-Typ 5 ist im Drift-Bereich vom n-Typ 4 ausgebildet. Der Drain-Bereich vom n+-Typ 5 ist mit P oder As mit einer Konzentration von etwa 1 × 1018 bis 1 × 1020 cm–3 dotiert und besitzt eine Dicke von etwa 0,1 bis 5 μm. Die Konzentration der Verunreinigung im Drain-Bereich des n+-Typs 5 ist im wesentlichen einheitlich längs der Richtungen orthogonal zur Hauptfläche 1a und den Richtungen parallel zur Hauptfläche 1a.
  • Wie in 2 gezeigt, erstrecken sich zweite Gräben 6 oder Gate-Gräben 6 orthogonal von der Hauptfläche 1a des Substrats vom n+-Typ 1. Die Gate-Gräben 6 erstrecken sich ebenfalls in Richtungen orthogonal zu den langen Seitenwandflächen 2a des im Substrat vom n+-Typ 1 ausgebildeten epitaktischen Grabens 2, um den Basis-Bereich vom p-Typ 2 vom Substrat vom n+-Typ 1 bis zum Drift-Bereich vom n–-Typ 4 zu schneiden. Wie in 1 gezeigt, wird jedes der Gate-Gräben 6 durch lange Seitenwandflächen 6a und kurze Seitenwandflächen 6b definiert. Jede lange Seitenwandfläche 6a ist eine Si(010)-Fläche oder eine Si(0-10)-Fläche, das heißt, eine Si{100}-Fläche.
  • Ein Gate-Isolierfilm 7 oder Gate-Oxidfilm 7 ist auf den jeweiligen Oberflächen, die die Gate-Gräben 6 definieren, ausgebildet. Die Dicke des Gate-Oxidfilmes 7 auf der Bodenfläche der jeweiligen Gate-Gräben 6 ist gleich den Dicken auf den Seitenwandflächen der jeweiligen Gate-Gräben 6. Eine Gate-Elektrode 8 ist auf dem Gate-Oxidfilm 7 ausgebildet, um jedes der Gräben 6 zu füllen.
  • Mit der obigen Struktur sind der Source-Bereich vom n+-Typ 1, der Basis-Bereich vom p-Typ 3, der Drift-Bereich vom n–-Typ 4 und der Drain-Bereich vom n+-Typ 5 aufeinanderfolgend in Richtung parallel zur Hauptfläche 1a des Substrates vom n+-Typ 1 aufgebaut. Der Aufbau wird im wesentlichen bis zur Tiefe der Gate-Gräben 6 in Richtungen orthogonal zur Hauptfläche 1a des Substrates vom n+-Typ 1 herunter erhalten. Die Tiefen des Basis-Bereiches vom p-Typ 3, des Drift-Bereiches vom n–-Typ 4 und des Drain-Bereiches vom n+-Typ 5 werden entsprechend der Tiefe der Gräben 6 eingestellt. Das heißt, sie werden tiefer, wenn die Gräben 6 tiefer werden.
  • Wie in 1 gezeigt, sind Gate-Leitungen 9 auf der Hauptfläche 1a des Substrates vom n+-Typ 1 mit einem dazwischen befindlichen Oxidfilm strukturiert. Die Gate-Leitungen 9 sind mit den Gate-Elektroden 8 durch im Oxidfilm ausgebildete Kontaktlöchern elektrisch verbunden. Drain-Kontaktbereiche 10 sind im Drain-Bereich vom n+-Typ 5 ausgebildet. Obwohl in der Figur nicht gezeigt, sind Drain-Elektroden oberhalb der Hauptfläche 1a des Substrates vom n+-Typ 1 mit einem dazwischen befindlichen Zwischenschicht-Isolierfilm angeordnet.
  • Wenn eine positive Spannung an die Gate-Elektroden 8 des so zusammengesetzten Leistungs-MOSFET angelegt wird, werden Elektronen im Basis-Bereich vom p-Typ 3 an den gesamten zu den Gate-Oxidfilmen 7 benachbarten Flächen zur Ausbildung von Kanalbereichen, die inverse Schichten des Basis-Bereiches vom p-Typ sind, angeregt. Die Kanalbereiche werden so ausgebildet, daß in jedem Kanalbereich ein Strom hauptsächliche parallel zur Hauptfläche 1a des Substrates vom n+-Typ 1 fließt, das heißt, die Kanalbreitenrichtung ist orthogonal zur Hauptfläche 1a des Substrates vom n+-Typ 1.
  • Im Leistungs-MOSFET der 1 und 2 sind die Gate-Oxidfilme 7 an den Seitenwandflächen der Gate-Gräben 6, die Si{100}-Flächen sind, angeordnet. Mit anderen Worten berühren die Kanalbereiche die Gate-Isolierfilme 7 an Si{100}-Flächen. Daher sind Grenzschichtfallen zwischen den Kanalbereichen und den Gate-Isolierfilmen 7 geringer als bei anderen Strukturen, bei denen Kanalbereiche die Gate-Isolierfilme nicht an Si{100}-Flächen berühren. Daher ist es möglich, die Beweglichkeit von Trägern in den Kanalbereichen zu verbessern. Folglich ist es möglich, den durch die Kanalbereiche fließenden Strom zu erhöhen.
  • Im folgenden wird das Verfahren zur Herstellung des Leistungs-MOSFET der 1 und 2 beschrieben.
  • [In Fig. 3A gezeigte Schritte]
  • Ein Halbleiter-Wafer 1, dessen Hauptfläche 1a eine Si(100)-Fläche ist, wird vorbereitet. Der Halbleiter-Wafer 1 enthält ein Substrat vom n+-Typ 1, das einen n+-Source-Bereich 1 bildet. Ein Siliziumoxidfilm 11 wird auf dem Substrat vom n+-Typ 1 durch thermische Oxidation oder CVD ausgebildet. Der Siliziumoxidfilm 11 wird an dem Bereich geätzt, an dem ein Basis-Bereich vom p-Typ 3 durch Photolithographie und Ätzen ausgebildet wird.
  • [In Fig. 3B gezeigte Schritte]
  • Ein epitaktischer Graben 2, der eine Tiefe von 10 bis 100 μm aufweist, wird durch trockenchemisches Ätzen unter Verwendung des Siliziumoxidfilmes 11 als Maske ausgebildet. Das trockenchemische Ätzverfahren wird durch Anregen eines Ätzgases in einen Plasmazustand mit einer an das Substrat 1 angelegten Vorspannung durchgeführt. Das Ätzgas enthält zum Beispiel SF6 zum Schutz der Seitenwandflächen des epitaktischen Grabens 2 und CF4 zum Ätzen der Bodenfläche des epitaktischen Grabens 2. Mit dem trockenchemischen Ätzen wird das Substrat vom n+-Typ 1, abgesehen von dem Abschnitt, der den Source-Bereich vom n+-Typ 1 zur Ausbildung des epitaktischen Grabens 2 bilden soll, teilweise entfernt.
  • Das Verfahren zur Auswahl der Ebenenausrichtungen des epitaktischen Grabens 2 mit den in 3A und 3B gezeigten Schritten wird nun erläutert. Wie in 4 gezeigt, wird, wenn ein Indizierausschnitt 1c oder eine Ausrichtungsebene 1c eines Wafers mit Si(100)-Fläche, der eine Si(100)-Fläche als eine Hauptfläche 1a besitzt, eine Si(00-1)-Fläche ist, der epitaktische Graben 2 z. B. so ausgebildet, daß er sich in die Richtungen parallel zur Ausrichtungsebene 1c erstreckt, wie es in 4 durch die durchgezogenen Linien gezeigt ist. Mit dem obigen Aufbau werden die langen Seitenwandflächen 2a des epitaktischen Grabens 2 eine Si(001)-Fläche und eine Si(00-1)-Fläche. Die Ausrichtungsebene 1C ist eine Marke zur Bestimmung der Flächenausrichtungen des Wafers 1 und kann eine Einkerbung sein.
  • Die kurzen Seitenwandflächen 2b des epitaktischen Grabens 2 sind so ausgebildet, daß sie sich in zu den langen Seitenwandflächen 2a orthogonale Richtungen erstrecken. Mit diesem Aufbau werden die kurzen Seitenwandflächen 2b eine Si(010)-Fläche und eine Si(0-10)-Fläche. Demzufolge werden sämtliche Seitenwandflächen des epitaktischen Grabens 2 Si{100}-Flächen. Zusätzlich wird die Bodenfläche des epitaktischen Grabens 2 so ausgebildet, daß sie parallel zur Hauptfläche 1a des Wafers 1 ist, so daß die Bodenfläche ebenfalls eine Si{100}-Fläche ist.
  • Das Verfahren zur Ausbildung des epitaktischen Grabens 2 ist nicht auf das obige Verfahren beschränkt. Zum Beispiel kann, wie durch die gepunkteten Linien in 4 gezeigt, der epitaktische Graben 2 orthogonal zur Ausrichtungsebene 1c ausgebildet werden. Da die durch die gepunkteten Linien dargestellten Seitenwandflächen des epitaktischen Grabens 2 alle parallel zu den durch die durchgezogenen Linien dargestellten Seitenwandflächen des epitaktischen Grabens 2 sind, sind sie alle Si{100}-Flächen.
  • Andererseits kann, wenn die Ausrichtungsebene 1c wie in 5 gezeigt als Si(0-1-1)-Fläche ausgebildet ist, der epitaktische Graben 2 in einem Winkel von 45 Grad zur Ausrichtungsebene 1c ausgebildet werden. Genauer gesagt erstreckt sich der epitaktische Graben 2, wie durch die durchgezogenen Linien in 5 gezeigt, in einem 45-Grad-Winkel entgegen dem Uhrzeigersinn zur Ausrichtungsebene 1c. Mit anderen Worten ist der epitaktische Graben 2 so ausgebildet, daß die durch die Ausrichtungsebene 1c und die langen Seitenwandflächen 2a gebildeten Winkel 45 Grad werden.
  • Andererseits kann sich der epitaktische Graben 2, wie in 5 durch die gepunkteten Linien gezeigt, in einem 135-Grad-Winkel entgegen dem Uhrzeigersinn zur Ausrichtungsebene 1c erstrecken. Mit anderen Worten kann der epitaktische Graben 2 so ausgebildet sein, daß die durch die Ausrichtungsebene 1c und die langen Seitenwandflächen 2a gebildeten Winkel 135 Grad werden. Sogar in diesem Fall werden die durch die Ausrichtungsebene 1c und die langen Seitenwände 2a gebildeten spitzen Winkel 45 Grad.
  • [In Fig. 3C gezeigte Schritte]
  • Die den epitaktischen Graben 2 definierenden Flächen werden durch Erwärmen in einer nicht oxidierenden Stickstoffatmosphäre geglättet. Danach wird ein Film vom p-Typ 12 als einen einen Basis-Bereich ausbildenden Film 12 auf den Flächen, die den epitaktischen Graben 2 definieren, durch Epitaxie ausgebildet. Der Film vom p-Typ 12 wird der Basis-Bereich vom p-Typ 3. Nebenbei bemerkt kann der Film vom p-Typ 12 sogar auf ähnliche Weise ausgebildet werden, nachdem der Masken-Oxidfilm 11 vor der Wärmebehandlung in der nicht oxidierenden Stickstoffatmosphäre mit einem Ätzverfahren unter Verwendung einer Flußsäure in wäßriger Lösung entfernt wird. Der Film vom p-Typ 12 wächst orthogonal zu Si{100}-Flächen. Zusätzlich wird der Film vom p-Typ 12 so ausgebildet, daß der epitaktische Graben 2 nicht vollständig gefüllt ist. Der Grund dafür besteht darin, daß einen Drift-Bereich vom n–-Typ 4 auf dem Film vom p-Typ 12 im epitaktischen Graben 2 ausgebildet wird.
  • Danach wird ein Film vom n–-Typ 13 als ein einen Drift-Bereich bildender Film 13 durch Epitaxie ausgebildet, um den Film vom p-Typ 12 zu bedecken. Der Film vom n–-Typ 13 wird der Drift-Bereich vom n–-Typ 4. Daher wird der Drift-Bereich vom n–-Typ 4 auch auf Si{100}-Flächen ausgebildet. Der Film vom n–-Typ 13 wird so ausgebildet, daß der epitaktische Graben 2 nicht vollständig gefüllt ist.
  • [In Fig. 3D gezeigte Schritte]
  • Anschließend wird ein Film vom n+-Typ 14 als ein einen Drain-Bereich ausbildender Film durch Epitaxie ausgebildet, um den Film vom n–-Typ 13 zu bedecken und den epitaktischen Graben 2 auszufüllen. Der Film von n+-Typ 14 wird der Drain-Bereich vom n+-Typ 5. Daher wird der Drain-Bereich vom n+-Typ 5 ebenfalls auf einer Si{100}-Fläche ausgebildet. Die wachsende Fläche des Films vom n+-Typ 14 stößt im epitaktischen Graben 2 auf sich selbst, um den epitaktischen Graben 2 vollständig zu füllen, wie es in 3D gezeigt ist.
  • [In Fig. 3E gezeigte Schritte]
  • Danach wird der Wafer 1 an der Hauptfläche 1a poliert, um den Wafer 1 zu ebnen. Beim Polieren werden der Film vom p-Typ 12, der Film vom n–-Typ 13 und der Film vom n+-Typ 14 zum Beispiel unter Verwendung des Siliziumoxidfilmes 11 als Ätz-Stopper geebnet. Mit dem Polieren werden ein Basis-Bereich vom p-Typ 3, ein Drift-Bereich vom n–-Typ 4 und ein n+-Drain-Bereich 5 ausgebildet. Dann werden die Gate-Gräben 6 der 1 und 2, die sich jeweils orthogonal zur Hauptfläche 1a des Substrates 1 erstrecken und von oberhalb ihrer Eingänge gesehen rechtwinklig sind, von der Fläche 1a des Substrates 1 durch selektives Ätzen ausgebildet, obwohl die Schritte in den Figuren nicht gezeigt sind.
  • Die Gate-Gräben 6 werden auf eine derartige Weise ausgebildet, daß sie den Basis-Bereich vom p-Typ 3 von dem Source-Bereich vom n+-Typ 1 aus, der durch das Substrat 1 gebildet wird, parallel zur Fläche 1a des Substrates 1 schneiden. Das heißt, daß die Gate-Gräben 6 so ausgebildet werden, daß sie gewährleisten, daß Kanalbereiche im Basis-Bereich vom p-Typ 3 ausgebildet werden. Zusätzlich werden die Gate-Gräben 6 so ausgebildet, daß sie sich orthogonal zu den langen Seitenwandflächen 2a des epitaktischen Grabens erstrecken. Mit dieser Struktur können die langen Seitenwandflächen 6a der jeweiligen Gate-Gräben 6 jeweils eine Si(010)-Fläche und eine Si(0-10)-Fläche werden, wie es in 1 gezeigt ist, das heißt, die langen Seitenwandflächen 6a werden Si{100}-Flächen. Mit anderen Worten werden die Flächen des Basis-Bereiches vom p-Typ 3, die in den Gate-Gräben 6 freigelegt sind, Si{100}-Flächen.
  • Anschließend werden die Gate-Oxidfilme 7 in den Gate-Gräben 6 durch zum Beispiel thermische Oxidation ausgebildet, und ein Polysiliziumfilm vom n+-Typ wird abgeschieden, um die Gate-Gräben 6 zur Ausbildung von Gate-Elektroden 8 zu füllen. Nachdem jeweils eine Drain-Elektrode, die ein elektrischer Kontakt zum Drain-Bereich vom n+-Typ 5 bildet, und eine Source-Elektrode, die ein elektrischer Kontakt zum Source-Bereich vom n+-Typ 1 bildet, über der Hauptfläche 1a des Substrats 1 und auf der rückwärtigen Fläche 1b des Substrats 1 ausgebildet werden, werden elektrische Leitungen zur elektrischen Verbindung der Gate-Elektroden 8 und so weiter mit einer äußeren Schaltung ausgebildet. Schließlich wird das Substrat 1 mit einem Passivierungsfilm oberhalb der Hauptfläche 1a bedeckt, um den Leistungs-MOSFET der 1 und 2 zu vervollständigen.
  • In dem in 3B gezeigten Schritt wird der epitaktische Graben 2 im Substrat 1 ausgebildet, so daß alle Flächen, die den epitaktischen Graben 2 definieren, Si{100}-Flächen werden. Daher wächst der Film vom p-Typ 12, der den Basis-Bereich vom p-Typ 3 bildet, epitaktisch auf der Bodenfläche und den Seitenwandflächen des epitaktischen Grabens 2 mit derselben Wachstumsrate, wenn der Basis-Bereich vom p-Typ 3 auf den Flächen, die den epitaktischen Graben 2 bilden, durch Epitaxie in dem in der 3C gezeigten Schritt ausgebildet wird. Daher kann, wenn der Basis-Bereich vom p-Typ im epitaktischen Graben 2 ausgebildet wird, die Spannung, die ansonsten im Basis-Bereich vom p-Typ 3 in der Nähe der unteren Ecken des epitaktischen Grabens 2 erzeugt wird, unterdrückt werden. Dieses ermöglicht es, die Erzeugung von Kristalldefekten im Basis-Bereich vom p-Typ 3 zu unterdrücken. Dieses führt dazu, daß der Basis-Bereich vom p-Typ 3 eine ausgezeichnete kristallographische Struktur besitzt.
  • In herkömmlicher Weise besitzt ein Halbleiter-Wafer, der eine Si{100}-Fläche als eine Hauptfläche hat, eine Si{110}-Fläche als Ausrichtungsebene. Zusätzlich sind herkömmlicherweise die Seitenwandflächen des epitaktischen Grabens Si{110}-Flächen, da ein epitaktischer Graben parallel oder orthogonal zur Ausrichtungsebene ausgebildet wird.
  • Es ist bekannt, daß, wenn ein epitaktischer Film auf einer geschliffenen Hauptfläche eines Substrats ausgebildet wird, der epitaktische Film im allgemeinen eine bessere kristallographische Struktur aufweist, wenn die Hauptfläche eine Si{100}-Fläche ist, als wenn sie eine Si{110}-Fläche oder eine Si{111}-Fläche ist. Der Grund dafür liegt darin, daß die Bildung eines Kristallkernes auf Si{100}-Flächen während des epitaktischen Wachstums stabil fortschreitet, da Si{100}-Flächen eine größere Stufendichte als Si{110}-Flächen und Si{111}-Flächen haben. Daher werden weniger Kristalldefekte erzeugt, wenn ein epitaktischer Film auf einer Si{100}-Fläche wächst. In dieser Ausführungsform werden epitaktische Filme auf Si{100}-Flächen ausgebildet. Daher haben die durch das Verfahren dieser Ausführungsform gebildeten epitaktischen Filme eine bessere kristallographische Struktur als diejenigen, die durch das obige herkömmliche Verfahren gebildet werden.
  • Zusätzlich werden in dieser Ausführungsform die Flächen, die den epitaktischen Graben 2 definieren, in dem in 3C gezeigten Schritt geglättet, bevor der Film vom p-Typ 12 durch Epitaxie ausgebildet wird. Der Grund dafür liegt darin, Kristalldefekte zu entfernen, die in den Flächen, die den epitaktischen Graben 2 definieren, existieren. Die vorliegende Erfindung kann in Verbindung mit einem anderen Verfahren zur Unterdrückung der Erzeugung von Kristalldefekten als das Verfahren dieser Ausführungsform verwendet werden, so daß es möglich ist, die Erzeugung von Kristalldefekten noch weiter wirksam zu unterdrücken.
  • Der Basis-Bereich vom p-Typ 3 wird auf einer Si{100}-Fläche ausgebildet, und der Drift-Bereich vom n–-Typ 4 und der Drain-Bereich vom n+-Typ 5 werden aufeinanderfolgend auf Si{100}-Flächen ausgebildet. Daher haben der Basis-Bereich vom p-Typ 3, der Drift-Bereich vom n-Typ 4 und der Drain-Bereich vom n+-Typ 5 eine ausgezeichnete kristallographische Struktur.
  • 6 ist ein schematische Darstellung eines Querschnitts eines in einem Graben durch das oben genannte herkömmliche Verfahren ausgebildeten epitaktischen Filmes. Der schematische Querschnitt basiert auf einer Beobachtung mit einem Rasterelektronenmikroskop. 7 ist ebenfalls eine Darstellung eines schematischen Querschnitts eines in einem Graben durch das Verfahren gemäß dieser Ausführungsform ausgebildeten epitaktischen Filmes. Die Figuren wurden erhalten, indem Kristalldefekte durch farbiges Ätzen (stained etching) des Querschnittes der jeweiligen epitaktisch gewachsenen Proben mit der Mischung aus Flußsäure und Salpetersäure hervorgehoben und diese unter Verwendung eines Rasterelektronenmikroskops beobachtet wurden.
  • Wie in den Kreisen der 6 gezeigt, konnte die Erzeugung von Kristalldefekten im in einem Graben durch das herkömmliche Verfahren ausgebildeten epitaktischen Film bestätigt werden. Im Gegensatz dazu wurden in dem in einem Graben durch das Verfahren gemäß dieser Ausführungsform ausgebildeten epitaktischen Film keine Kristalldefekte erzeugt, wie es in 7 gezeigt ist. Somit konnten die Erfinder der vorliegenden Erfindung bestätigen, daß die Erzeugung von Kristalldefekten durch das Verfahren gemäß dieser Ausführungsform unterdrückt werden kann.
  • In dieser Ausführungsform werden nach dem Schritt der 3E die Gate-Gräben 6 so ausgebildet, daß sie sich orthogonal zu den langen Seitenwandflächen 2a des epitaktischen Grabens 2 erstrecken. Da die langen Seitenwandflächen 2a des epitaktischen Grabens 2 Si{100}-Flächen sind, ist es leicht, die langen Seitenwandflächen 6a der Gate-Gräben 6 als Si{100}-Flächen auszubilden. Das heißt, daß die Flächen der Kanalbereiche, die die Gate-Isolierfilme 7 berühren, Si{100}-Flächen werden. Im folgenden werden die Flächen der Kanalbereiche, die die Gate-Isolierfilme 7 berühren, nur als die Kanalflächen bezeichnet.
  • Wie in 23 gezeigt, beträgt die Dichte der Grenzschichtfalle zwischen den Kanalbereichen und den Gate-Isolierfilmen 7 2 × 1010 cm–2, und die Trägerbeweglichkeit oder Elektronenbeweglichkeit in den Kanalbereichen beträgt 600 cm2/V·s, wenn die Kanalflächen Si{100}-Flächen sind. Das heißt, daß die Dichte der Grenzschichtfalle im Vergleich zu dem Fall, in dem die Kanalflächen keine Si{100}-Flächen sind, verringert werden kann, indem den Kanalflächen Si{100}-Flächen zugeordnet werden. Daher kann der Verlust an Trägern in den Kanalbereichen verringert werden. Mit anderen Worten kann die Beweglichkeit von Trägern in den Kanalbereichen verbessert werden. Daher ist es möglich, die Ströme, die durch die Kanalbereiche fließen, zu erhöhen, so daß in einem eingeschalteten Zustand ein größerer Strom zwischen der Source und dem Drain angelegt werden kann.
  • Zusätzlich besitzen die Seitenwandflächen 6a, 6b und die Bodenflächen der Gate-Gräben 6 kristallographisch dieselbe Ebenenausrichtung, so daß es möglich ist, die Dicke der Gate-Oxidfilme 7 an den Seitenwandflächen 6a, 6b denen an der Bodenfläche anzugleichen, wenn die Gate-Oxidfilme 7 an den Flächen, die die Gate-Gräben 6 definieren, durch thermische Oxidation ausgebildet werden. Daher ist es möglich, die Dicke der Gate-Oxidfilme 7 an den Bodenflächen im Vergleich zu dem Fall, in dem die Hauptfläche eines Substrates eine Si(100)-Fläche und die Seitenwandflächen und die Bodenflächen jeweils Si{110}-Flächen und Si{100}-Flächen sind, zu erhöhen, wenn der Entwurf der Vorrichtung in Abhängigkeit von der Dicke der Gate-Oxidfilme 7 an den Seitenwandflächen 6a, 6b erfolgt. Somit ist möglich, die Durchbruchsspannung der Gate-Oxidfilme 7 zu erhöhen.
  • In dieser Ausführungsform ist die Hauptfläche des Substrates eine Si(100)-Fläche, und die Seitenwandflächen des epitaktischen Grabens 2 sind eine Si(001)-Fläche, eine Si(00-1)-Fläche, eine Si(010)-Fläche und eine Si(0-10)-Fläche. Es können jedoch auch anderen Flächen verwendet werden, solange sie Si{100}-Flächen sind, da die Flächen nicht auf die obigen Flächen begrenzt sind. Der epitaktische Graben 2 kann so ausgebildet sein, daß nur das Paar langer Seitenwandflächen 2a Si{100}-Flächen sind. Der Gesamtbereich der kurzen Seitenwandflächen 2b des epitaktischen Grabens 2, der in dieser Halbleitervorrichtung ausgebildet ist, ist viel kleiner als derjenige der langen Seitenwandflächen 2a. Daher kann die Wirkung der Unterdrückung von Kristalldefekten sogar erzielt werden, wenn der epitaktische Graben 2 so ausgebildet ist, daß nur das Paar langer Seitenwandflächen 2a Si{100}-Flächen sind. Obwohl die Gate-Oxidfilme 7 in dieser Ausführungsform durch thermische Oxidation ausgebildet werden, können die Gate-Oxidfilme 7 auch durch CVD ausgebildet werden.
  • 8 ist eine Draufsicht auf einen 3-D-Leistungs-MOSFET als ein zweites Beispiel dieser Ausführungsform. 9 ist ein perspektivischer Schnitt des Bereiches C in 8. Dieser Leistungs-MOSFET besitzt im Gegensatz zum Leistungs-MOSFET des ersten Beispiels eine Struktur mit Supra-Übergang mit RESURF-Schichten vom p-Typ 20. Die RESURF-Schichten vom p-Typ 20 werden so ausgebildet, daß sie sich von der Hauptfläche 1a vertikal im Drift-Bereich vom n–-Typ 4 mit einem Zwischenraum dazwischen erstrecken, das heißt in einem gestreiften Muster, und die RESURF-Schichten 20 vom p-Typ erstrecken sich parallel zur Stromflußrichtung. Mit anderen Worten werden die Drift-Bereiche vom n–-Typ 4 und die RESURF-Schichten vom p-Typ 20 alternierend aufgebaut, um eine p/n-Säulen-Schicht zu bilden. Dieser Leistungs-MOSFET ist derselbe wie der Leistungs-MOSFET des ersten Beispiels mit anderer Zusammensetzung, wobei dieselben Elemente unter Verwendung derselben Bezugszeichen wie im ersten Beispiel bezeichnet werden.
  • Dieser Leistungs-MOSFET wird durch Hinzufügen des Schrittes des Ausbildens der RESURF-Schichten vom p-Typ 20 zum Prozeß der Herstellung des Leistungs-MOSFETs des ersten Beispiels ausgebildet. Es werden zum Beispiel nach dem in 3E gezeigten Schritt mehrere RESURF-Gräben 21 so ausgebildet, daß sie sich vertikal von der Hauptfläche 1a im Drift-Bereich mit einem Zwischenraum dazwischen erstrecken. Gleichzeitig werden die RESURF-Gräben 21 so ausgebildet, daß sie sich orthogonal zu den langen Seitenwandflächen 2a des epitaktischen Grabens 2 erstrecken. Das heißt, daß die RESURF-Gräben 21 so ausgebildet werden, daß die langen Seitenwandflächen 21a der RESURF-Gräben 21 orthogonal zu den langen Seitenwandflächen 2a des epitaktischen Grabens 2 und die kurzen Seitenwandflächen 21b der RESURF-Gräben 21 parallel zu den langen Seitenwandflächen 2a des epitaktischen Grabens 2 werden.
  • Mit dem obigen Aufbau werden alle Seitenwandflächen der RESURF-Gräben 21 Si{100}-Flächen. Da die Bodenflächen der RESURF-Gräben 21 parallel zur Hauptfläche 1a des Substrates ausgebildet werden, sind alle Oberflächen, die die RESURF-Gräben 21 definieren, Si{100}-Flächen. Danach werden die RESURF-Schichten vom p-Typ 20 in den RESURF-Gräben 21 durch Epitaxie ausgebildet. Danach werden Graben-Gates auf dieselbe Weise wie im ersten Beispiel ausgebildet.
  • In diesem zweiten Beispiel werden die RESURF-Schichten vom p-Typ 20 an den Flächen, die die RESURF-Gräben 21 definieren und sämtlich Si{100}-Flächen sind, ausgebildet. Daher kann die Spannung, die ansonsten in der Nähe der unteren Ecken der RESURF-Gräben 21 erzeugt wird, zusätzlich zu den in dem Leistungs-MOSFET der 1 erhaltenen Wirkung verringert werden, wenn die RESURF-Schichten vom p-Typ 20 ausgebildet werden. Zusätzlich können die RESURF-Schichten vom p-Typ 20 eine ausgezeichnete kristallographische Struktur aufweisen, da sie an Si{100}-Flächen ausgebildet werden.
  • 10 ist eine Draufsicht eines 3-D-Leistungs-MOSFET als ein drittes Beispiel dieser Ausführungsform. 11 ist eine perspektivische Schnittdarstellung des Bereiches D in 10. In dem ersten Beispiel sind der Source-Bereich 1, der Basis-Bereich 3, der Drift-Bereich 4 und der Drain-Bereich 5 aufeinanderfolgend von außen nach innen ausgebildet. Im Gegensatz dazu werden in diesem Leistungs-MOSFET ein Substrat vom n+-Typ 1, das einen Drain-Bereich 1 bildet, ein Drift-Bereich vom n–-Typ 31, ein Basis-Bereich vom p-Typ 32 und ein Source-Bereich vom n+-Typ 33 aufeinanderfolgend von außen nach innen ausgebildet.
  • Gate-Gräben 6 werden so ausgebildet, daß sie sich vertikal von der Hauptfläche 1a des Substrates vom n+-Typ 1 erstrecken, das heißt, im wesentlichen parallel zur Tiefenrichtung des Substrats. Die Gate-Gräben 6 schneiden den Basis-Bereich vom p-Typ 32 vom Source-Bereich vom n+-Typ 33 in Richtung parallel zur Hauptfläche 1a des Substrates vom n+-Typ und in der Tiefenrichtung der Gate-Gräben 6. Eine Gate-Elektrode 8 wird auf den Flächen, die jeweils die Gräben 6 definieren, mit einem dazwischen befindlichen Gate-Isolierfilm 7 ausgebildet.
  • In diesem Leistungs-MOSFET wird der Drift-Bereich vom n–-Typ 31 an den Flächen, die einen epitaktischen Graben 2 definieren, ausgebildet, der in dem Substrat vom n+-Typ 1 ausgebildet wurde, dessen Hauptfläche 1a auf einer Si(100)-Fläche ausgebildet ist. Ähnlich dem ersten Beispiel sind die Bodenfläche 2c und die Seitenwandflächen. 2a, 2b des epitaktischen Grabens 2 sämtlich Si{100}-Flächen. Source-Kontaktbereiche 34 werden im Source-Bereich vom n+-Typ 33 ausgebildet. An den Graben-Gates sind ebenso wie in dem ersten Beispiel die Flächen, die die Gate-Isolierfilme 7 des Basis-Bereiches 32 berühren, Si{100}-Flächen und bewirken dasselbe wie im ersten Beispiel.
  • Nachfolgend wird der Prozeß zur Herstellung dieses Leistungs-MOSFET erläutert. In diesem Beispiel wird jede Schicht im epitaktischen Graben 2 in einer sich von dem ersten Beispiel unterscheidenden Reihenfolge ausgebildet, nachdem der epitaktische Graben 2 im Substrat vom n+-Typ 1 ausgebildet ist. Zuerst wird ein Substrat vom n+-Typ 1 mit einer Si(100)-Fläche als eine Hauptfläche 1a vorbereitet. Danach wird der epitaktische Graben 2 mit einer vorbestimmten Tiefe gegenüber der Hauptfläche 1a ausgebildet. Der epitaktische Graben 2 wird auf eine Weise ausgebildet, daß die Bodenfläche 2c und die langen Seitenwandflächen 2a und die kurzen Seitenwandflächen 2b des epitaktischen Grabens 2 sämtlich Si{100}-Flächen werden.
  • Dann werden aufeinanderfolgend ein Drift-Bereich vom n-Typ 31, ein Basis-Bereich vom p-Typ 32 und ein Source-Bereich vom n+-Typ 33 auf den Flächen, die den epitaktischen Graben 2 bilden, durch Epitaxie ausgebildet. Anschließend werden die Gate-Gräben 6 so ausgebildet, daß sie sich vom Source-Bereich vom n+-Typ 33 durch den Basis-Bereich vom p-Typ 32 in den Richtungen orthogonal zu den langen Seitenwandflächen 2a des epitaktischen Grabens 2 und in der Tiefenrichtung des Substrates erstrecken. Danach werden aufeinanderfolgend die Gate-Isolierfilme 7 und die Gate-Elektroden 8 ausgebildet. Source-Kontaktbereiche 34 werden im Source-Bereich vom n+-Typ 33 ausgebildet. Der Prozeß zur Herstellung dieses Leistungs-MOSFET erzielt dieselbe Wirkung wie im ersten Beispiel.
  • 12 ist eine Draufsicht eines 3-D-Leistungs-MOSFET als ein viertes Beispiel dieser Ausführungsform. 13 ist eine perspektivische Schnittdarstellung des Bereiches E in 12. Im Leistungs-MOSFET des dritten Beispiels werden die Gate-Elektroden 8 symmetrisch zum Source-Bereich 33 ausgebildet. Die Gate-Elektroden 8 können jedoch im Source-Bereich 33 wie im vierten Beispiel miteinander verbunden werden. Außerdem können RESURF-Schichten 20 in der Drift-Schicht 31 ausgebildet werden, um eine sogenannte Struktur mit Supra-Übergang wie im zweiten Beispiel zu bilden, wie es in den 12 und 13 gezeigt ist. Die vorliegende Erfindung kann ebenso auf diesen Leistungs-MOSFET angewendet werden.
  • Zweite Ausführungsform
  • 14 ist eine Draufsicht auf einen Leistungs-MOSFET mit einer Struktur mit Supra-Übergang als ein erstes Beispiel einer zweiten Ausführungsform der vorliegenden Erfindung. 15 ist ein Querschnitt längs der Linie XV-XV in 14. Der Leistungs-MOSFET besitzt eine Struktur, bei der die Einheitsstruktur G in 14 mehrere Male wiederholt wird. Der Leistungs-MOSFET enthält ein Substrat vom n+-Typ 41, das ein Halbleitersubstrat ist, und eine p/n-Säulen-Schicht 51. Die p/n-Säulen-Schicht 51 enthält Drift-Bereiche vom n-Typ 42 und Silizium-Bereiche vom p-Typ 43, die erste Halbleiterbereiche bilden. Der Leistungs-MOSFET enthält außerdem Basis-Bereiche vom p-Typ 44, die zweite Halbleiterbereiche 44 sind, obere Silizium-Bereiche vom n-Typ 45, Source-Bereiche vom n+-Typ 46 und Gate-Elektroden 47.
  • Die Hauptfläche des Substrates vom n+-Typ 41 ist eine Si(100)-Fläche, und die Dicke des Substrates beträgt zum Beispiel 2 μm. Das Substrat vom n+-Typ 41 bildet einen Drain-Bereich vom n+-Typ. Die Drift-Bereiche vom n-Typ 42 sind an dem Substrat vom n+-Typ angeordnet und haben kristallographisch dieselbe Fläche wie die des Substrates vom n+-Typ 41. Die Drift-Bereiche vom n-Typ 42 besitzen zum Beispiel eine Verunreinigungskonzentration von 2,8 × 1016 cm–3, eine Breite von 1 μm und eine Dicke von 10 μm. Diese Werte werden ausgewählt, um zu gewährleisten, daß die Drift-Bereiche vom n-Typ 42 vollständig verarmt werden können, wenn eine vorbestimmte Umkehrspannung angelegt wird. Die Drift-Bereiche vom n-Typ 42 und das Substrat vom n+-Typ 41 bilden ein anderes Halbleitersubstrat.
  • Die Drift-Bereiche vom n-Typ 42 definieren erste Gräben 50 oder epitaktische Gräben 50. Die epitaktischen Gräben 50 sind von oberhalb ihrer Eingänge aus gesehen rechtwinklig. In dieser Ausführungsform sind die langen Seitenwandflächen 50a und die kurzen Seitenwandflächen 50b der epitaktischen Gräben 50 Si{100}-Flächen. Genauer gesagt ist eine Fläche des Paares der langen Seitenwandflächen 50a eine Si(001)-Fläche und die andere Fläche eine Si(00-1)-Fläche. Eine Fläche des Paares der kurzen Seitenwandflächen 50b ist eine Si(010)-Fläche, und die andere Fläche ist eine Si(0-10)-Fläche. Die Bodenflächen 50c der Gräben 50 sind parallel zur Hauptfläche des Substrates vom n+-Typ 41 und Si(100)-Flächen. Somit sind die Flächen, die die epitaktischen Gräben 50 definieren, sämtlich Si{100}-Flächen.
  • Die Silizium-Bereiche vom p-Typ 43 sind in den epitaktischen Gräben 50 angeordnet. Die Silizium-Bereiche vom p-Typ 43 haben eine Verunreinigungskonzentration von zum Beispiel 1 × 1016 cm–3. Die Silizium-Bereiche vom p-Typ 43 haben zum Beispiel eine Breite von 3 μm und eine Dicke von 10 μm. Die Silizium-Bereiche vom p-Typ 43 haben jedoch im Abschnitt zwischen den oberen Silizium-Bereichen vom n-Typ 45, die später beschrieben werden, zum Beispiel eine Breite von 1 μm. Die zuvor genannten Werte werden ausgewählt, um zu gewährleisten, daß die Silizium-Bereiche vom p-Typ 43 vollständig verarmt werden können, wenn eine vorbestimmte Umkehrspannung angelegt wird.
  • Die Bodenflächen 43c und die Seitenwandflächen 43a, 43b der Silizium-Bereiche vom p-Typ 43 sind jeweils kristallographisch dieselben wie die daran anschließenden Bodenflächen 50c und Seitenwandflächen 50a, 50b der epitaktischen Gräben 50, das heißt Si{100}-Flächen. Die Drift-Bereiche vom n-Typ 52 und die Silizium-Bereiche vom p-Typ 43 werden alternierend in den Richtungen orthogonal zur Bewegungsrichtung der Träger, das heißt in den horizontalen Richtungen der 15 angeordnet. Mit anderen Worten treffen sich die Drift-Bereiche vom n-Typ 42 und die Silizium-Bereiche vom p-Typ 43 an den entsprechenden pn-Übergängen 50, die die Seitenwandflächen der epitaktischen Gräben 50 sind.
  • Die pn-Übergänge 50 sind intermittierend in horizontalen Richtungen durch die alternierende Anordnung der Drift-Bereiche vom n-Typ 42 und der Silizium-Bereiche vom p-Typ 43 ausgebildet. Von den Zwischenflächen 50a, 50b zwischen den Drift-Bereichen vom n-Typ 42 und den Silizium-Bereichen vom p-Typ 43 sind die langen Zwischenflächen 50a, die orthogonal zur horizontalen Richtung sind, Si{100}-Flächen. Eine sogenannte Struktur mit Supra-Übergang 51 wird durch die alternierende Anordnung der Drift-Bereiche vom n-Typ 42 und der Silizium-Bereiche vom p-Typ 43 ausgebildet.
  • Die Basis-Bereiche vom p-Typ 44 sind an den entsprechenden Silizium-Bereichen vom p-Typ 43 in direkter Berührung mit den Silizium-Bereichen vom p-Typ 43 angeordnet. Die Basis-Bereiche vom p-Typ 44 besitzen zum Beispiel eine Verunreinigungskonzentration von 5 × 1016 cm–3 und eine Dicke von 1,5 μm. Ein Basis-Kontaktbereich vom p+-Typ 52, der eine Dicke von 0,5 μm aufweist, ist an der oberen Fläche der jeweiligen Basis-Bereiche vom p-Typ 44 angeordnet. Die oberen Silizium-Bereiche vom n-Typ 45 sind zwischen den oberen Flächen der Drift-Bereiche vom n-Typ 42 und den unteren Flächen der Basis-Bereiche vom p-Typ 44 und zwischen den Drift-Bereichen vom n-Typ 42 und den Bodenflächen 53c von Gate-Gräben 53, die zweite Gräben 53 sind, angeordnet. Die oberen Silizium-Bereiche vom n-Typ 45 sind so angeordnet, daß sie im wesentlichen sämtliche Trägerdurchgänge, die die Drift-Bereiche vom n-Typ 42 und die Basis-Bereiche vom p-Typ 44 verbinden, enthalten.
  • In dieser Ausführungsform besitzen die oberen Silizium-Bereiche vom n-Typ 45 zum Beispiel eine Verunreinigungskonzentration von 1 × 1016 cm–3, die sich von der der Drift-Bereiche vom n-Typ 42 unterscheidet. Die Verunreinigungskonzentration der oberen Silizium-Bereiche vom n-Typ 45 kann jedoch auch 2,8 × 1016 cm–3 sein, die der Verunreinigungskonzentration der Drift-Bereiche vom n-Typ 42 entspricht. Die oberen Silizium-Bereiche vom n-Typ 45 stehen außerdem in Berührung mit dem Basis-Bereich vom p-Typ 44 und außerdem mit den Kanalbereichen vom n-Typ 44a, an denen Kanäle vom n-Typ in den Basis-Bereichen vom p-Typ 44 ausgebildet sind. Die oberen Silizium-Bereiche vom n-Typ 45 sind breiter als die Drift-Bereiche vom n-Typ 42 und der Gate-Graben 53. Die oberen Silizium-Bereiche vom n-Typ 45 haben zum Beispiel eine Breite von 3 μm und eine Dicke von 1 μm. Die oberen Silizium-Bereiche vom n-Typ 45 sind im wesentlichen um die Länge des Drift-Bereiches vom n-Typ 42 und des Gate-Grabens 53 an beiden Seiten in den horizontalen Richtungen der 15 breiter als die Drift-Bereiche vom n-Typ 42 und der Gate-Graben 53. Die oberen Silizium-Bereiche vom n-Typ 45 definieren die Ecken 53d der Bodenflächen der Gate-Gräben 53.
  • Die Source-Bereiche vom n+-Typ 46 stehen in Kontakt mit den oberen Flächen der Basis-Bereiche vom p-Typ 44. Die Source-Bereiche vom n+-Typ 46 haben eine Dicke von 0,5 μm. Die Gate-Elektroden 47 sind an den Flächen, die die Gate-Gräben 53 definieren, die sich durch den Basis-Bereich 44 von der Hauptfläche mit dazwischen liegenden Gate-Oxidfilmen 54 oder Gate-Isolierfilmen 54 erstrecken, angeordnet. Wie in 14 gezeigt, sind die Gate-Gräben 53 von oberhalb ihrer Eingänge aus gesehen rechtwinklig und parallel zu den epitaktischen Gräben 50. Das heißt, daß die langen Seitenwandflächen 53a der Gate-Gräben 53 parallel zu den langen Seitenwandflächen 50a der epitaktischen Gräben 50 und außerdem Si{100}-Flächen sind. Die Dicke der Gate-Oxidfilme 54a an den Seitenwandflächen der Gate-Gräben 53 ist gleich der der Bodenflächen der Gate-Gräben 53. In der in 15 gezeigten geschnittenen Struktur haben die Gate-Elektroden 47 zum Beispiel eine Breite von 1 μm und eine Tiefe von 2,5 μm. Die Gate-Oxidfilme 54 haben eine Breite von 0,1 μm.
  • Im folgenden wird der Betrieb des Leistungs-MOSFET dieser Ausführungsform erläutert. Es wird eine positive Spannung an den Drain-Bereich vom n+-Typ 41 in 15 angelegt, und die Source-Bereiche vom n+-Typ 46 und die Basis-Kontaktbereiche vom p+-Typ 53 werden mit Masse verbunden. Wenn der Leistungs-MOSFET in diesem Zustand eingeschaltet wird, das heißt, wenn eine positive Spannung an die Graben-Gate-Elektroden 47 angelegt wird, werden Elektronen in den Basis-Bereichen vom p-Typ 44 in die Kanalbereiche vom n-Typ 44a gezogen, um Kanäle vom n-Typ zu bilden. Die von den Source-Bereichen vom n+-Typ 46 zugeführten Elektronen fließen in die Kanalbereiche vom n-Typ 44a, die oberen Silizium-Bereiche vom n-Typ 45 und die Drift-Bereiche vom n-Typ 42, um den Drain-Bereich vom n+-Typ 41 zu erreichen.
  • Im folgenden wird das erfindungsgemäße Verfahren zur Herstellung der Halbleitervorrichtung erläutert. Die 16A bis 16H zeigen den Prozeß zur Herstellung einer Halbleitervorrichtung gemäß dieser Ausführungsform.
  • [In Fig. 16A gezeigte Schritte]
  • Es wird ein Substrat vom n+-Typ 41, der eine Si(100)-Fläche als Hauptfläche hat und einen Drain-Bereich vom n+-Typ 41 bildet, vorbereitet. Eine Drift-Schicht vom n-Typ 42, die Drift-Bereiche vom n-Typ 42 bildet, wird auf dem Substrat vom n+-Typ 41 durch Epitaxie ausgebildet. Die Fläche der Drift-Schicht vom n-Typ 42 wird eine Si(100)-Fläche.
  • [In Fig. 16B gezeigte Schritte]
  • Es wird ein trockenchemisches Ätzverfahren unter Verwendung eines Fotolackes als Maske auf dieselbe Weise wie bei den in 3B, 4 und 5 der ersten Ausführungsform gezeigten Schritten durchgeführt. Mit dem trockenchemischen Ätzverfahren werden epitaktische Gräben 50, die den Drain-Bereich vom n+-Typ 41 durch die Drift-Schicht vom n-Typ 42 erreichen, ausgebildet. Die epitaktischen Gräben 50 sind so ausgebildet, daß die langen Seitenwandflächen 50a, die kurzen Seitenwandflächen 50b und die Bodenflächen 50c der epitaktischen Gräben 50 Si{100}-Flächen werden.
  • [In Fig. 16C gezeigte Schritte]
  • Anschließend wird eine Siliziumschicht vom p-Typ 63 ausgebildet, um die Gräben 50 durch Epitaxie zu füllen. Die Siliziumschicht vom p-Typ 63 wächst gleichzeitig mit derselben Wachstumsrate an den Bodenflächen 50c und den Seitenwandflächen 50a, 50b, da die Bodenflächen 50c und die Seitenwandflächen 50a, 50b der epitaktischen Gräben 50 sämtlich Si{100}-Flächen sind.
  • [In Fig. 16D und Fig. 16E gezeigte Schritte]
  • Danach wird, wie in 16D gezeigt, die Siliziumschicht vom p-Typ 63 durch chemisch-mechanisches Polieren (CMP) auf die Höhe der oberen Flächen der Drift-Bereiche vom n-Typ 42 geebnet, um eine p/n-Säulen-Schicht 51 zu bilden. Danach wird, wie in 16E gezeigt, eine Schicht vom n-Typ 65 mit einer Dicke von Ta durch Epitaxie ausgebildet. Die Dicke Ta der Schicht vom n-Typ 65 ist gleich der Gesamtdicke der oberen Silizium-Bereiche vom n-Typ 45 und der Dicke der Basis-Bereiche vom p-Typ 44, die in späteren Schritten ausgebildet werden.
  • [In Fig. 16F gezeigte Schritte]
  • Eine Verunreinigung vom p-Typ wird durch Ionenimplantation zur Schicht vom n-Typ 65 an dem Mittelbereich der Abschnitte hinzugefügt, die an den Silizium-Bereichen vom p-Typ 43 angeordnet sind. Das führt dazu, daß ein Verbindungsbereich vom p-Typ 55 ausgebildet wird, und die oberen Silizium-Bereiche vom n-Typ 45, die durch den Verbindungsbereich vom p-Typ 55 definiert werden, werden gleichzeitig ausgebildet. Danach wird eine Verunreinigung vom p-Typ durch zum Beispiel Ionenimplantation zu den gesamten Bereichen oberhalb der oberen Silizium-Bereiche vom n-Typ 45 hinzugefügt. Dadurch wird eine Basisschicht vom p-Typ 44 oder zweite Halbleiterschicht 44, von der Basis-Bereiche vom p-Typ 44 ausgebildet werden, ausgebildet. In der obigen Ionenimplantation werden die Implantiergeschwindigkeit und die Dosis der Ionen gesteuert, um zu gewährleisten, daß die Dicke der oberen Silizium-Bereiche vom n-Typ 45 und der Verbindungsbereiche vom p-Typ 55 gleich Tc werden und die Dicke der Schicht vom p-Typ 44 gleich Tb wird.
  • [In Fig. 16G gezeigte Schritte]
  • Danach werden Gate-Gräben 53, die die oberen Silizium-Bereiche vom n-Typ an ihren Mittelbereichen 45 durch die Basisschicht vom p-Typ 44 erreichen, direkt über den Drift-Bereichen vom n-Typ 42 durch trockenchemisches Ätzen unter Verwendung eines Fotolackes als Maske ausgebildet. Gleichzeitig werden, wie in 14 gezeigt, die Gate-Gräben 53 so ausgebildet, daß sie sich parallel zu den epitaktischen Gräben 50 erstrecken. Das heißt, daß die langen Seitenwandflächen 53a der Gate-Gräben 53 und die langen Seitenwandflächen 50a der epitaktischen Gräben 50 parallel zueinander werden. Mit der obigen Anordnung werden die langen Seitenwandflächen 53a der Gate-Gräben 53 Si{100}-Flächen. Mit anderen Worten werden die Flächen der Basis-Bereiche vom p-Typ 44, die die Gate-Gräben 53 definieren, Si{100}-Flächen. In dieser Ausführungsform ist, wie in 16G gezeigt, die Breite der Gate-Gräben 53 breiter als die Breite der Drift-Bereiche vom n-Typ 42.
  • [In Fig. 16H gezeigte Schritte]
  • Danach werden Siliziumoxidfilme 54 an den Seitenwandflächen und Bodenflächen der Gate-Gräben 53 durch zum Beispiel thermische Oxidation ausgebildet. Danach werden die Gate-Elektroden 47 aus Polysilizium an den Siliziumoxidfilmen 54 durch zum Beispiel CVD ausgebildet. Schließlich werden, wie in 15 gezeigt, Source-Bereiche vom n+-Typ 46 in den Flächen der Basisschicht 44 durch zum Beispiel Implantation von Arsen- oder Phosphor-Ionen ausgebildet. Dann werden Basis-Kontaktbereiche vom p+-Typ 52 in den Flächen der Basisschicht 44 durch zum Beispiel Implantation von Bor-Ionen ausgebildet. Mit den obigen Schritten wird der Leistungs-MOSFET der 14 und 15 hergestellt.
  • In dieser Ausführungsform sind die epitaktischen Gräben 50 in dem in 16B gezeigten Schritt so ausgebildet, daß die Flächen, die die epitaktischen Gräben 50 definieren, sämtlich Si{100}-Flächen sind. Daher wächst die Siliziumschicht vom p-Typ 63 an den Bodenflächen und den Seitenwandflächen der epitaktischen Gräben 50 mit derselben Wachstumsrate, wenn die Siliziumschicht vom p-Typ 63 ausgebildet wird, um die Gräben 50 durch Epitaxie im in 16C gezeigten Schritt zu bilden. Daher wird die Erzeugung von Kristalldefekten ebenso wie in der ersten Ausführungsform unterdrückt, und die Silizium-Bereiche vom p-Typ 43 haben eine ausgezeichnete kristallographische Struktur.
  • In dieser Ausführungsform haben die Seitenwandflächen 53a, 53b und die Bodenflächen 53c der Gate-Gräben 53 kristallographisch dieselbe Ebenenausrichtung, so daß es möglich ist, die Dicke der Gate-Oxidfilme 54 an den Seitenwandflächen 53a, 53b an die an den Bodenflächen 53c anzugleichen, wenn die Gate-Oxidfilme 54 durch thermische Oxidation ausgebildet werden. Daher ist es möglich, die Dicke der Gate-Oxidfilme 54 an den Bodenflächen 53c im Vergleich zu dem oben erläuterten Fall des Standes der Technik, in dem die Hauptfläche eines Substrates eine Si(100)-Fläche und die Seitenwandflächen und die Bodenflächen der Gate-Gräben jeweils Si{110}-Flächen und Si{100}-Flächen sind, zu erhöhen, wenn die Vorrichtung in Abhängigkeit von der Dicke der Gate-Oxidfilme 54 an den langen Seitenwandflächen 53a der Gate-Gräben 53 entworfen wird. Somit ist es möglich, die Durchbruchsspannung der Gate-Oxidfilme 54 zu erhöhen.
  • Zusätzlich können die Dichte der Grenzflächenfallen zwischen den Kanalbereichen und den Gate-Isolierfilmen 54 und die Elektronenbeweglichkeit gleich derjenigen der ersten Ausführungsform sein, da die Flächen, die die Gate-Gräben 53 definieren, sämtlich Si{100}-Flächen sind, das heißt, die Kanalflächen sind Si{100}-Flächen. In dieser Ausführungsform können ebenso wie in der ersten Ausführungsform die epitaktischen Gräben 50 so ausgebildet werden, daß nur die Paare der langen Seitenwandflächen 50a der epitaktischen Gräben 50 Si{100}-Flächen sind. Zusätzlich müssen, solange die Paare der langen Seitenwandflächen 53a der epitaktischen Gräben 53 Si{100}-Flächen sind, die kurzen Seitenwandflächen 53b der epitaktischen Gräben 53 keine Si{100}-Flächen aufweisen, sondern können andere kristallographische Ebenen aufweisen. Sogar in diesem Fall ist es möglich, die Trägerbeweglichkeit zu verbessern und den durch die Kanalbereiche fließenden Strom zu erhöhen.
  • In dieser Ausführungsform werden die Gräben, die in der Drift-Schicht vom n-Typ 42 ausgebildet sind, mit der Siliziumschicht vom p-Typ 63 gefüllt, um die p/n-Säulen-Schicht zu bilden. Die p/n-Säulen-Schicht kann jedoch auch in entgegengesetzter Reihenfolge ausgebildet werden. Das heißt, es kann zuerst eine Siliziumschicht vom p-Typ 43 ausgebildet werden, und dann können die Kanäle, die in der Siliziumschicht vom p-Typ 43 ausgebildet sind, mit einer Drift-Schicht vom n-Typ 42 gefüllt werden. In diesem Fall werden die folgenden Schritte anstatt der Schritte der 16A bis 16C durchgeführt. Zuerst wird eine Siliziumschicht vom p-Typ auf einem Substrat vom n+-Typ, dessen Hauptfläche eine Si(100)-Fläche ist, durch Epitaxie ausgebildet. Danach werden mehrere epitaktische Gräben in der Siliziumschicht vom p-Typ auf dieselbe Weise wie in 16B gezeigt ausgebildet. Die die epitaktischen Gräben definierenden Flächen sind sämtlich Si{100}-Flächen.
  • Danach wird eine Drift-Schicht vom n-Typ 42 ausgebildet, um die epitaktischen Gräben durch Epitaxie zu füllen, und durch CMP geebnet, um eine p/n-Säulen-Schicht 51 zu bilden, wie es in 16D gezeigt ist. Danach werden die in 16E und andere Schritte ausgeführt. Sogar bei diesem Verfahren werden die Drift-Bereiche vom n-Typ 42 in den epitaktischen Gräben, die durch Flächen definiert werden, die sämtlich Si{100}-Flächen sind, ausgebildet, so daß es möglich ist, die Erzeugung von Kristalldefekten in den Drift-Bereichen vom n-Typ 42 zu unterdrücken. Daher haben die Drift-Bereiche vom n-Typ 42 eine ausgezeichnete kristallographische Struktur.
  • Obwohl die Gate-Oxidfilme 54 in dieser Ausführungsform durch thermische Oxidation ausgebildet werden, können die Gate-Oxidfilme 54 auch durch CVD ausgebildet werden. Zusätzlich können die epitaktischen Gräben 50 und die Gate-Gräben 53 orthogonal zueinander angeordnet werden, wie später erläutert wird, obwohl die epitaktischen Gräben 50 und die Gate-Gräben 53 in dieser Ausführungsform parallel zueinander angeordnet sind.
  • 17 ist eine Draufsicht auf einen Leistungs-MOSFET mit einer Struktur mit Supra-Übergang als ein zweites Beispiel der zweiten Ausführungsform, wobei dieselben Elemente durch dieselben Bezugszeichen wie bei dem Leistungs-MOSFET der 14 bezeichnet werden. Der in 17 gezeigte Leistungs-MOSFET besitzt eine Struktur, bei der die Einheitsstruktur G1 der 17 mehrere Male an den Graben-Gate-Bereichen und die Einheitsstruktur G2 der 17 mehrere Male an den p/n-Säulen-Bereichen wiederholt wird.
  • In dem in 17 gezeigten Leistungs-MOSFET sind die Gate-Gräben 53 so angeordnet, daß die langen Seitenwandflächen 53a der Gate-Gräben 53 orthogonal zu den langen Seitenwandflächen 50a der epitaktischen Gräben 50 sind. Zusätzlich sind die langen Seitenwandflächen 53a der Gate-Gräben 53 orthogonal zu den kurzen Flächen 53b der Gate-Gräben 53, obwohl dieses in der Figur nicht gezeigt ist. Mit dieser Anordnung ist es ebenfalls möglich, daß sämtliche Flächen, die die Gate-Gräben 53 definieren, Si{100}-Flächen sind.
  • In dem ersten und zweiten Beispiel dieser Ausführungsform sind die oberen Silizium-Bereiche vom n-Typ 45 an Drift-Bereichen vom n-Typ 42 angeordnet. Die oberen Silizium-Bereiche vom n-Typ 45 müssen jedoch nicht an den Drift-Bereichen vom n-Typ 42 angeordnet sein. In diesem Fall erreichen die Gate-Gräben 53 die Drift-Bereiche vom n-Typ 42. Die Struktur, bei der die oberen Silizium-Bereiche vom n-Typ 42 an den Drift-Bereichen von n-Typ 42 angeordnet sind, ist jedoch besser als die Struktur, bei der die oberen Silizium-Bereiche vom n-Typ 45 aufgrund der folgenden beiden Gründe nicht verwendet werden.
  • In einer sich von der 15 unterscheidenden Struktur sind die Ecken 53d der Bodenflächen der Gate-Gräben 53 in den Silizium-Bereichen vom p-Typ 43 angeordnet, wenn die oberen Silizium-Bereiche vom n-Typ 45 nicht verwendet werden. In diesem Fall verringert sich die Durchbruchsspannung, da sich das elektrische Feld in der Nähe der Ecken 53d der Bodenflächen der Gate-Gräben 53, die in den Silizium-Bereichen vom p-Typ 43 angeordnet sind, konzentriert. Wenn andererseits die oberen Silizium-Bereiche vom n-Typ 45 an den Drift-Bereichen vom n-Typ 42 wie in 15 angeordnet sind, konzentriert sich das elektrische Feld nicht in den Silizium-Bereichen vom p-Typ 43, sondern in den oberen Silizium-Bereichen vom n-Typ 45. Daher ist es möglich, die Durchbruchsspannung im Vergleich zu dem Fall, bei dem die oberen Silizium-Bereiche vom n-Typ 45 nicht verwendet werden, zu erhöhen.
  • Zusätzlich entstehen sogar dann, wenn ein Fehler in der Maskenausrichtung bei der Ausbildung der Gate-Gräben 53 gemacht wird, keine Probleme solange die Gate-Gräben innerhalb der oberen Silizium-Bereiche vom n-Typ 45 angeordnet sind. Daher ist es möglich, den Einfluß des Ausrichtungsfehlers auf die Leistungsfähigkeit der Vorrichtung zu verringern.
  • Dritte Ausführungsform
  • In der zweiten Ausführungsform wird ein Leistungs-MOSFET mit einer Struktur mit Supra-Übergang unter Verwendung eines Substrates ausgebildet, das eine Si(100)-Fläche als Hauptfläche hat. In dieser Ausführungsform wird jedoch ein Leistungs-MOSFET mit einer Struktur mit Supra-Übergang unter Verwendung eines Substrates ausgebildet, das eine Si{110}-Fläche als Hauptfläche hat.
  • 18A ist eine Draufsicht auf einen Leistungs-MOSFET mit einer Struktur mit Supra-Übergang als eine dritte Ausführungsform, die das Layout von p/n-Säulen zeigt. 18B ist eine Draufsicht auf den Bereich 62 der 18A, die das Layout von Graben-Gates zeigt. 19 ist eine perspektivische Schnittansicht des MOSFET der 18A, die den Querschnitt längs der Linie XIX-XIX in 18A zeigt. In den 18A, 18B und 19 werden dieselben Elemente mit denselben Bezugszeichen wie bei dem Leistungs-MOSFET der 14 und 15 bezeichnet.
  • Der Leistungs-MOSFET in dieser Ausführungsform unterscheidet sich von denen der zweiten Ausführungsform in der kristallographischen Ebenenausrichtung eines Substrates vom n+-Typ 41 und den kristallographischen Ebenenausrichtungen der Flächen, die epitaktische Gräben 50 und Gate-Gräben 53 definieren. Genauer gesagt enthält der Leistungs-MOSFET der 21 und 22 ein Substrat vom n+-Typ 41, das eine Si(100)-Fläche als Hauptfläche hat, eine p/n-Säulen-Schicht 51, Basis-Bereiche vom p–-Typ 44, Kanalbereiche vom p-Typ 61, Source-Bereiche vom n+-Typ 46 und Gate-Elektroden 47. Dieser Leistungs-MOSFET unterscheidet sich von denen der zweiten Ausführungsform dadurch, daß die Basis-Bereiche 44 vom p–-Typ anstatt vom p-Typ sind, keine oberen Silizium-Bereiche vom n-Typ 45 verwendet werden und die Kanalbereiche vom p-Typ verwendet werden. Die Basis-Bereiche 44 und die Kanalbereiche vom p-Typ 61 bilden in der vorliegenden Erfindung zweite Halbleiterbereiche eines zweiten Leitungstyps.
  • In dieser Ausführungsform besteht die p/n-Säulen-Schicht 51 ebenso aus Drift-Bereichen vom n-Typ 42 und Silizium-Bereichen vom p-Typ 43. Die Drift-Bereiche vom n-Typ 42 sind an dem Substrat vom n+-Typ 41 angeordnet, und die oberen und unteren Flächen der Drift-Bereiche vom n-Typ 42 haben kristallographisch dieselbe Ebenenausrichtung wie die obere Fläche des Substrats vom n+-Typ 41 in 19. Die Silizium-Bereiche vom p-Typ 43 werden durch Füllen der epitaktischen Gräben 50, die durch die Drift-Bereiche vom n-Typ 42 definiert werden, mit einem epitaktisch gewachsenen Film gefüllt.
  • Wie in 18A gezeigt, ist jeder epitaktische Graben 50 ein Parallelogramm, dessen aneinanderstoßende Seiten eine andere Länge aufweisen und einen inneren Winkel von 70,5 Grad haben, wenn sie von oberhalb ihrer Eingänge aus gesehen werden. Die epitaktischen Gräben 50 sind in einem Streifenmuster-Layout angeordnet, in dem sich die epitaktischen Gräben 50 parallel zueinander erstrecken. Jede Seite des Parallelogramms, das heißt, die langen Seitenwandflächen 50a und die kurzen Seitenwandflächen 50b sind jeweils Si{111}-Flächen. Genauer gesagt ist eine der langen Seitenwandflächen 50a eine Si(-111)-Fläche, und eine der kurzen Seitenwandflächen 50b ist eine Si(-11-1)-Fläche. Die Bodenflächen 50c der epitaktischen Gräben 50 sind parallel zu der oberen Fläche des Substrates vom n+-Typ 41 und außerdem eine Si(110)-Fläche.
  • Daher sind die in den epitaktischen Gräben 50 angeordneten Silizium-Bereiche vom p-Typ 43 ebenso in einem Streifenmuster-Layout angeordnet, bei dem sich die Silizium-Bereiche vom p-Typ 43 in der Form eines dünnen Parallelogramms parallel zueinander erstrecken. Die Seitenwandflächen 43a, 43b und die Bodenfläche 43c der Silizium-Bereiche vom p-Typ 43 haben jeweils kristallographisch dieselben Ebenenausrichtungen wie die sich daran anschließenden Flächen 50a, 50b und die Bodenfläche 50c der epitaktischen Gräben 50.
  • Daher sind in dieser Ausführungsform von den Zwischenflächen 50a, 50b zwischen den Drift-Bereichen vom n-Typ 42 und den Silizium-Bereichen vom p-Typ 43, die die p/n-Säulen-Schicht 51 bilden, die langen Seitenwandflächen 50a Si{111}-Flächen und die kurzen Seitenwandflächen 50b ebenfalls Si{111}-Flächen.
  • Wie in 18B gezeigt, sind die Gate-Elektroden 47 in einem aktiven Bereich 62 in einem Streifenmuster-Layout angeordnet. Die Gate-Elektroden 47 sind an den Flächen, die die Gate-Gräben 53 definieren, die sich von der Fläche durch die Kanalbereiche vom p-Typ 61 und die Basis-Bereiche vom p–-Typ 44 zu der p/n-Säulen-Schicht 51 erstrecken, mit den dazwischen liegenden Gate-Oxidfilmen 54 angeordnet. Wie in 18B gezeigt, sind die Gate-Gräben 53 von oberhalb ihres Einganges aus gesehen rechtwinklig und weisen ein Streifenmuster-Layout auf. Die Gate-Gräben 53 sind so angeordnet, daß die langen Seitenwandflächen 53a der Gate-Gräben 53 Si{100}-Flächen werden.
  • Genauer gesagt sind die langen Seitenwandflächen 53a der Gate-Gräben 53 Si(001)-Flächen und die kurzen Seitenwandflächen 53b der Gräben 53 sind Si(110)-Flächen. Die langen Seitenwandflächen 53a der Gate-Gräben 53 haben einen Winkel von 54,7 Grad zu den langen Seitenwandflächen 50a der epitaktischen Gräben 50. Die Gate-Oxidfilme 54 sind an den Abschnitten 54c, die an den Bodenflächen 53c der Gate-Gräben 53 angeordnet sind, dicker als an den Abschnitten 54a, 54b, die jeweils an den langen und kurzen Seitenwandflächen 53a, 53b der Gate-Gräben 53 angeordnet sind.
  • Wie in 19 gezeigt, sind die Source-Bereiche vom n+-Typ 46 und die Basis-Kontaktbereiche vom p+-Typ 52 ebenso wie die Gate-Elektroden 47 in einem Streifenmuster-Layout angeordnet. Wie oben beschrieben, sind bei dem Leistungs-MOSFET dieser Ausführungsform die Silizium-Bereiche vom p-Typ 43 und die Gate-Elektroden 47 in einem Streifenmuster-Layout angeordnet. Die Streifenmuster-Layouts können jedoch auch unterschiedlich bezüglich ihrer Richtungen zueinander sein.
  • Im folgenden wird das Verfahren zur Herstellung einer Halbleitervorrichtung dieser Ausführungsform erläutert. Die 20A bis 20G zeigen ein Verfahren zur Herstellung der Halbleitervorrichtung dieser Ausführungsform.
  • [In Fig. 20A gezeigte Schritte]
  • Es wird ein Substrat vom n+-Typ 41, das eine Si(100)-Fläche als Hauptfläche hat und einen Drain-Bereich vom n+-Typ 41 bildet, vorbereitet. Eine Drift-Schicht vom n-Typ 42, die Drift-Bereiche vom n-Typ 42 bildet, wird auf dem Substrat vom n+-Typ 41 durch Epitaxie ausgebildet.
  • [In Fig. 20B gezeigte Schritte]
  • Obwohl in der Figur nicht dargestellt, wird ein Siliziumoxidfilm an einer Fläche der Drift-Schicht vom n-Typ 42 ausgebildet und durch Photolithographie strukturiert. Danach wird die Drift-Schicht vom n-Typ 42 unter Verwendung dieses strukturierten Siliziumoxidfilmes als Maske geätzt, um epitaktische Gräben 50 auszubilden, die zum Beispiel von oberhalb ihrer Eingänge aus gesehen die Gestalt eines Parallelogramms haben, und um Drift-Bereiche vom n-Typ 42 auszubilden. Die Drift-Schicht vom n-Typ 42 wird unter Verwendung eines anisotropen naßchemischen Ätzmittels, das TMAH oder KOH enthält, anisotrop geätzt.
  • Es folgt eine Erläuterung bezüglich der kristallographischen Flächen, die an den die epitaktischen Gräben 50 definierenden Flächen freigelegt sind. Die 21 und 22 sind Tabellen, die die Positionsbeziehungen zwischen den Ausrichtungsebenen 41c, den epitaktischen Gräben 50 und den Gate-Gräben 53, deren Beschreibung später erfolgt, von Halbleiter-Wafern zeigen. In 21 sind die Ausrichtungsebenen 41c parallel oder orthogonal zu den langen Seitenwandflächen 50a der epitaktischen Gräben 50 mit Rücksicht auf die Schnelligkeit der Maskenentwicklung. In 22 sind die Ausrichtungsebenen 41c parallel oder orthogonal zu den langen Seitenwandflächen 53a der Gate-Gräben 53 unter Berücksichtigung der Schnelligkeit der Maskenentwicklung. In den 21 und 22 bezeichnet ”OF” die Ausrichtungsebene.
  • Das Folgende stellt ein Beispiel für die Bildung der epitaktischen Gräben 50 dar, bei dem epitaktische Gräben 50 in den unter (1) der 21 gezeigten Positionsbeziehungen ausgebildet werden.
  • Unter (1) der 21 besitzt ein Halbleiter-Wafer 41 jeweils eine Si(110)-Fläche und eine Si(-111)-Fläche als Hauptfläche und als Ausrichtungsebene 41c. Epitaktische Gräben 50 werden so ausgebildet, daß die langen Seitenwandflächen 50a der epitaktischen Gräben 50 parallel zur Ausrichtungsebene 41c und die kurzen Seitenwandflächen 50b der epitaktischen Gräben 50 gegen den Uhrzeigersinn von der Ausrichtungsebene 41c gemessen einen Winkel von 109,5 Grad zur Ausrichtungsebene 41c haben. Mit dieser Anordnung werden die langen Seitenwandflächen 50a und die kurzen Seitenwandflächen 50b entsprechend Si(-111)-Flächen und Si(-11-1)-Flächen. Das heißt, daß die Seitenwandflächen 50a, 50b Si{111}-Flächen werden.
  • Die Bodenflächen 50c der epitaktischen Gräben 50 werden durch Ausbilden der epitaktischen Gräben 50 derart, daß die Bodenflächen 50c parallel zur Hauptfläche werden, als Si(110)-Flächen ausgebildet. Die Breite der epitaktischen Gräben 50 wird auf 0,1 bis 50 μm eingestellt. Die Tiefe der epitaktischen Gräben 50 wird auf 1 bis 50 μm und kleiner als die Dicke der Drift-Bereiche vom n-Typ 42 eingestellt. Nach der Ausbildung der epitaktischen Gräben 50 wird der Siliziumoxidfilm, der als Ätzmaske verwendet wurde, durch Ätzen unter Verwendung einer Flußsäure in wäßriger Lösung entfernt.
  • [In Fig. 20C gezeigte Schritte]
  • Danach wird eine Siliziumschicht vom p-Typ 63 durch Epitaxie unter Verwendung von LP-CVD abgeschieden, um die epitaktischen Gräben 50 zu füllen.
  • [In Fig. 20D gezeigte Schritte]
  • Die Siliziumschicht vom p-Typ 63 wird durch Polieren derselben auf dieselbe Höhe wie die Drift-Bereiche vom n-Typ 42 unter Verwendung von CMP geebnet. Mit der Ebnung wird eine p/n-Säulen-Schicht 51, die aus den Drift-Bereichen vom n-Typ 42 und den Silizium-Bereichen vom p-Typ 43 besteht, ausgebildet. Anstatt durch CPM kann die Siliziumschicht vom p-Typ 63 auch durch Abätzen unter Verwendung eines trockenchemischen Ätzverfahrens geebnet werden.
  • [In Fig. 20E gezeigte Schritte]
  • Danach wird eine Siliziumschicht vom p-Typ 64, die Basis-Bereiche vom p-Typ 44 bildet, auf der p/n-Säulen-Schicht 51 durch Epitaxie unter Verwendung von LP-CVD aufgebracht.
  • [In Fig. 20F gezeigte Schritte]
  • Danach werden eine Kanalschicht vom p-Typ 61, die Kanalbereiche vom p-Typ 61 bildet, und eine Source-Schicht vom n+-Typ 46, die Source-Bereiche vom n+-Typ 46 bildet, durch Ionenimplantation und thermische Diffusion gebildet. Die in den 20C bis 20F gezeigten Schritte können verändert werden. Zum Beispiel ist es möglich, den in 20E gezeigten Schritt auszulassen, indem die Siliziumschicht vom p-Typ 63 über den Drift-Bereichen vom n-Typ 42 belassen wird, wobei die Siliziumschicht vom p-Typ 63 über den Drift-Bereichen vom n-Typ 42 nicht vollständig entfernt wird. In diesem Fall kann die Siliziumschicht vom p-Typ 63 als eine Kanalschicht vom p-Typ 61 verwendet werden.
  • Es ist außerdem möglich, eine Kanalschicht vom p-Typ 61 und eine Source-Schicht vom n+-Typ 46 direkt in einer Fläche einer p/n-Säulen-Schicht 51 durch Implantation von Ionen in die p/n-Säulen-Schicht 51 nach den in 20D gezeigten Schritten ohne die in 20E gezeigten Schritte zu bilden.
  • [In Fig. 20G gezeigte Schritte]
  • Danach werden Gate-Gräben 53 für Gate-Elektroden durch Ätzen ausgebildet. Zum Ätzen wird ein trockenchemisches Ätzverfahren unter Verwendung von RIE eingesetzt. Die Gate-Gräben 53 werden so ausgebildet, daß sie von oberhalb ihrer Eingänge aus gesehen rechtwinklig sind. Die langen Seitenwandflächen 53a und die Bodenflächen 53c der Gate-Gräben 53 sind jeweils Si{100}-Flächen und Si(110)-Flächen. Genauer gesagt werden die Gate-Gräben 53 so ausgebildet, daß die langen Seitenwandflächen 53a einen Winkel von 54,7 Grad zur Ausrichtungsebene 41C aufweisen, wenn die Ausrichtungsebene 41C des Substrates vom n+-Typ 41 eine Si(-111)-Fläche ist, wie es unter (1) der 21 gezeigt ist. Mit dieser Anordnung werden die langen Seitenwandflächen 53a Si(001)-Flächen, das heißt Si{100}-Flächen. Die kurzen Seitenwandflächen 53b der Gate-Gräben 53 sind so aufgebaut, daß sie orthogonal zu den langen Seitenwandflächen 53a sind. Mit dieser Anordnung werden die kurzen Seitenwandflächen 53b ebenso wie die Bodenflächen 53c der Gate-Gräben 53 Si(110)-Flächen.
  • Anschließend werden Gate-Oxidfilme 54 auf den Flächen, die die Gate-Gräben 53 definieren, durch thermische Oxidation ausgebildet. Danach werden Gate-Elektroden 47 auf den Flächen, die die Gate-Gräben 53 definieren, mit den dazwischen liegenden Gate-Oxidfilmen 54 ausgebildet. Basis-Kontaktbereiche vom p+-Typ 52 werden in der Source-Schicht vom n+-Typ 46 ausgebildet. Danach werden, obwohl nicht in der Figur gezeigt, Source-Elektroden, Drain-Elektroden und so weiter ausgebildet, um einen Leistungs-MOSFET wie in den 18A, 18B und 19 gezeigt, auszubilden.
  • In dieser Ausführungsform werden die epitaktischen Gräben 50 durch ein naßchemisches Ätzverfahren in dem in 20B gezeigten Schritt ausgebildet. Daher ist es möglich, die Beschädigung der Flächen, die die epitaktischen Gräben 50 definieren, im Vergleich zu dem Fall, in dem die epitaktischen Gräben 50 durch ein trockenchemisches Ätzverfahren ausgebildet werden, zu verringern. Daher ist es möglich, die Erzeugung von kristallographischen Defekten zu unterdrücken. Somit ist es möglich, die Erzeugung von kristallographischen Defekten in der Siliziumschicht vom p-Typ 63 im Vergleich zu dem Fall, in dem die epitaktischen Gräben 50 durch ein trockenchemisches Ätzverfahren ausgebildet werden, zu unterdrücken, wenn die Siliziumschicht vom p-Typ 63 so ausgebildet ist, daß sie die epitaktischen Gräben 50 durch Epitaxie füllen.
  • Zusätzlich kann ein Ätzbad, das in der Lage ist, eine Wafer-Stapelverarbeitung durchzuführen, für das obige naßchemische Ätzverfahren eingesetzt werden. Daher ist es möglich, die Herstellungskosten im Vergleich zu dem Fall, in dem die epitaktischen Gräben 50 durch ein trockenchemisches Ätzverfahren wie zum Beispiel RIE ausgebildet werden, das gewöhnlicherweise mit einer Einzel-Wafer-Verarbeitung verbunden ist, zu verringern. Außerdem sind in dieser Ausführungsform die langen Seitenwandflächen 53a und die Bodenflächen 53c der Gate-Gräben 53 für die Gate-Elektroden entsprechende Si{100}-Flächen und Si{110}-Flächen. Das heißt, daß in dem Leistungs-MOSFET dieser Ausführungsform ebenso wie bei den ersten und zweiten Ausführungsformen die Kanalflächen Si{100}-Flächen sind.
  • 23 ist eine Tabelle, die die Elektronenbeweglichkeit in den Kanalbereichen, die Dichte der Grenzschichtfalle und die Beziehung zwischen der Dicke des Gate-Oxidfilmes en auf den Seitenwandflächen und auf den Bodenflächen des Leistungs-MOSFETs gemäß der ersten, zweiten und dritten Ausführungsform zeigt. 23 zeigt außerdem dieselben Punkte im Hinblick auf das vorgeschlagene Verfahren, das im Abschnitt zum Stand der Technik beschrieben wird und bei dem die Kanalflächen Si{111}-Flächen sind.
  • In dieser Ausführungsform sind die langen Seitenwandflächen 53a und die Bodenflächen 53c der Gate-Gräben 53 für die Gate-Elektroden jeweilige Si{100}-Flächen und Si{110}-Flächen. Daher kann die Dicke der Gate-Oxidfilme 54c auf den Bodenflächen 53c der Gate-Gräben 53 dicker als die der Gate-Oxidfilme 54a auf den langen Seitenwandflächen 53a der Gate-Gräben 53 sein, wenn die Gate-Oxidfilme 54 durch thermische Oxidation ausgebildet werden.
  • Zusätzlich kann die Dicke der Gate-Oxidfilme 54c auf den Bodenflächen 53c der Gate-Gräben 53 gleich der der Gate-Oxidfilme 54b auf den kurzen Seitenwandflächen 53b der Gate-Gräben 53 sein, da die kurzen Seitenwandflächen 53b der Gate-Gräben 53 Si(110) sind. Daher ist es sogar dann, wenn der Entwurf der Vorrichtung in Abhängigkeit von der Dicke der Gate-Oxidfilme 54a auf den langen Seitenwandflächen 53a der Gate-Gräben 53 erfolgt, möglich, die Gate-Oxidfilme 54c auf den Bodenflächen 53c der Gate-Gräben 53 dicker als in dem Fall zu gestalten, in dem die Hauptfläche eine Si(110)-Fläche und die Seitenwandflächen der Gate-Gräben Si{111}-Flächen sind, was gemäß dem Stand der Technik der Fall ist. Daher ist es möglich, die Durchbruchsspannung zu verbessern.
  • Wie in 23 gezeigt, beträgt die Dichte der Grenzschichtfallen zwischen den Kanalbereichen und den Gate-Isolierfilmen 1,7 × 1011 cm–2, und die Elektronenbeweglichkeit in den Kanalbereichen 430 cm2/V·s, wenn die Kanalflächen wie bei dem vorgeschlagenen Verfahren Si{111}-Flächen sind. Im Gegensatz dazu betragen sie in dieser Ausführungsform jeweils 2 × 1010 cm–2 und 600 cm2/V·s. In dieser Ausführungsform sind die Kanalflächen Si{100}-Flächen, so daß es möglich ist, im Vergleich zu dem Fall, in dem die Kanalflächen Si{111}-Flächen sind, die Dichte der Grenzschichtfallen zu verringern und die Elektronenbeweglichkeit zu erhöhen.
  • Außerdem werden in dieser Ausführungsform die epitaktischen Gräben 50 und die Gate-Gräben 53 unter Verwendung eines Substrats ausgebildet, dessen Hauptfläche eine Si(110)-Fläche ist, wie in der bei (1) der 21 gezeigten Anordnung dargestellt ist. Die epitaktischen Gräben 50 und die Gate-Gräben 53 können jedoch auch entsprechend wie bei (2) bis (4) der 21 und (5) bis (8) der 22 gezeigt angeordnet sein. In den bei (2) bis (8) der 21 und 22 gezeigten Anordnungen ist jeder epitaktische Graben 50 von oberhalb ihrer Eingänge aus gesehen ein Parallelogramm, dessen innerer Winkel 70,5 Grad beträgt, und die Gate-Gräben 53 sind von oberhalb ihrer Eingänge aus gesehen rechtwinklig. Bei (1) und (2) der 21 ist die Ausrichtungsebene 41c eine Si{111}-Fläche. Bei (3) und (4) der 21 ist die Ausrichtungsebene 41c eine Si{112}-Fläche. Bei (5) und (6) der 22 ist die Ausrichtungsebene 41c eine Si{100}-Fläche. Bei (7) und (8) der 22 ist die Ausrichtungsebene 41c eine Si{110}-Fläche.
  • Wie bei (2) der 21 gezeigt, werden die langen Seitenwandflächen 50a der epitaktischen Gräben 50 so ausgebildet, daß sie parallel zur Ausrichtungsebene 41c sind, und die langen Seitenwandflächen 53a der Gate-Gräben 53 werden so ausgebildet, daß sie einen Winkel von 125,2 Grad zur Ausrichtungsebene 41c haben, wenn die Ausrichtungsebene 41c eine Si(-11-1)-Fläche ist. Hier ist der Winkel als derjenige zwischen der erweiterten Linie der Ausrichtungsebene 41c und der erweiterten Linie der jeweiligen Seitenwandfläche definiert, gegen den Uhrzeigersinn von der Ausrichtungsebene 41c gemessen. Dieselbe Definition wird im folgenden verwendet.
  • Wie bei (3) der 21 gezeigt, sind die langen Seitenwandflächen 50a der epitaktischen Gräben 50 so ausgebildet, daß sie orthogonal zur Ausrichtungsebene 41c sind, und die langen Seitenwandflächen 53a der Gate-Gräben 53 werden so ausgebildet, daß sie einen Winkel von 144,7 Grad zur Ausrichtungsebene 41c haben, wenn die Ausrichtungsebene 41 eine Si(2-1-1)-Fläche ist.
  • Wie bei (4) der 21 gezeigt, werden die langen Seitenwandflächen 50a der epitaktischen Gräben 50 so ausgebildet, daß sie orthogonal zur Ausrichtungsebene 41c sind, und die langen Seitenwandflächen 53a der Gate-Gräben 53 werden so ausgebildet, daß sie einen Winkel von 35,2 Grad zur Ausrichtungsebene 41 haben, wenn die Ausrichtungsebene 41c eine Si(121)-Fläche ist.
  • Wie bei (5), (6) der 22 gezeigt, werden die langen Seitenwandflächen 50a der epitaktischen Gräben 50 so ausgebildet, daß sie einen Winkel von 125,3 Grad oder 54,8 Grad zur Ausrichtungsebene 41c haben, und die langen Seitenwandflächen 53a der Gate-Gräben 53 werden so ausgebildet, daß sie parallel zur Ausrichtungsebene 41c sind, wenn die Ausrichtungsebene 41c eine Si(001)-Fläche ist.
  • Wie bei (7), (8) der 22 gezeigt, werden die langen Seitenwandflächen 50a der epitaktischen Gräben 50 so ausgebildet, daß sie einen Winkel von 35,3 oder 144,8 Grad zur Ausrichtungsebene 41c haben, und die langen Seitenwandflächen 53a der Gate-Gräben 53 werden so ausgebildet, daß sie orthogonal zur Ausrichtungsebene 41c sind, wenn die Ausrichtungsebene 41c eine Si(-1-10)-Fläche ist.
  • In den bei (1) und (3) der 21 und bei (5) und (7) der 22 gezeigten Anordnungen werden die langen Seitenwandflächen 50a der epitaktischen Gräben 50 Si(-111)-Flächen und die Winkel zwischen den langen Seitenwandflächen 50a der epitaktischen Gräben 50 und den langen Seitenwandflächen 53a der Gate-Gräben 53 werden 54,7 Grad. In den bei (2) und (4) der 21 und bei (6) und (8) der 22 gezeigten Anordnungen werden die langen Seitenwandflächen 50a der epitaktischen Gräben 50 Si(-11-1)-Flächen, und die Winkel zwischen den langen Seitenwandflächen 50a der epitaktischen Gräben 50 und den langen Seitenwandflächen 53a der Gate-Gräben 53 werden 125,2 Grad.
  • In dieser Ausführungsform können die epitaktischen Gräben ebenso so ausgebildet sein, daß nur die langen Seitenwandflächen 50a der epitaktischen Gräben 50 Si{100}-Flächen sind. Außerdem müssen die kurzen Seitenwandflächen 53b der epitaktischen Gräben 53 keine Si{100}-Flächen sein und können andere kristallographische Ebenen aufweisen, solange die langen Seitenwandflächen 53a der epitaktischen Gräben 53 Si{100}-Flächen sind. Sogar in diesem Fall ist es im Vergleich zum vorgeschlagenen Verfahren möglich, die Trägerbeweglichkeit zu verbessern und den durch die Kanalbereiche fließenden Strom zu erhöhen.
  • In dieser Ausführungsform werden die in der Drift-Schicht vom n-Typ 42 ausgebildeten Gräben mit der Siliziumschicht vom p-Typ 63 durch die in den 20A bis 20D gezeigten Schritte gefüllt, um die p/n-Säulen-Schicht zu bilden. Die p/n-Säulen-Schicht kann jedoch auch in entgegengesetzter Reihenfolge ausgebildet werden. Das heißt, daß eine Siliziumschicht vom p-Typ 43 zuerst auf einem Substrat vom n+-Typ 41 durch Epitaxie ausgebildet wird, und danach die Gräben auf der Siliziumschicht vom p-Typ 43 mit einer Drift-Schicht vom n-Typ 42 gefüllt werden können. In diesem Fall werden die kristallographischen Ebenenorientierungen der Oberflächen so ausgebildet, daß sie dieselben sind wie in dieser Ausführungsform.
  • Vierte Ausführungsform
  • 24 ist eine Draufsicht auf einen Leistungs-MOSFET mit einer Struktur mit Supra-Übergang als eine vierte Ausführungsform. Der Querschnitt längs der Linie I-I' der 24 ähnelt dem der 14. In 24 werden dieselben Elemente mit denselben Bezugszeichen wie in den 17, 18A, 18B und 19 bezeichnet.
  • Der Leistungs-MOSFET gemäß dieser Ausführungsform besitzt eine Struktur, bei der obere Silizium-Bereiche vom n-Typ 45 dem Leistungs-MOSFET der 18a, 18b und 19 hinzugefügt werden, so daß die Silizium-Bereiche vom n-Typ 45 breiter als die Drift-Bereiche vom n-Typ 42 einer p/n-Säulen-Schicht in den seitlichen Richtungen sind und auf der p/n-Säulen-Schicht 51 angeordnet sind. Das heißt, daß die oberen Silizium-Bereiche vom n-Typ 45 dem Leistungs-MOSFET der dritten Ausführungsform hinzugefügt werden können, so daß die Silizium-Bereiche vom n-Typ 45 zwischen den Basis-Bereichen vom p-Typ 44, in denen Kanäle ausgebildet sind, und der p/n-Säulen-Schicht 51 auf dieselbe Weise wie es in 14 gezeigt ist angeordnet sind.
  • Das Verfahren zur Herstellung des Leistungs-MOSFET dieser Ausführungsform unterscheidet sich hauptsächlich von demjenigen der zweiten Ausführungsform in dem Aufbau der Graben-Gates, wobei keine Unterschiede bezüglich anderer Aspekte bestehen. Daher wird die Erläuterung dieses Verfahrens ausgelassen.
  • Andere Ausführungsform
  • In der zweiten, dritten und vierten Ausführungsform wird die Drift-Schicht vom n-Typ 42 auf dem Substrat vom n+-Typ 41 durch Epitaxie ausgebildet, und die epitaktischen Gräben 50 werden in der Drift-Schicht vom n-Typ 42 ausgebildet. Es kann jedoch ein Substrat vom n-Typ anstelle des Substrates vom n+-Typ 41 und der Drift-Schicht vom n-Typ 42 verwendet werden. In diesem Fall wirkt der Abschnitt, der innerhalb derselben Tiefe der epitaktischen Gräben 50 von der Fläche aus gesehen angeordnet ist, als eine Drift-Schicht vom n-Typ 42, und das verbleibende Substrat vom n-Typ wird ein Drain-Bereich.
  • Jeder Leistungs-MOSFET der obigen Ausführungsform ist ein n-Kanal-Leistungs-MOSFET, bei dem der erste Leitungstyp ein n-Typ und der zweite Leistungstyp ein p-Typ ist. Die vorliegende Erfindung kann jedoch auf einen p-Kanal-Leistungs-MOSFET angewendet werden, bei dem die Leistungstypen der Elemente entgegengesetzt zu denen des n-Kanal-Leistungs-MOSFET sind.
  • In den obigen Ausführungsformen wurde die vorliegende Erfindung auf Leistungs-MOSFETs angewendet. Die vorliegende Erfindung kann jedoch auch auf einen IGBT, bei dem der Drain durch einen Kollektor und die Source durch einen Emitter ersetzt wird, und einen Thyristor angewendet werden.

Claims (6)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, das die folgenden Schritte aufweist: Vorbereiten eines Halbleitersubstrates (1, 41, 42), das als Hauptfläche (1a) eine Si{100}-Fläche hat, Ausbilden eines ersten Grabens (2, 50), der durch eine Bodenfläche (2c, 50c), zwei einander gegenüber liegende lange Seitenwandflächen (2a, 50a) und zwei einander gegenüber liegende kurze Seitenwandflächen (2b, 50b) definiert wird, in der Hauptfläche (1a) derart, daß die langen Seitenwandflächen (2a, 50a) Si{100}-Flächen sind, und Ausbilden einer Halbleiterschicht (12, 13, 14, 63) auf den Seitenwänden (2a, 50a, 2b, 50b) und der Bodenfläche (2c, 50c) des Grabens (2, 50) durch Epitaxie.
  2. Verfahren nach Anspruch 1, wobei der erste Graben (2, 50) so ausgebildet ist, daß die Seitenwandflächen (2a, 2b, 50a, 50b) Si{100}-Flächen werden.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Halbleitersubstrat (1, 41) ein Halbleiter-Wafer ist, der als Indizierausschnitt (1c) eine Si{100}-Fläche hat, und wobei der erste Graben (2, 50) so ausgebildet ist, daß die langen Seitenwandflächen (2a, 50a) parallel oder orthogonal zu dem Indizierausschnitt (1c) sind.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Halbleitersubstrat (1, 41) ein Halbleiter-Wafer ist, der als Indizierausschnitt (1c) eine Si{110}-Fläche hat, und wobei der erste Graben (2, 50) so ausgebildet ist, daß die langen Seitenwandflächen (2a, 50a) einen Winkel von 45 Grad zum Indizierausschnitt (1c) aufweisen.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der erste Graben (2, 50) durch ein trockenchemisches Ätzverfahren ausgebildet wird.
  6. Halbleitervorrichtung, die aufweist: ein Halbleitersubstrat (1, 41, 42), das als Hauptfläche (1a) eine Si{100}-Fläche hat, wobei das Substrat (1, 41, 42) einen Graben (2, 50) in der Hauptfläche (1a) hat und eine Halbleiterschicht (3, 31, 43), die auf Flächen angeordnet ist, die den Graben (2, 50) definieren, um gemeinsame kristallographische Ebenen mit dem Halbleitersubstrat (1, 41, 42) aufzuweisen, wobei der Graben (2, 50) durch eine Bodenfläche (2c, 50c), zwei einander gegenüberliegende lange Seitenwandflächen (2a, 50a) und zwei einander gegenüberliegende kurze Seitenwandflächen (2b, 50b) definiert ist, und wobei die Bodenfläche (2c, 50c) und die langen Seitenwandflächen (2a, 50a) Si{100}-Flächen sind.
DE10323242A 2002-05-22 2003-05-22 Verfahren zur Herstellung einer Halbleitervorrichtung mit epitaktisch gefülltem Graben und Halbleitervorrichtung mit epitaktisch gefülltem Graben Expired - Fee Related DE10323242B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002-148090 2002-05-22
JP2002148090 2002-05-22
JP2003-133255 2003-05-12
JP2003133255A JP2004047967A (ja) 2002-05-22 2003-05-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE10323242A1 DE10323242A1 (de) 2003-12-18
DE10323242B4 true DE10323242B4 (de) 2011-07-28

Family

ID=29552351

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10362334A Expired - Fee Related DE10362334B4 (de) 2002-05-22 2003-05-22 Halbleitervorrichtung mit epitaktisch gefülltem Graben und Verfahren zur Herstellung einer Halbleitervorrichtung mit epitaktisch gefülltem Graben
DE10323242A Expired - Fee Related DE10323242B4 (de) 2002-05-22 2003-05-22 Verfahren zur Herstellung einer Halbleitervorrichtung mit epitaktisch gefülltem Graben und Halbleitervorrichtung mit epitaktisch gefülltem Graben

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE10362334A Expired - Fee Related DE10362334B4 (de) 2002-05-22 2003-05-22 Halbleitervorrichtung mit epitaktisch gefülltem Graben und Verfahren zur Herstellung einer Halbleitervorrichtung mit epitaktisch gefülltem Graben

Country Status (3)

Country Link
US (2) US6836001B2 (de)
JP (1) JP2004047967A (de)
DE (2) DE10362334B4 (de)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5299373B2 (ja) * 2003-01-16 2013-09-25 富士電機株式会社 半導体素子
JP4595327B2 (ja) * 2003-01-16 2010-12-08 富士電機システムズ株式会社 半導体素子
JP4166627B2 (ja) * 2003-05-30 2008-10-15 株式会社デンソー 半導体装置
US7589003B2 (en) * 2003-06-13 2009-09-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University, A Corporate Body Organized Under Arizona Law GeSn alloys and ordered phases with direct tunable bandgaps grown directly on silicon
WO2005015609A2 (en) * 2003-06-13 2005-02-17 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Sixsnyge1-x-y and related alloy heterostructures based on si, ge and sn
JP3915984B2 (ja) * 2003-06-17 2007-05-16 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
US7023050B2 (en) * 2003-07-11 2006-04-04 Salama C Andre T Super junction / resurf LDMOST (SJR-LDMOST)
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
US7259411B1 (en) 2003-12-04 2007-08-21 National Semiconductor Corporation Vertical MOS transistor
JP4536366B2 (ja) * 2003-12-22 2010-09-01 株式会社豊田中央研究所 半導体装置とその設計支援用プログラム
JP4773716B2 (ja) 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP2005340465A (ja) * 2004-05-26 2005-12-08 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP5259920B2 (ja) * 2004-08-04 2013-08-07 ローム株式会社 半導体装置およびその製造方法
JP4907862B2 (ja) * 2004-12-10 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7334706B2 (en) * 2004-12-22 2008-02-26 Lancer Partnership Ltd. Method and apparatus for cleansing a mixing device during a dispense
US20060243316A1 (en) * 2005-04-28 2006-11-02 Cool Shield, Inc. Moldable peltier thermal transfer device and method of manufacturing same
KR100655437B1 (ko) * 2005-08-09 2006-12-08 삼성전자주식회사 반도체 웨이퍼 및 그 제조방법
JP5015440B2 (ja) * 2005-09-29 2012-08-29 株式会社デンソー 半導体基板の製造方法
US7811907B2 (en) * 2005-09-29 2010-10-12 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment
JP5150048B2 (ja) * 2005-09-29 2013-02-20 株式会社デンソー 半導体基板の製造方法
JP4956953B2 (ja) * 2005-09-30 2012-06-20 株式会社デンソー 半導体装置
KR100997153B1 (ko) * 2005-10-06 2010-11-30 가부시키가이샤 덴소 반도체 기판 및 그 제조 방법
US7492003B2 (en) 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
CN101461066A (zh) 2006-04-11 2009-06-17 意法半导体股份有限公司 用于制造半导体功率器件的工艺及相应器件
CN101467258B (zh) 2006-04-21 2012-02-08 意法半导体股份有限公司 用于制造功率半导体器件的工艺和相应功率半导体器件
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
US7531888B2 (en) 2006-11-30 2009-05-12 Fairchild Semiconductor Corporation Integrated latch-up free insulated gate bipolar transistor
JP2009088194A (ja) * 2007-09-28 2009-04-23 Renesas Technology Corp 半導体装置および半導体集積回路装置
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7947569B2 (en) * 2008-06-30 2011-05-24 Infineon Technologies Austria Ag Method for producing a semiconductor including a foreign material layer
JP4670915B2 (ja) * 2008-08-08 2011-04-13 ソニー株式会社 半導体装置
US7943449B2 (en) * 2008-09-30 2011-05-17 Infineon Technologies Austria Ag Semiconductor component structure with vertical dielectric layers
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
KR101061264B1 (ko) * 2009-02-27 2011-08-31 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
CN102376533A (zh) * 2010-08-26 2012-03-14 上海华虹Nec电子有限公司 交替排列的p型和n型半导体薄层结构的制作方法及器件
JP2012059931A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012182212A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2012204563A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体素子及び半導体素子の製造方法
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
CN105190897A (zh) * 2013-03-15 2015-12-23 丰田自动车株式会社 半导体装置及其制造方法
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US20150228761A1 (en) * 2014-02-07 2015-08-13 International Business Machines Corporation Diamond shaped epitaxy
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
DE102014109208A1 (de) 2014-07-01 2016-01-07 Infineon Technologies Austria Ag Ladungskompensationsvorrichtung und ihre herstellung
EP3183754A4 (de) 2014-08-19 2018-05-02 Vishay-Siliconix Sj-mosfet
CN104319284A (zh) 2014-10-24 2015-01-28 矽力杰半导体技术(杭州)有限公司 一种半导体器件结构及其制造方法
US9780108B2 (en) * 2015-10-19 2017-10-03 Sandisk Technologies Llc Ultrathin semiconductor channel three-dimensional memory devices
US9876025B2 (en) 2015-10-19 2018-01-23 Sandisk Technologies Llc Methods for manufacturing ultrathin semiconductor channel three-dimensional memory devices
CN106783590A (zh) * 2016-12-05 2017-05-31 西安龙腾新能源科技发展有限公司 快反向恢复sj‑mos的方法及其器件结构
DE102017113864A1 (de) * 2017-06-22 2018-12-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Justiermarke
US10431502B1 (en) 2018-04-16 2019-10-01 International Business Machines Corporation Maskless epitaxial growth of phosphorus-doped Si and boron-doped SiGe (Ge) for advanced source/drain contact
US10797060B2 (en) 2018-12-17 2020-10-06 Sandisk Technologies Llc Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
EP3711091A4 (de) 2018-12-17 2021-11-24 SanDisk Technologies LLC Dreidimensionale speichervorrichtung mit gespannten vertikalen halbleiterkanälen und verfahren zu deren herstellung
US11721727B2 (en) 2018-12-17 2023-08-08 Sandisk Technologies Llc Three-dimensional memory device including a silicon-germanium source contact layer and method of making the same
US10797061B2 (en) 2018-12-17 2020-10-06 Sandisk Technologies Llc Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
US10985172B2 (en) 2019-01-18 2021-04-20 Sandisk Technologies Llc Three-dimensional memory device with mobility-enhanced vertical channels and methods of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10216633A1 (de) * 2001-04-18 2002-10-24 Denso Corp Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466173A (en) * 1981-11-23 1984-08-21 General Electric Company Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques
US4528745A (en) * 1982-07-13 1985-07-16 Toyo Denki Seizo Kabushiki Kaisha Method for the formation of buried gates of a semiconductor device utilizing etch and refill techniques
US5266813A (en) * 1992-01-24 1993-11-30 International Business Machines Corporation Isolation technique for silicon germanium devices
US5236863A (en) * 1992-06-01 1993-08-17 National Semiconductor Corporation Isolation process for VLSI
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
JP3667906B2 (ja) * 1996-11-25 2005-07-06 三洋電機株式会社 半導体装置及び半導体装置の製造方法
US6118149A (en) * 1997-03-17 2000-09-12 Kabushiki Kaisha Toshiba Trench gate MOSFET
JP2006210368A (ja) * 1999-07-02 2006-08-10 Toyota Central Res & Dev Lab Inc 縦型半導体装置及びその製造方法
US6383871B1 (en) * 1999-08-31 2002-05-07 Micron Technology, Inc. Method of forming multiple oxide thicknesses for merged memory and logic applications
JP2001102576A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 半導体装置
JP3356162B2 (ja) * 1999-10-19 2002-12-09 株式会社デンソー 半導体装置及びその製造方法
JP2001127289A (ja) * 1999-10-28 2001-05-11 Denso Corp 半導体装置および半導体装置の製造方法
JP3804375B2 (ja) * 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
JP3528750B2 (ja) * 2000-03-16 2004-05-24 株式会社デンソー 半導体装置
JP3591415B2 (ja) * 2000-03-16 2004-11-17 株式会社デンソー 半導体装置及びその製造方法
JP2001332726A (ja) * 2000-05-22 2001-11-30 Hitachi Ltd 縦形電界効果半導体装置及びその製造方法
JP2001351895A (ja) * 2000-06-09 2001-12-21 Denso Corp 半導体装置の製造方法
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
JP3531613B2 (ja) * 2001-02-06 2004-05-31 株式会社デンソー トレンチゲート型半導体装置及びその製造方法
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10216633A1 (de) * 2001-04-18 2002-10-24 Denso Corp Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung

Also Published As

Publication number Publication date
DE10362334B4 (de) 2013-02-07
JP2004047967A (ja) 2004-02-12
DE10323242A1 (de) 2003-12-18
US6836001B2 (en) 2004-12-28
US20030219933A1 (en) 2003-11-27
US20050045996A1 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
DE10323242B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit epitaktisch gefülltem Graben und Halbleitervorrichtung mit epitaktisch gefülltem Graben
DE102005015418B4 (de) Phosphordotierungsverfahren zum Herstellen von Feldeffekttransistoren mit mehreren gestapelten Kanälen
DE10106006B4 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10112463B4 (de) SJ-Halbleiterbauelement
EP1160871B1 (de) Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung
DE3225398C2 (de)
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE2502235C2 (de)
DE102006062862B4 (de) Verfahren zum Herstellen von Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden
DE102006016550B4 (de) Feldeffekttransistoren mit vertikal ausgerichteten Gate-Elektroden und Verfahren zum Herstellen derselben
DE102017124145B4 (de) Verfahren zur Ausbildung von Source-/Drain-Epitaxiegebieten von FinFETs
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19807745A1 (de) Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE102011088584B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE202004021554U1 (de) Anordnung zum Ausbilden eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE112005000704T5 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE10216633A1 (de) Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE102014113741A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE19507146C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/336 AFI20051017BHDE

R018 Grant decision by examination section/examining division
8172 Supplementary division/partition in:

Ref document number: 10362334

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 10362334

Country of ref document: DE

Kind code of ref document: P

R020 Patent grant now final

Effective date: 20111029

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee