JP5259920B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5259920B2 JP5259920B2 JP2005218470A JP2005218470A JP5259920B2 JP 5259920 B2 JP5259920 B2 JP 5259920B2 JP 2005218470 A JP2005218470 A JP 2005218470A JP 2005218470 A JP2005218470 A JP 2005218470A JP 5259920 B2 JP5259920 B2 JP 5259920B2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- insulating film
- region
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 137
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims description 178
- 239000000945 filler Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 57
- 239000012535 impurity Substances 0.000 claims description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 36
- 239000002344 surface layer Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000011231 conductive filler Substances 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 40
- 229920005591 polysilicon Polymers 0.000 description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 33
- 229910052710 silicon Inorganic materials 0.000 description 33
- 239000010703 silicon Substances 0.000 description 33
- 239000007769 metal material Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000001276 controlling effect Effects 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Description
図4は、MOS FETが形成された従来の半導体装置の図解的な断面図である。
N++型の半導体基板51の上には、N型のドリフト層(N型ピラー層)52およびP型のリサーフ層(P型ピラー層)53を含む半導体層54が形成されている。ドリフト層52とリサーフ層53とは、半導体基板51に平行な方向に交互に配置されており、いわゆるスーパージャンクション構造を形成している。
ドリフト層52の上には、N型領域56が形成されている。リサーフ層53の上には、N型領域56と接するようにP型のベース領域57が形成されている。ベース領域57の表層部には、N型のソース領域58が形成されている。
この状態で、ゲート電極60を適当な電位にすることにより、N型領域56とソース領域58との間のベース領域57において、絶縁膜59との界面近傍にチャネルが形成される。また、リサーフ層53およびドリフト層52により形成されるPN接合には、外部負荷とMOS FETのオン抵抗とで分圧した逆バイアスがかかるが、これにより生じる空乏層の拡がりはわずかであり、ドリフト層52にはキャリア(電子)の経路が残される。
次に、このMOS FETがオフ状態のとき、すなわち、ゲート電極60が上記の適当な電位にされておらずチャネルが形成されていないときについて説明する。この場合、MOS FETには電流が流れないので、ドリフト層52とリサーフ層53とにより形成されるPN接合には、電源電圧がそのまま逆バイアスとして印加されることになる。そのため、ドリフト層52とリサーフ層53との界面Sからドリフト層52およびリサーフ層53へと空乏層がすみやかに広がり、ドリフト層52およびリサーフ層53は完全に空乏化する。これにより、ドリフト層52に不純物を高濃度にドープしてオン抵抗の低減を図るとともに、良好な耐圧特性(たとえば、200V)を併せて有することができる。
このような半導体装置は、下記特許文献1に開示されている。
そこで、この発明の目的は、素子の微細化が可能であるとともに、オン抵抗を低減できる半導体装置およびその製造方法を提供することである。
この発明によれば、ゲート電極は凹所の内部に配置されている。ドレイン領域(ドリフト層)とソース領域との間に所定の電圧が印加され、ゲート電極が所定の電位にされると、ベース領域において、絶縁膜との界面近傍にチャネルが形成される。これにより、電流は、半導体基板(ドレイン領域)、ドリフト層、ベース領域の絶縁膜との界面近傍(チャネル)、およびソース領域と続く導電経路を流れる。チャネル付近では、電流は、ドリフト層、ベース領域、およびソース領域の配列方向、すなわち、凹所の深さ方向(半導体基板に垂直な方向)に流れる。
この半導体装置は、スーパージャンクション構造部が形成されていることにより、ゲート電極が上記所定の電位にされていないときに、ドリフト層とリサーフ層とにより形成されるPN接合に対して逆バイアスの大きな電圧が印加されると、ドリフト層とリサーフ層との界面(以下、単に「界面」という。)からドリフト層およびリサーフ層中へと空乏層がすみやかに広がり、ドリフト層およびリサーフ層は完全に空乏化される。これにより、この半導体装置は、高い耐圧(たとえば、80Vないし300V)を有することができる。すなわち、ドリフト層の不純物濃度を高くしてオン抵抗の低減を図りながら、ドリフト層の完全空乏化によって、耐圧を高くすることができる。
請求項2記載の発明は、上記凹所の内壁面において、上記ベース領域の上記ゲート電極との対向部よりも底部側の領域に被着して形成され、上記ゲート絶縁膜の膜厚とは異なる膜厚を有する絶縁膜(17)を、上記充填材の外側に、さらに含むことを特徴とする請求項1に記載の半導体装置である。
請求項3記載の発明は、上記ゲート電極の側面に沿う上記ゲート絶縁膜が、上記充填材の側面に沿う上記絶縁膜よりも薄いことを特徴とする請求項2に記載の半導体装置である。
請求項4記載された発明は、上記充填材の幅は、上記ゲート電極の幅よりも狭いことを特徴とする請求項1ないし3のいずれか1項に記載の半導体装置である。
請求項5記載された発明は、上記ベース領域は、上記充填材には対向していないことを特徴とする請求項1ないし4のいずれか1項に記載の半導体装置である。
請求項6記載の発明は、上記ドリフト層は、上記充填材に対向していることを特徴とする請求項1ないし5のいずれか1項に記載の半導体装置である。
請求項7記載の発明は、上記凹所の深さ方向に関して、上記充填材の長さは、上記ゲート電極の長さよりも長いことを特徴とする請求項1ないし6のいずれか1項に記載の半導体装置である。
請求項8記載の発明は、上記素子形成領域上に形成された電極絶縁膜(11)と、上記素子形成領域上に形成され、上記電極絶縁膜に形成された開口(12)内に入り込んで上記開口内に露出する上記ソース領域に電気的に接続されたソース電極(13)とをさらに含むことを特徴とする請求項1ないし7のいずれか1項に記載の半導体装置である。
請求項9記載の発明は、上記リサーフ層の不純物濃度が、上記ベース領域の不純物濃度より低いことを特徴とする請求項1に記載の半導体装置である。
請求項10記載の発明は、上記ドリフト層の不純物濃度が、上記ドレイン領域の不純物濃度より低いことを特徴とする請求項1または9に記載の半導体装置である。
請求項11記載の発明は、上記半導体基板上に、当該半導体装置を構成するIGBTが形成されていることを特徴とする請求項1ないし10のいずれか1項に記載の半導体装置である。
請求項12記載の発明は、半導体基板(2)上に形成された第1導電型のドレイン領域(2)上に、上記第1導電型のドリフト層(7)、および上記第1導電型とは異なる第2導電型のリサーフ層(8)を、上記半導体基板上に交互に配置してスーパージャンクション構造部(20)を形成した素子形成領域(3)を有する半導体装置(21)の製造方法であって、上記ドレイン領域の上に、上記第2導電型の半導体層(15)を形成する工程と、この半導体層を貫通して、上記ドレイン領域に至る凹所(22)を形成する工程と、上記凹所の内壁面に露出した上記半導体層に、上記第1導電型の不純物を導入して上記凹所の内壁面に沿う上記ドリフト層を形成し、上記半導体層の当該ドリフト層に接する領域を上記リサーフ層とする工程と、上記半導体層の表面から、上記第2導電型の不純物を導入して上記半導体層の表層部に、上記凹所の内壁面への露出部(9a)を有する上記第2導電型のベース領域(9)を形成する工程と、上記凹所の縁部で上記ベース領域の表層部に、上記第1導電型の不純物を導入して、上記凹所の内壁面に露出する上記第1導電型のソース領域(10)を形成する工程と、上記凹所の内壁面に絶縁膜(17)を形成する工程と、上記絶縁膜が形成された上記凹所内において、上記ベース領域の上記露出部よりも深くなるように予め定められた所定深さまでの底部領域に、導電性を有する充填材(23)を充填する工程と、上記充填材をマスクとして上記絶縁膜を除去する除去工程と、この除去工程によって露出した上記凹所の内壁面の露出表面で上記ベース領域の上記露出部に対応する領域に、上記絶縁膜より薄いゲート絶縁膜(19)を形成するとともに、上記充填材の露出表面に導体間絶縁膜(19)を形成し、上記充填材において、上記凹所の開口側が、上記導体間絶縁膜で完全に覆われるようにする工程と、上記凹所の内部に、上記ゲート絶縁膜および上記導体間絶縁膜をそれぞれ挟んで上記ベース領域の露出部および上記充填材に対向すべきゲート電極(24)を形成する工程とを含むことを特徴とする半導体装置(21)の製造方法である。
この発明によれば、半導体層を貫通する凹所の内壁面に第1導電型の不純物を導入してドリフト層が形成される。半導体層のうち、ドリフト層(ならびにベース領域およびソース領域)の残余の領域により、リサーフ層が形成される。また、ドリフト層が形成された後、この凹所内にゲート電極が形成される。このように、この製造方法により、ドリフト層(スーパージャンクション構造)を形成するための凹所を積極的に利用して、ゲート構造を形成できる。
ベース領域やソース領域は、ゲート絶縁膜やゲート電極を形成する前に形成されてもよく、ゲート電極を形成した後に形成されてもよい。すなわち、ベース領域について、凹所内壁面への露出部とは、ゲート絶縁膜やゲート電極が形成された凹所内壁面に現れている部分を含むものとする。同様に、ソース領域について、凹所の内壁面に露出するとは、ゲート絶縁膜やゲート電極が形成された凹所の内壁面に現れることを含むものとする。
ゲート絶縁膜と絶縁膜(ゲート絶縁膜より膜厚の厚い絶縁膜)とは、個別に形成される。また、ゲート絶縁膜が形成されるときには、絶縁膜は充填材により覆われている。したがって、絶縁膜の形成厚さとゲート絶縁膜の形成厚さとを独立に制御できる。これにより、絶縁膜の厚さがゲート絶縁膜の厚さより厚い半導体装置を製造できる。
上記ゲート電極を形成する工程は、上記ゲート絶縁膜を形成する工程の後、上記凹所内の空所にゲート電極を構成する材料を供給する工程を含むものとすることができる。これにより、ゲート絶縁膜を挟んでベース領域の全面に対向するゲート電極が形成される。
この発明によれば、エッチバック厚を制御することにより、充填材の上面(エッチバック面)の位置が、所定深さになるようにすることができる。
充填材が、ポリシリコンからなる場合、充填材を容易にエッチバックできる。
上記ベース領域を形成する工程は、請求項14記載のように、上記凹所の内壁面に上記第2導電型の不純物イオンを注入する工程を含んでいてもよい。
図1は、半導体装置の構造を示す図解的な断面図である。この半導体装置1は、シリコン基板2上にMOS FETが形成されてなる。
ドレイン領域をなすP+型のシリコン基板2の上には、MOS FET(素子)が形成された素子形成領域3が設けられている。素子形成領域3を貫通し、シリコン基板2の表層部に至る複数のトレンチ4が形成されている。各トレンチ4は、シリコン基板2にほぼ垂直な内側壁をそれぞれ有しており、図1の紙面に垂直な方向に延びている。すなわち、各トレンチ4の長さ方向は図1の紙面に垂直な方向であり、各トレンチ4の幅方向は、図1の紙面に平行かつシリコン基板2に平行な方向である。
図1には2つのトレンチ4のみを示しているが、半導体装置1には、より多くのトレンチ4が形成されていて、これらのトレンチ4は、ほぼ等間隔に形成されている。
素子形成領域3は、シリコン基板2の上に、シリコン基板2に接するように交互に配置されたP-型のドリフト層7およびN-型のリサーフ層8、ドリフト層7およびリサーフ層8の上に形成されたN型のベース領域9、ならびにベース領域9の表層部に形成されたP+型のソース領域10を含んでいる。
ソース領域10は、ベース領域9(素子形成領域3)の表層部において、各トレンチ4の縁部に形成されている。ソース領域10は、隣接する2つのトレンチ4の中間部には形成されていない。ベース領域9は、ソース領域10が形成されていない領域で、素子形成領域3の表面に現れている。
ゲート電極6および素子形成領域3の上には、酸化シリコン膜11が形成されている。酸化シリコン層11を厚さ方向に貫通するコンタクトホール12が形成されており、コンタクトホール12内には、ベース領域9およびソース領域10の一部が露出されている。
シリコン基板2の素子形成領域3とは反対側の面には、電極(ドレイン電極)14が形成されている。
この状態で、ゲート電極6を所定の電位にすることにより、電極13と電極14との間に電流を流すことができる。この際、ドリフト層7とソース領域10との間のベース領域9において、絶縁膜5との界面近傍にチャネルが形成されて、半導体装置1はオン状態となる。ベース領域9ならびにその周辺のドリフト層7およびソース領域10とゲート電極6との間の絶縁膜5は、ゲート絶縁膜として機能する。
一方、この半導体装置1がオフ状態のとき、すなわち、ゲート電極6が上記所定の電位にされておらずチャネルが形成されていないときは、MOS FETには電流が流れないので、ドリフト層7とリサーフ層8とにより形成されるPN接合には、電源電圧がそのまま逆バイアスとして印加されることになる。
この半導体装置21は、シリコン基板2の上にMOS FETが形成されてなる。この半導体装置21は、図1の半導体装置1と類似した構造を有するが、半導体装置1のトレンチ4に相当する各トレンチ22内の底部側には、たとえば、ポリシリコンからなる充填材23が配置されており、各トレンチ22の上部側には、不純物の導入により導電化されたポリシリコンからなるゲート電極24が配置されている。
トレンチ22の深さは、たとえば、40μm程度であり、ベース領域9の厚さは、たとえば、1μm程度である。すなわち、ベース領域9は、素子形成領域3最表層部の1μm程度の厚さの領域に形成されている。ゲート電極24は、ベース領域9ならびにその付近のドリフト層7およびソース領域10に対向するように設けられていればよい。このため、この半導体装置21のように、各トレンチ22内において、上部側にゲート電極24が配置され、ゲート電極24より深い領域に充填材23が配置された構造とすることができる。
半導体装置1の絶縁膜5に相当する絶縁膜25は、トレンチ22の内壁面に加えて、充填材23とゲート電極24との間にも形成されている。トレンチ22の内部は、充填材23、ゲート電極24、および絶縁膜25でほぼ完全に満たされている。これにより、シリコン基板2に反りが生じることを軽減できる。
酸化膜17は、トレンチ22の内壁面において、ベース領域9のゲート電極24との対向部より底部側の領域に被着して形成されている。酸化膜17の厚さは、酸化膜19の厚さより厚い。ゲート電極24とベース領域9ならびにその周辺のドリフト層7およびソース領域10との間の絶縁膜25(酸化膜19のうち、ゲート絶縁膜として機能する部分)を薄くすることにより、デバイスの高速化および低消費電力化を図ることができる。一方、充填材23とシリコン基板2およびドリフト層7との間の絶縁膜25(酸化膜17)を厚くすることにより、充填材23とシリコン基板2およびドリフト層7との間の耐圧を高くすることができる。
図3a〜図3hは、図2に示す半導体装置21の製造方法を説明するための図解的な断面図である。
続いて、マスク16の開口16aを介して、エピタキシャル層15がドライエッチング(たとえば、反応性イオンエッチング)されて、エピタキシャル層15を貫通し、シリコン基板2の表層部に至る複数のトレンチ22が形成される。トレンチ22のアスペクト比は大きく、たとえば、トレンチ22の幅が2μm程度であるのに対して、トレンチ22の深さは40μm程度である。
その後、シリコン基板2がアニールされて、各トレンチ22の幅方向両側に露出したエピタキシャル層15の表層部に、当該不純物が導入された第1注入領域26が形成される。この状態が、図3aに示されている。
次に、各トレンチ22を埋めるように、ポリシリコン膜18が形成される。ポリシリコン膜18は、エピタキシャル層15の上にも形成される。この工程は、たとえば、CVD(Chemical Vapor Deposition)法により実施することができ、この場合、トレンチ22が上述のようにアスペクト比が大きいものであっても、トレンチ22の内部に、容易にポリシリコン膜18を密に埋め込むことができる。この状態が、図3cに示されている。ポリシリコン膜18は、その後、不純物の導入により導電化されてもよい。
続いて、以上の工程を経たシリコン基板2が加熱されて、露出表面、すなわち、各トレンチ22上部の内側壁、ポリシリコン膜18の上面、およびトレンチ22外のエピタキシャル層15表面が熱酸化されて、酸化膜19が形成される。この際、加熱温度および加熱時間などが制御されて、酸化膜19の膜厚が酸化膜17の膜厚より薄い所定の膜厚になるようにされる。ポリシリコン膜18の残部は、充填材23となる。この状態が、図3eに示されている。
トレンチ22上部の空所にポリシリコンを埋め込む工程は、たとえば、充填材23(ポリシリコン膜18)形成時(図3cおよび図3d参照)と同様に、各トレンチ22内を埋め、エピタキシャル層15の表面を覆うように、ポリシリコン膜を形成した後、このポリシリコン膜をエッチバックする工程を含んでもよい。
次に、エピタキシャル層15の表面にN型への制御のための不純物が注入されて、第2注入領域27が形成される。この状態が、図3gに示されている。
次に、以上の工程を経たシリコン基板2が加熱されて、第1注入領域26中のP型の不純物、および第2注入領域27中のN型の不純物が、エピタキシャル層15中に拡散されて、ドリフト層7およびベース領域9がそれぞれ形成される。エピタキシャル層15の残余の領域(ドリフト層に接する領域)は、リサーフ層8となる。ベース領域9は、トレンチ22内壁面への露出部(トレンチ22内壁面に現れる部分)9aを有する。この状態が、図3hに示されている。
続いて、ベース領域9の上に、半導体装置21のソース領域10に対応する開口を有するレジスト膜(図示せず)が形成され、このレジスト膜の開口を介して、ベース領域9の表層部にP型の不純物が注入される。さらにシリコン基板2が加熱されて、ベース領域9の表層部に注入されたP型の不純物が、ベース領域9中へ拡散されてソース領域10が形成される。これにより、ドリフト層7、リサーフ層8、ベース領域9、およびソース領域10を含む素子形成領域3が得られる。
その後、以上の工程を経たシリコン基板2の素子形成領域3が形成された側およびその反対側に所定の金属材料がそれぞれ供給されて、電極13,14がそれぞれ形成される。これにより、図2に示す半導体装置21が得られる。
以上の製造方法において、酸化膜17と酸化膜19とは、異なる酸化条件(たとえば、シリコン基板2の加熱温度や加熱時間)で形成することができる。また、酸化膜19が形成されるときには、酸化膜17は、ポリシリコン膜18で覆われている。したがって、酸化膜17の形成厚さと酸化膜19の形成厚さとを独立に制御できる。
酸化膜17および酸化膜19を形成する工程(図3dおよび図3e参照)において、ポリシリコン膜18は、酸化膜17が除去される領域を規制するマスクの役割を果たすことにより、酸化膜17の形成領域(残部の領域)を規制するとともに、酸化膜19の形成領域を規制する役割を果たす。したがって、トレンチ22内において、ポリシリコン膜18を適当な深さ領域に形成することにより、酸化膜17および酸化膜19を所定の領域に形成できる。トレンチ22内におけるポリシリコン膜18の形成深さは、エッチバック厚を制御することにより、容易に制御できる。
図2に示す半導体装置21の製造方法において、酸化膜17を形成(図3b参照)した後、ポリシリコン膜18を形成(図3c参照)する前に、酸化膜17をエッチングにより完全に除去し、改めて各トレンチ4の内壁面を熱酸化させて、酸化膜17と同等の厚さを有する酸化膜を形成してもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
2 シリコン基板
3 素子形成領域
4,22 トレンチ
5,25 絶縁膜
6,24 ゲート電極
7 ドリフト層
8 リサーフ層
9 ベース領域
9a ベース領域のトレンチの内壁面からの露出部
10 ソース領域
15 エピタキシャル層
17 酸化膜
18 ポリシリコン膜
19 酸化膜
20 スーパージャンクション構造部
23 充填材
S ドリフト層とリサーフ層との界面
Claims (14)
- 半導体基板に形成された第1導電型のドレイン領域と、
このドレイン領域上に設けられ、上記ドレイン領域に至る凹所が形成された素子形成領域と、
上記凹所内に配置されたゲート電極と、
このゲート電極と上記凹所の内壁面との間に介在されたゲート絶縁膜と、
上記素子形成領域内に配置され、上記凹所が貫通する第1導電型のドリフト層と、
上記素子形成領域において、上記ドリフト層に接するように上記ドリフト層上に配置され、上記凹所が貫通し、上記ゲート絶縁膜を介して上記ゲート電極に対向し、上記第1導電型とは異なる第2導電型のベース領域と、
上記素子形成領域において、上記ベース領域上に形成され、上記凹所が貫通するソース領域と、
上記凹所内において、上記ゲート電極より底部側に配置され、導電性を有する充填材と、
上記充填材と上記ゲート電極との間に配置された導体間絶縁膜とを含み、
複数の上記凹所が形成されており、
隣接する2つの上記凹所の間において、一方の上記凹所が貫通する上記ドリフト層と、他方の上記凹所が貫通する上記ドリフト層との間に設けられた上記第2導電型のリサーフ層をさらに含み、
上記ドリフト層と上記リサーフ層とは、上記半導体基板上に交互に配置されて、スーパージャンクション構造部を形成しており、
上記充填材において、上記凹所の開口側が、上記導体間絶縁膜で完全に覆われていることを特徴とする半導体装置。 - 上記凹所の内壁面において、上記ベース領域の上記ゲート電極との対向部よりも底部側の領域に被着して形成され、上記ゲート絶縁膜の膜厚とは異なる膜厚を有する絶縁膜を、上記充填材の外側に、さらに含むことを特徴とする請求項1に記載の半導体装置。
- 上記ゲート電極の側面に沿う上記ゲート絶縁膜が、上記充填材の側面に沿う上記絶縁膜よりも薄いことを特徴とする請求項2に記載の半導体装置。
- 上記充填材の幅は、上記ゲート電極の幅よりも狭いことを特徴とする請求項1ないし3のいずれか1項に記載の半導体装置。
- 上記ベース領域は、上記充填材には対向していないことを特徴とする請求項1ないし4のいずれか1項に記載の半導体装置。
- 上記ドリフト層は、上記充填材に対向していることを特徴とする請求項1ないし5のいずれか1項に記載の半導体装置。
- 上記凹所の深さ方向に関して、上記充填材の長さは、上記ゲート電極の長さよりも長いことを特徴とする請求項1ないし6のいずれか1項に記載の半導体装置。
- 上記素子形成領域上に形成された電極絶縁膜と、
上記素子形成領域上に形成され、上記電極絶縁膜に形成された開口内に入り込んで上記開口内に露出する上記ソース領域に電気的に接続されたソース電極とをさらに含むことを特徴とする請求項1ないし7のいずれか1項に記載の半導体装置。 - 上記リサーフ層の不純物濃度が、上記ベース領域の不純物濃度より低いことを特徴とする請求項1に記載の半導体装置。
- 上記ドリフト層の不純物濃度が、上記ドレイン領域の不純物濃度より低いことを特徴とする請求項1または9に記載の半導体装置。
- 上記半導体基板上に、当該半導体装置を構成するIGBTが形成されていることを特徴とする請求項1ないし10のいずれか1項に記載の半導体装置。
- 半導体基板上に形成された第1導電型のドレイン領域上に、上記第1導電型のドリフト層、および上記第1導電型とは異なる第2導電型のリサーフ層を、上記半導体基板上に交互に配置してスーパージャンクション構造部を形成した素子形成領域を有する半導体装置の製造方法であって、
上記ドレイン領域の上に、上記第2導電型の半導体層を形成する工程と、
この半導体層を貫通して、上記ドレイン領域に至る凹所を形成する工程と、
上記凹所の内壁面に露出した上記半導体層に、上記第1導電型の不純物を導入して上記凹所の内壁面に沿う上記ドリフト層を形成し、上記半導体層の当該ドリフト層に接する領域を上記リサーフ層とする工程と、
上記半導体層の表面から、上記第2導電型の不純物を導入して上記半導体層の表層部に、上記凹所の内壁面への露出部を有する上記第2導電型のベース領域を形成する工程と、
上記凹所の縁部で上記ベース領域の表層部に、上記第1導電型の不純物を導入して、上記凹所の内壁面に露出する上記第1導電型のソース領域を形成する工程と、
上記凹所の内壁面に絶縁膜を形成する工程と、
上記絶縁膜が形成された上記凹所内において、上記ベース領域の上記露出部よりも深くなるように予め定められた所定深さまでの底部領域に、導電性を有する充填材を充填する工程と、
上記充填材をマスクとして上記絶縁膜を除去する除去工程と、
この除去工程によって露出した上記凹所の内壁面の露出表面で上記ベース領域の上記露出部に対応する領域に、上記絶縁膜より薄いゲート絶縁膜を形成するとともに、上記充填材の露出表面に導体間絶縁膜を形成し、上記充填材において、上記凹所の開口側が、上記導体間絶縁膜で完全に覆われるようにする工程と、
上記凹所の内部に、上記ゲート絶縁膜および上記導体間絶縁膜をそれぞれ挟んで上記ベース領域の露出部および上記充填材に対向すべきゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。 - 上記充填材を充填する工程が、上記凹所内で上記所定深さより上まで上記充填材を供給する充填材供給工程と、
この充填材供給工程の後、上記充填材を上記所定深さまでエッチバックする工程とを含むことを特徴とする請求項12に記載の半導体装置の製造方法。 - 上記ベース領域を形成する工程が、上記凹所の内壁面に上記第2導電型の不純物イオンを注入する工程を含むことを特徴とする請求項12または13に記載の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005218470A JP5259920B2 (ja) | 2004-08-04 | 2005-07-28 | 半導体装置およびその製造方法 |
KR1020050070185A KR20060048998A (ko) | 2004-08-04 | 2005-08-01 | 반도체 장치 및 그 제조 방법 |
US11/195,869 US8299524B2 (en) | 2004-08-04 | 2005-08-03 | Semiconductor device with voltage sustaining region formed along a trench |
TW094126534A TWI377671B (en) | 2004-08-04 | 2005-08-04 | Semiconductor device and method for manufacturing the same |
US13/617,285 US20130009240A1 (en) | 2004-08-04 | 2012-09-14 | Semiconductor device and method for manufacturing the same |
US14/494,068 US20150011065A1 (en) | 2004-08-04 | 2014-09-23 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004228500 | 2004-08-04 | ||
JP2004228500 | 2004-08-04 | ||
JP2005218470A JP5259920B2 (ja) | 2004-08-04 | 2005-07-28 | 半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012028803A Division JP2012094920A (ja) | 2004-08-04 | 2012-02-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006074015A JP2006074015A (ja) | 2006-03-16 |
JP5259920B2 true JP5259920B2 (ja) | 2013-08-07 |
Family
ID=35756588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005218470A Active JP5259920B2 (ja) | 2004-08-04 | 2005-07-28 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US8299524B2 (ja) |
JP (1) | JP5259920B2 (ja) |
KR (1) | KR20060048998A (ja) |
TW (1) | TWI377671B (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009508326A (ja) * | 2005-09-02 | 2009-02-26 | インターナショナル レクティファイアー コーポレイション | 半導体デバイスの電極のための保護バリア層 |
KR100791342B1 (ko) * | 2006-08-09 | 2008-01-03 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR100790257B1 (ko) * | 2006-12-27 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
JP2008270365A (ja) * | 2007-04-17 | 2008-11-06 | Toyota Motor Corp | 半導体装置とその製造方法 |
KR100875159B1 (ko) | 2007-05-25 | 2008-12-22 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조 방법 |
JP2009218304A (ja) * | 2008-03-10 | 2009-09-24 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
US7807576B2 (en) | 2008-06-20 | 2010-10-05 | Fairchild Semiconductor Corporation | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices |
US8330214B2 (en) * | 2009-05-28 | 2012-12-11 | Maxpower Semiconductor, Inc. | Power semiconductor device |
TWI407564B (zh) * | 2010-06-07 | 2013-09-01 | Great Power Semiconductor Corp | 具有溝槽底部多晶矽結構之功率半導體及其製造方法 |
US8530300B2 (en) * | 2010-07-23 | 2013-09-10 | Infineon Technologies Austria Ag | Semiconductor device with drift regions and compensation regions |
CN102403354A (zh) * | 2010-09-15 | 2012-04-04 | 无锡华润上华半导体有限公司 | Coo1MOS器件及其制造方法 |
US8598654B2 (en) | 2011-03-16 | 2013-12-03 | Fairchild Semiconductor Corporation | MOSFET device with thick trench bottom oxide |
US8680607B2 (en) * | 2011-06-20 | 2014-03-25 | Maxpower Semiconductor, Inc. | Trench gated power device with multiple trench width and its fabrication process |
JP5844656B2 (ja) * | 2012-02-20 | 2016-01-20 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2014216572A (ja) * | 2013-04-26 | 2014-11-17 | 株式会社東芝 | 半導体装置 |
CN103515245B (zh) * | 2013-09-30 | 2015-12-02 | 桂林斯壮微电子有限责任公司 | 基于高能离子注入方式的通道分压场效应管及生产方法 |
KR20150051067A (ko) * | 2013-11-01 | 2015-05-11 | 삼성전기주식회사 | 전력 반도체 소자 및 그의 제조 방법 |
JP6340200B2 (ja) * | 2014-01-27 | 2018-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6514519B2 (ja) | 2015-02-16 | 2019-05-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN109037337A (zh) * | 2018-06-28 | 2018-12-18 | 华为技术有限公司 | 一种功率半导体器件及制造方法 |
JP7319072B2 (ja) * | 2019-03-28 | 2023-08-01 | ローム株式会社 | 半導体装置 |
CN111129109A (zh) * | 2019-12-04 | 2020-05-08 | 深圳第三代半导体研究院 | 一种碳化硅高压mos器件及其制造方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
JP3291957B2 (ja) * | 1995-02-17 | 2002-06-17 | 富士電機株式会社 | 縦型トレンチmisfetおよびその製造方法 |
KR100363530B1 (ko) * | 1998-07-23 | 2002-12-05 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
GB9826041D0 (en) | 1998-11-28 | 1999-01-20 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices and their manufacture |
US6433385B1 (en) * | 1999-05-19 | 2002-08-13 | Fairchild Semiconductor Corporation | MOS-gated power device having segmented trench and extended doping zone and process for forming same |
JP2006210368A (ja) * | 1999-07-02 | 2006-08-10 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置及びその製造方法 |
JP4924781B2 (ja) * | 1999-10-13 | 2012-04-25 | 株式会社豊田中央研究所 | 縦型半導体装置 |
JP2001210823A (ja) * | 2000-01-21 | 2001-08-03 | Denso Corp | 半導体装置 |
JP2001244461A (ja) | 2000-02-28 | 2001-09-07 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置 |
JP4363736B2 (ja) * | 2000-03-01 | 2009-11-11 | 新電元工業株式会社 | トランジスタ及びその製造方法 |
JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
US6696726B1 (en) * | 2000-08-16 | 2004-02-24 | Fairchild Semiconductor Corporation | Vertical MOSFET with ultra-low resistance and low gate charge |
US6608350B2 (en) * | 2000-12-07 | 2003-08-19 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
EP1261036A3 (en) * | 2001-05-25 | 2004-07-28 | Kabushiki Kaisha Toshiba | Power MOSFET semiconductor device and method of manufacturing the same |
JP4559691B2 (ja) * | 2001-05-25 | 2010-10-13 | 株式会社東芝 | 半導体装置の製造方法 |
TWI248136B (en) * | 2002-03-19 | 2006-01-21 | Infineon Technologies Ag | Method for fabricating a transistor arrangement having trench transistor cells having a field electrode |
US7091573B2 (en) * | 2002-03-19 | 2006-08-15 | Infineon Technologies Ag | Power transistor |
JP2004047967A (ja) * | 2002-05-22 | 2004-02-12 | Denso Corp | 半導体装置及びその製造方法 |
JP2005528796A (ja) | 2002-05-31 | 2005-09-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチ・ゲート半導体装置と製造方法 |
US7122860B2 (en) * | 2002-05-31 | 2006-10-17 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor devices |
JP4202149B2 (ja) * | 2003-01-28 | 2008-12-24 | ローム株式会社 | 半導体装置およびその製造方法 |
JP4699692B2 (ja) * | 2003-12-26 | 2011-06-15 | ローム株式会社 | 半導体装置の製造方法および半導体装置 |
US7183610B2 (en) * | 2004-04-30 | 2007-02-27 | Siliconix Incorporated | Super trench MOSFET including buried source electrode and method of fabricating the same |
US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
-
2005
- 2005-07-28 JP JP2005218470A patent/JP5259920B2/ja active Active
- 2005-08-01 KR KR1020050070185A patent/KR20060048998A/ko not_active Application Discontinuation
- 2005-08-03 US US11/195,869 patent/US8299524B2/en active Active
- 2005-08-04 TW TW094126534A patent/TWI377671B/zh active
-
2012
- 2012-09-14 US US13/617,285 patent/US20130009240A1/en not_active Abandoned
-
2014
- 2014-09-23 US US14/494,068 patent/US20150011065A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20060027861A1 (en) | 2006-02-09 |
TW200614512A (en) | 2006-05-01 |
US20130009240A1 (en) | 2013-01-10 |
TWI377671B (en) | 2012-11-21 |
US8299524B2 (en) | 2012-10-30 |
JP2006074015A (ja) | 2006-03-16 |
KR20060048998A (ko) | 2006-05-18 |
US20150011065A1 (en) | 2015-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5259920B2 (ja) | 半導体装置およびその製造方法 | |
JP4363736B2 (ja) | トランジスタ及びその製造方法 | |
JP4192281B2 (ja) | 炭化珪素半導体装置 | |
JP3395603B2 (ja) | 横型mos素子を含む半導体装置 | |
JP5587535B2 (ja) | 半導体装置 | |
JP5511308B2 (ja) | 半導体装置およびその製造方法 | |
JP4917246B2 (ja) | 半導体装置およびその製造方法 | |
JP4836427B2 (ja) | 半導体装置及びその製造方法 | |
JP4754353B2 (ja) | 縦型トレンチゲート半導体装置およびその製造方法 | |
JP4699692B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4241856B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005005438A (ja) | 半導体装置およびその製造方法 | |
JP2012094920A (ja) | 半導体装置 | |
JP2007300034A (ja) | 半導体装置及び半導体装置の製造方法 | |
US7598586B2 (en) | Semiconductor device and production method therefor | |
JP4623656B2 (ja) | 縦型ゲート半導体装置およびその製造方法 | |
US20070141787A1 (en) | Method for manufacturing a vertical-gate mos transistor with countersunk trench-gate | |
JP2008306022A (ja) | 半導体装置 | |
EP1699087A1 (en) | Semiconductor device and its manufacturing method | |
JP2004200441A (ja) | 半導体装置とその製造方法 | |
JP5479671B2 (ja) | 半導体装置 | |
JP2016054324A (ja) | 半導体装置 | |
JP2022080592A (ja) | 半導体装置およびその製造方法 | |
CN115708224A (zh) | 半导体装置以及其制造方法 | |
JP2000124448A (ja) | 縦型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120213 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120605 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120612 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120629 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5259920 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |