JP4956953B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4956953B2 JP4956953B2 JP2005288247A JP2005288247A JP4956953B2 JP 4956953 B2 JP4956953 B2 JP 4956953B2 JP 2005288247 A JP2005288247 A JP 2005288247A JP 2005288247 A JP2005288247 A JP 2005288247A JP 4956953 B2 JP4956953 B2 JP 4956953B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- concentration
- diffusion layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
また、トレンチ電極構造のゲート電極(MOSゲート)を採用する3次元MOSFETは、基板深く形成された上記ベース領域の抵抗成分(電位分布)に起因して、寄生的にバイポーラトランジスタ(上記ソース領域・ドレイン領域・ベース領域によって形成される寄生バイポーラ)が、生成され易くなっている。そして、ドリフト領域の幅(厚み)はオン抵抗や耐圧に影響する。詳しくは、該ドリフト領域の幅を広く(大きく)設定すれば、耐圧は大きくなる(増大する)。この点、請求項1に記載の構造では、基板表面付近におけるドリフト領域の幅(厚み)が、該高濃度の拡散層によって選択的に狭められているため、ドリフト領域の幅と耐圧とのこのような関係により、結果的に、ここにブレイクポイント(プレイクし易い箇所)が形成されることになる。また、ドリフト領域の幅(厚み)が基板表面付近において選択的に狭められることで、ここに電位分布(等電位線)の急カーブが形成されることにもなるため、このカーブ部における電界の集中によっても、この部分(ドリフト領域の幅狭な部分)がプレイクし易くなる。そして、こうして動作前にプレイクさえさせてしまえば、寄生バイポーラは動作(トランジスタ動作)しなくなるため、上述の寄生バイポーラの好ましくない動作についても、上記高濃度の拡散層の幅(より正確には、この拡散層がドリフト領域を侵食する程度)の設定を通じて、より容易にその抑止(防止)を図ることが可能になる。特に、ベース領域に設けられた高濃度の拡散層を、少なくともゲート電極よりもドレイン領域側へ突き出る態様で、ドリフト領域まで延設されるものとすることにより、ゲート電極(トレンチ電極)の角(コーナー部)への電界集中が緩和されるようになるため、この電界集中に起因して生じる同電極の信頼性の低下(詳しくは、電極材の劣化や、寿命(例えばTDDB)の低下など)についてもこれが、好適に抑制されるようになる(詳しくは図12参照)。
以下、図1および図2を参照して、この発明に係る半導体装置を具体化した実施の形態を説明するに先立ち第1の比較例について説明する。なお、この比較例の半導体装置としても、先の図15に例示した半導体装置と同様、基板の深さ方向をチャネル幅方向とするようなチャネルを形成すべく、ソース・ドレイン間の電流を制御するゲート電極(MOSゲート)について基板深さ方向に伸長するトレンチ電極構造を採用した、いわゆる3次元パワーMOSFETを想定している。
・ドレイン領域D(導電型:n+):幅(Y方向)が「2〜20(μm)」に、不純物濃度が「1×1018〜1×1020(atoms/cm3)」に設定されている。
・ソース領域S(導電型:n+):幅(Y方向)が「1〜20(μm)」に、不純物濃度が「1×1018〜1×1021(atoms/cm3)」に設定されている。
・ドリフト領域DF(導電型:n−):幅(Y方向)が「2〜30(μm)」に、不純物濃度が「1×1014〜1×1016(atoms/cm3)」に設定されている。
・ベース領域BS(導電型:p):幅(Y方向)が「0.5〜4(μm)」に、不純物濃度が「1×1016〜1×1018(atoms/cm3)」に設定されている。
・拡散層SP(導電型:p+):深さ(Z方向)が、「5(μm)」以下、もしくはベース領域BSの深さの「20(%)」以下に(この深さは、チャネル領域の減少がオン抵抗へ与える影響を考慮しつつ設定する)、また幅(Y方向)が、「0.5〜4(μm)」(ただし、ベース領域BS内に収まる(同一の幅も含む)範囲)に設定されている。また、不純物濃度は、上記ベース領域BSおよびソース領域Sよりも高濃度な範囲で、且つ、該拡散層SPに係る導電型不純物の固溶度を超えない範囲、例えば「1×1016〜1×1021(atoms/cm3)」(ただし、上記ベース領域BSおよびソース領域Sの濃度を考慮すれば、より好ましい範囲は「1×1018〜1×1020(atoms/cm3)」となる)に設定されている。
(1)3次元パワーMOSFET(電界効果トランジスタ)として、p型のベース領域BSの基板表面付近に、該ベース領域BSよりも濃度の高いp型の拡散層SPが設けられた構造とした。このように、高濃度の拡散層SPを設けることで、少なくとも上記ベース領域の基板表面付近においては、少数キャリア(ここでは電子)の数が減少する。これにより、基板表面に層間絶縁膜を介して配線が形成され、この配線に反転電位(反転電圧)が印加された場合(図25参照)であれ、基板表面付近には少数キャリアが集まりにくくなり、同基板表面付近に前述の反転層が形成されにくくなる(換言すれば、反転層を形成するために必要となる印加電圧が高くなる)。すなわち、基板深さ方向に伸長するトレンチ電極構造のゲート電極Gを通じて、オン抵抗の低減を図りながら、前述したリーク電流についても、これが好適に抑制されるようになる。
次に、図3〜図5を参照して、第2の比較例について説明する。ただし、図3(図2(a)に対応する断面図)に示されるように、この比較例に係る装置も、基本的には、先の第1の比較例の装置に準ずる構造を有しているため、便宜上、共通の構造(もしくは動作)に関する説明は割愛する。すなわち、ここでは主に、上記第1の比較例の装置との相違点について説明する。
(12)さらに、この拡散層SPの濃度プロファイルを、基板表面付近に濃度一定の領域を有し、そこから同基板の深さ方向へ進むにつれて低濃度になるものとした(図4(b)参照)。これにより、不純物の固溶度を超えない範囲で(不純物を析出させずに)、当該拡散層SP全体の濃度を高くする(高濃度化を図る)ことが可能になる。
次に、図6および図7を参照して、第3の比較例について説明する。ただし、これら図6および図7(図1および図2に対応する平面図および断面図)に示されるように、この比較例に係る装置も、基本的には、先の第1の比較例の装置に準ずる構造を有しているため、便宜上、共通の部分に関する説明は割愛する。すなわち、ここでは主に、上記第1の比較例の装置との相違点について説明する。
・拡散層SP(導電型:p+):深さ(Z方向)が、「5(μm)」以下、もしくはベース領域BSの深さの「20(%)」以下に(この深さは、チャネル領域の減少がオン抵抗へ与える影響を考慮しつつ設定する)、また幅(Y方向)が、「1.0〜10(μm)」(ただし、当該拡散層SPがソース領域S内にも位置する範囲)に設定されている。
次に、図8および図9を参照して、第4の比較例について説明する。ただし、これら図8および図9(図1および図2に対応する平面図および断面図)に示されるように、この比較例に係る装置も、基本的には、先の第1の比較例の装置に準ずる構造を有しているため、便宜上、共通の部分に関する説明は割愛する。すなわち、ここでは主に、上記第1の比較例の装置との相違点について説明する。
・拡散層SP(導電型:p+):深さ(Z方向)が、「5(μm)」以下、もしくはベース領域BSの深さの「20(%)」以下に(この深さは、チャネル領域の減少がオン抵抗へ与える影響を考慮しつつ設定する)、また幅(Y方向)が、「1.0〜10(μm)」(ただし、当該拡散層SPがドリフト領域DF内にも位置する範囲)に設定されている。
次に、図10および図11を参照して、この発明に係る半導体装置を具体化した一実施の形態について説明する。ただし、これら図10および図11(図1および図2に対応する平面図および断面図)に示されるように、この実施の形態に係る装置も、基本的には、先の第4の比較例の装置に準ずる構造を有しているため、便宜上、共通の部分に関する説明は割愛する。すなわち、ここでは主に、上記第4の比較例の装置との相違点について説明する。
・拡散層SP(導電型:p+):深さ(Z方向)が、「5(μm)」以下、もしくはベース領域BSの深さの「20(%)」以下に(この深さは、チャネル領域の減少がオン抵抗へ与える影響を考慮しつつ設定する)、また幅(Y方向)が、「1.0〜10(μm)」(ただし、当該拡散層SPがゲート電極Gよりもドレイン領域D側へ突き出てドリフト領域DF内にも位置する範囲)に設定されている。
なお、上記各比較例および実施の形態は、以下のように変更して実施してもよい。
・上記各比較例および実施の形態において示した上記拡散層SPの各形態を組み合わせて実施するようにしてもよい。すなわち、例えば図13および図14(図1および図2に対応する平面図および断面図)に示すように、この拡散層SPが基板表面付近においてソース領域Sとドリフト領域DFとの双方へ延設された構造とすることもできる。あるいは、上記第3、第4の比較例および実施の形態において示した各形態の拡散層SPについて、これを基板の深さ方向へ延設した構造とすることもできる。
Claims (5)
- 半導体装置の母材となる基板内に、
MOS系デバイスを構成すべく互いに対向するかたちで設けられた同一の導電型からなるドレイン領域としての第1の不純物領域およびソース領域としての第2の不純物領域と、
前記第2の不純物領域を囲繞するように前記基板の表面から延設され、該第2の不純物領域とは異なる導電型からなるベース領域と、
前記ベース領域と前記ドレイン領域としての第1の不純物領域との間に介在し、前記第1の不純物領域よりも濃度の低い同一の導電型からなるドリフト領域と、
前記第1および第2の不純物領域と共に前記MOS系デバイスを構成すべく、前記基板の深さ方向に延設されたトレンチの内部にゲート絶縁膜を介して埋設され、印加電圧に応じて前記ベース領域の所定の部分にチャネルを形成するゲート電極と、
を備える半導体装置において、
前記ベース領域の基板表面付近には、同一の導電型で該ベース領域よりも濃度の高い拡散層が、少なくとも前記ゲート電極よりも前記ドレイン領域側へ突き出る態様で、前記ドリフト領域まで延設されて形成されてなる
ことを特徴とする半導体装置。 - 前記ベース領域に設けられた高濃度の拡散層の濃度が、該高濃度の拡散層に係る導電型不純物の固溶度を超えない範囲に設定された
請求項1に記載の半導体装置。 - 前記ベース領域に設けられた高濃度の拡散層は、基板表面付近において前記第2の不純物領域まで延設されてなる
請求項1または2に記載の半導体装置。 - 前記ゲート電極は、所定の間隔をおいて複数形成され、これら複数のゲート電極が互いに電気的に並列接続されてなる
請求項1〜3のいずれか一項に記載の半導体装置。 - 前記基板の表面には、層間絶縁膜を介して所定の配線が形成されてなる
請求項1〜4のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005288247A JP4956953B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005288247A JP4956953B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007103459A JP2007103459A (ja) | 2007-04-19 |
JP4956953B2 true JP4956953B2 (ja) | 2012-06-20 |
Family
ID=38030142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005288247A Expired - Fee Related JP4956953B2 (ja) | 2005-09-30 | 2005-09-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4956953B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3367747B2 (ja) * | 1993-09-17 | 2003-01-20 | 株式会社東芝 | 絶縁ゲート型半導体素子 |
US5341011A (en) * | 1993-03-15 | 1994-08-23 | Siliconix Incorporated | Short channel trenched DMOS transistor |
JPH0845865A (ja) * | 1994-08-02 | 1996-02-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP3356162B2 (ja) * | 1999-10-19 | 2002-12-09 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP3539410B2 (ja) * | 2001-07-27 | 2004-07-07 | 株式会社デンソー | 半導体装置 |
JP3644438B2 (ja) * | 2002-04-09 | 2005-04-27 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2004047967A (ja) * | 2002-05-22 | 2004-02-12 | Denso Corp | 半導体装置及びその製造方法 |
JP4225177B2 (ja) * | 2002-12-18 | 2009-02-18 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
2005
- 2005-09-30 JP JP2005288247A patent/JP4956953B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007103459A (ja) | 2007-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6654221B2 (ja) | 絶縁ゲート型炭化珪素半導体装置及びその製造方法 | |
JP5096739B2 (ja) | 半導体装置の製造方法 | |
CN102097470B (zh) | 半导体器件及其制造方法 | |
TWI462295B (zh) | 溝渠型功率電晶體元件及其製作方法 | |
JP2009170552A (ja) | 半導体装置およびその製造方法 | |
JP2016063072A (ja) | 半導体装置の製造方法 | |
JP2005311075A (ja) | 誘電体分離型半導体装置 | |
JP2013008716A (ja) | 半導体装置及びその製造方法 | |
JP2011159828A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2010040686A (ja) | 半導体装置およびその製造方法 | |
JP5221976B2 (ja) | 半導体装置及びその製造方法 | |
JP5168876B2 (ja) | 半導体装置およびその製造方法 | |
TWI472032B (zh) | 半導體裝置及其製造方法 | |
JP6207627B2 (ja) | 半導体装置 | |
JP2008112774A (ja) | ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法 | |
JP4952042B2 (ja) | 半導体装置 | |
JP2016152255A (ja) | 半導体装置 | |
JP4956953B2 (ja) | 半導体装置 | |
JP5520024B2 (ja) | 半導体装置、及びその製造方法 | |
JP2005311006A (ja) | 半導体装置およびその製造方法 | |
JP2006229182A (ja) | 半導体装置及びその製造方法 | |
KR102251761B1 (ko) | 전력 반도체 소자 | |
JP2008153495A (ja) | 半導体装置及びその製造方法 | |
JP2007059722A (ja) | 半導体装置及びその製造方法 | |
JP4096795B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |