TWI472032B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI472032B
TWI472032B TW98105808A TW98105808A TWI472032B TW I472032 B TWI472032 B TW I472032B TW 98105808 A TW98105808 A TW 98105808A TW 98105808 A TW98105808 A TW 98105808A TW I472032 B TWI472032 B TW I472032B
Authority
TW
Taiwan
Prior art keywords
region
conductivity type
layer
drain
forming
Prior art date
Application number
TW98105808A
Other languages
English (en)
Other versions
TW200945586A (en
Inventor
Tomomitsu Risaki
Yuichiro Kitajima
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW200945586A publication Critical patent/TW200945586A/zh
Application granted granted Critical
Publication of TWI472032B publication Critical patent/TWI472032B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導體裝置及其製造方法
本發明係有關半導體裝置及半導體裝置之製造方法，更明確地說，係有關具有寬的閘極寬度且使用溝渠(trench)之金屬氧化物半導體(MOS)電晶體。
MOS電晶體為處於電子技術之核心的電子裝置，而因此，MOS電晶體的尺寸縮小和驅動性能提升係重要的課題。做為提高MOS電晶體之驅動性能的方法，提出有一種和將閘極寬度做得較長有關的方法，藉以減小接通電阻(on-resistance)。然而，當閘極寬度被做得較長時，會有MOS電晶體之佔據面積變得較大之問題的產生。
JP 2006-294645A提出一技術，其中，使閘極寬度做得較長，且同時抑制MOS電晶體之具有橫向MOS結構之佔據面積的增加。在此技術中，如同圖2A之立體圖所例舉者，凹入部分(溝渠)11a係形成於井2中，且閘極電極3係經由閘極絕緣膜4而被形成於凸出部分11b上和在凹入部分11a中。在井2的表面部分中，源極區域5a係形成於閘極電極3的其中一側上，且汲極區域6a係形成於其另一側上。
圖2A的A-A剖面視圖和B-B剖面視圖被分別例舉於圖2B及2C中。如A-A剖面視圖中所例舉者，閘極電極3係形成於凹入部分11a中，且因此係和閘極絕緣膜4相接觸之輪廓的長度變成閘極寬度。這樣，依據此技術，藉由形成閘極部分於具有凹入部分11a和凸出部分11b的溝渠結構中，可以使有效閘極寬度的長度做得比閘極部分之表面上的閘極電極3的長度更長，藉此，可以減少每一單位面積的接通電阻，而不會使MOS電晶體的耐電壓減小。
在此技術中，如同圖2A之立體圖所例舉者，溝渠11a係形成於井2中，以形成凹入部分11a和凸出部分11b，且閘極電極3係經由閘極絕緣膜4而被形成於凸出部分11b的頂部表面上和在凹入部分11a中。在井2的表面部分中，源極區域5a係形成於閘極電極3的其中一側上，且汲極區域6a係形成於其另一側上。
圖2B為圖2A的A-A剖面視圖，其中，藉由施加電壓於閘極電極3，通道區域9係沿著凹入部分11a和凸出部分11b而被形成，且相較於其中並未形成有溝渠的一般MOS電晶體，可以藉由凹入部分之側表面的長度而使閘極寬度做得較長，藉此，可以減少每一單位面積的接通電阻，而不會使MOS電晶體的耐電壓減小。
然而，在圖2A之結構中，會有當閘極長度L變得較短時，不能夠獲得到所期望之驅動性能之問題的產生。
圖2C為圖2A的B-B剖面視圖。從圖2B可明顯看出，圖2C為藉由切割緊接著溝渠之側壁的部分所獲得到之剖面視圖，其中，形成有通道區域9。電流流經電流路徑10而進入形成在源極與汲極之間的通道區域9中，其係例舉於圖2C中。位於通道區域9之上層部分中的電流路徑10比位於通道區域9之下層部分中的電流路徑10短，且當閘極長度L變得較短時，此差異會被更明顯地觀察到。明確地說，當閘極長度L變得較短時，電流以集中的方式流經位於通道區域9之上層部分中的電流路徑10，這導致電流幾乎不流經位於下層部分中的電流路徑10。因此，不能夠有效地使用通道區域9，且結果，不能夠獲得到所期望之驅動性能，這可能是因為源極區域5a和汲極區域6a具有比溝渠之深度更淺的深度。當源極區域5a和汲極區域6a的深度可以被做得幾乎等於溝渠深度時，即使有較短的閘極長度L，上述電流集中也不會發生，且電流均勻地流在整個通道中。然而，至於對其進行正常的雜質植入之源極區域和汲極區域，即使當源極區域和汲極區域被深度地形成時，通常難以使它們形成有比0.5μm更大的深度。
在雜質植入之後經由熱擴散，雜質能夠被擴散到更深層。然而，擴散會使源極和汲極區域的濃度降低，且致使寄生電阻的增加和驅動性能的劣化。除此之外，雜質不僅在深度方向擴散，而且也在橫向方向擴散，且因此有效長度L變得較短。為了取得目標有效長度L，必須使佈局的長度L做得比橫向方向之擴散量還大，且結果，裝置之尺寸增加且每一單位面積的驅動性能變差。
做為另一方法，異常大的植入能量能夠被使用，以使雜質擴散得更深。類似於上述方法，也在此方法中，雜質的橫向方向之擴散會使每一單位面積的驅動性能變差。此外，所增加的植入能量致使雜質穿透閘極電極而被植入到通道中之危險。
本發明之目的在於提高具有溝渠結構之半導體裝置之每一單位面積的驅動性能。
(1)為了達成上述目的，本發明提供一種半導體裝置，其包含：半導體基板；第一傳導性型井區域，係形成在該半導體基板上，且在閘極寬度方向上具有形成於其中之不平整部；閘極電極，係經由絕緣膜而被形成於該等不平整部中；第二傳導性型上層源極區域，係形成在該閘極電極之不平整的縱向方向上之一側，在該第一傳導性型井區域之上層部分的附近；第二傳導性型下層源極區域，係形成在該第二傳導性型上層源極區域之做得比該第一傳導性型井區域更淺的下層側；第二傳導性型上層汲極區域，係形成在該閘極電極之不平整的縱向方向上之另一側，在該第一傳導性型井區域之該上層部分的附近；及第二傳導性型下層汲極區域，係形成在該第二傳導性型上層汲極區域之下層側，以便被做得比該第一傳導性型井區域更淺。
(2)在上述半導體裝置中，與該閘極電極相鄰之該第二傳導性型上層汲極區域和該第二傳導性型下層汲極區域的區域被設定而具有低雜質濃度。
(3)也提供有一種半導體裝置之製造方法，其包含：形成第一傳導性型下層井區域於半導體基板上；形成第二傳導性型下層源極區域和第二傳導性型下層汲極區域於該第一傳導性型下層井區域的一部分中；形成半導體外延層於該第一傳導性型下層井區域的基板表面上、該第二傳導性型下層源極區域的基板表面上、及該第二傳導性型下層汲極區域的基板表面上；形成上層井區域於該半導體外延層上；藉由蝕刻而形成用以形成不平整部的溝渠；形成絕緣膜於該等不平整部的整個表面上，且經由該絕緣膜而形成閘極電極；及對該所形成之閘極電極的兩側實施離子植入，且形成上層源極區域和上層汲極區域，以便與該第二傳導性型下層源極區域和該第二傳導性型下層汲極區域相接觸。
(4)此外，提供有一種半導體裝置之製造方法，其包含：形成第一傳導性型下層井區域於半導體基板上；形成第二傳導性型下層低濃度源極區域和第二傳導性型下層低濃度汲極區域於該第一傳導性型下層井區域的一部分中；形成第二傳導性型下層源極區域和第二傳導性型下層汲極區域於該第一傳導性型下層井區域的一部分中，該第二傳導性型下層源極區域和該第二傳導性型下層汲極區域具有比該第二傳導性型下層低濃度源極區域和該第二傳導性型下層低濃度汲極區域更高的雜質濃度；形成半導體外延層於該第一傳導性型下層井區域的基板表面上、該第二傳導性型下層源極區域的基板表面上、及該第二傳導性型下層汲極區域的基板表面上；形成上層井區域於該半導體外延層上；藉由蝕刻而形成用以形成不平整部的溝渠；形成絕緣膜於該等不平整部的整個表面上，且經由該絕緣膜而形成閘極電極；對該閘極電極的兩側實施離子植入，且形成第二傳導性型上層低濃度區域；及形成第二傳導性型上層源極區域和第二傳導性型上層汲極區域於該閘極電極的源極側上及該閘極電極之汲極側的一部分上，該第二傳導性型上層源極區域和第二傳導性型上層汲極區域具有比該第二傳導性型上層低濃度區域更高的雜質濃度。
依據本發明，相較於習知技術，藉由將該源極區域和該汲極區域形成得更深，可以提高半導體裝置的驅動性能。
 (1)實施例之概述
圖1A至1C例舉依據本發明實施例之半導體裝置的結構，圖1A為立體圖，圖1B為圖1A之A-A剖面視圖，及圖1C為圖1A之B-B剖面視圖。
在井區域2中，在閘極寬度方向上形成不平整結構(凹入部分11a和凸出部分11b)，且閘極電極3係經由閘極絕緣膜4而被形成於凹入部分11a中和在凸出部分11b的頂部表面上。上層源極區域5a和下層源極區域5b係形成於閘極電極3之在閘極長度方向上的一側，且上層汲極區域6a和下層汲極區域6b係形成於其另一側。這樣，經由源極區域和汲極區域中之下層源極區域5b和下層汲極區域6b的形成，可以抑制在圖1C之通道區域9之上層部分中的電流濃度(其係產生於當長度L變得較短時)，並且可以讓電流均勻地流動於整個通道區域9中，藉此，提高驅動性能。
(2)實施例之詳述
圖1A至1C為用以說明依據本發明實施例之半導體裝置之結構的視圖。
本發明提供一具有橫向MOS結構的MOS電晶體，其中，井區域2係形成於半導體基板1上，此外，閘極電極3、上層源極區域5a、下層源極區域5b、上層汲極區域6a、及下層汲極區域6b係形成於井區域2上。那些組件係藉由矽的局部氧化(LOCOS)7而與半導體基板1的其他區域電隔離，形成井區域2而具有第一傳導性類型，且形成上層源極區域5a、下層源極區域5b、上層汲極區域6a、及下層汲極區域6b而具有第二傳導性類型。當第一傳導性為p型時，第二傳導性為n型，而當第一傳導性為n型時，第二傳導性為p型。
在圖1A至1C中，第一傳導性為p型，且第二傳導性為n型，井區域2係由P型半導體所構成，且源極區域5和汲極區域6係由n型半導體所構成。在圖1A至1C中，為了清楚地區別p型與n型，p型的井區域被稱為”p型井區域”。此外，在圖1A至1C中，也可以對第一傳導性為n型且第二傳導性為p型，井區域2係由n型半導體所構成，且上層源極區域5a、下層源極區域5b、上層汲極區域6a、及下層汲極區域6b係由p型半導體所構成的情況做出類似的敘述。
多個溝渠(亦即，凹入部分11a)係形成於被配置在閘極寬度方向上的井區域2中，由SiO2 所做的絕緣膜4係形成於凹入部分11a的內部表面側和凸出部分11b的頂部表面側，亦即，在閘極電極3與井區域2係相對於其上的表面上。由多晶矽等所做的閘極電極3係經由絕緣膜4而被形成於凹入部分11a的內部表面上及凸出部分11b的頂部表面上。此包含那些凹入部分11a、凸出部分11b、絕緣膜4、和閘極電極3之結構係類似於圖2A至2C中所例舉之習知例。
在閘極電極3之閘極長度方向上的側表面區域中，在其一側上係形成有由n型半導體所做的上層源極區域5a和下層源極區域5b，而在其另一側上係形成有由n型半導體所做的上層汲極區域6a和下層汲極區域6b。經由下層源極區域5b和下層汲極區域6b的形成，相較於僅具有上層源極區域5a和下層源極區域5b之結構的情況，可以使源極和汲極區域的深度做得更深。多個接點8係由上層源極區域5a和上層汲極區域6a所構成，藉此，可以實施與外部電路的接合。圖1A及1C中之符號“n+”表示n型的濃度高(亦即，雜質係高度集中的)。在低濃度的情況中．，使用符號“n-”。
如上所述，經由分別在源極區域和汲極區域中之下層源極區域5b和下層汲極區域6b的形成，可以抑制在圖1C之通道區域9之上層部分中的電流濃度(其係產生於當閘極長度L變得較短時)，並且可以讓電流均勻地流動於整個通道區域9中，藉此，提高驅動性能。有此結構，可以提高驅動性能，而同時抑制本發明之半導體裝置之佔據面積的增大。
接著，對圖1A及1C之半導體裝置的製造方法做出說明。
為了製造圖1A及1C之半導體裝置，首先，如圖3A所例舉者，第一傳導性型下層井區域2b係形成於半導體基板1上。之後，遮罩係由抗蝕劑等所做，在任意部分中車施針對下層源極和汲極之雜質植入12，且第二傳導性型雜質區域13係形成下層井區域2b中。然後，如圖3B所例舉者，半導體外延層16係生長於基板表面上，且對半導體外延層16之表面實施針對上層井之雜質植入14，藉以形成第一傳導性型雜質區域15。
如圖3C所例舉者，形成LOCOS7，且在針對下層源極和汲極之雜質區域13及針對上層井之雜質區域15中的雜質被擴散，藉由形成下層源極區域5b、下層汲極區域6b、及上層井區域2a。在此情況下，針對下層源極和汲極之雜質植入12的劑量被做得遠大於針對上層井之雜質植入14的劑量，而使得下層源極區域5b和下層汲極區域6b不被上層井區域2a所消滅。此外，針對上層井之雜質植入14的劑量被調整，而使得上層井區域2a的濃度被做得實質上等於下層井區域2b的濃度。而且，半導體外延層16之厚度也被調整，而使得上層井區域2a和下層井區域2b相接觸。
如圖3D所例舉者，形成溝渠11a，而且之後，形成閘極絕緣膜4，並且形成閘極電極3於閘極絕緣膜4上。在此情況下，形成閘極電極3以便填充溝渠11a。接著，如圖3E所例舉者，以抗蝕劑選擇性地形成遮罩，以蝕刻閘極電極3。最後，如圖3F所例舉者，藉由自我對準而實施針對上層源極和汲極之雜質植入18，以形成第二傳導性型的上層源極區域5a和上層汲極區域6a。
在此情況下，半導體外延層16之厚度和針對上層源極和汲極之雜質植入18的劑量及能量被調整，而使得上層源極區域5a和上層汲極區域6a分別與下層源極區域5b和下層汲極區域6b相接觸。
依據此如上所述之實施例，可以獲得到下面的功效。
(1)閘極電極3係形成於凹入部分11a中和在凸出部分11b上，而和不平整的結構相接觸，其讓具有不平整結構的通道9能夠被形成，且讓有效閘極寬度能夠更寬。
(2)經由源極區域和汲極區域中之下層源極區域5b和下層汲極區域6b的形成，可以抑制在圖1C之通道區域9之上層部分中的電流濃度(其係產生於當長度L變得較短時)，並且可以讓電流均勻地流動於整個通道區域9中，其讓通道能夠被有效地使用。
(3)有效閘極寬度被做得更大，且因而，接通電阻(on-resistance)被減少。因此，可以提高半導體裝置1之驅動性能。
(4)可以用一個晶片的方式來形成具有高驅動性能之互補式金屬氧化物半導體(CMOS)結構。
注意，在圖1A至1C中，第一傳導性為p型且第二傳導性為n型，藉此，獲得到n通道型MOS電晶體。當第一傳導性為n型且第二傳導性為p型時，MOS電晶體用做為p通道型MOS電晶體。
(修正例1)
在此修正例中，經由汲極區域中之電場鬆弛(relaxation)區域的形成，以提高半導體裝置的耐電壓。
圖4為用以說明依據此修正例1之半導體裝置之結構的視圖。
在圖1A至1C之上述半導體裝置的汲極區域6a和6b中，在閘極電極3的相反側上形成有下層低濃度汲極區域21和上層低濃度汲極區域22，它們是具有低濃度之n型的n-區域。n+汲極區域6a和6b具有n型的高濃度，其實質上等於圖1A至1C之汲極區域6a和6b的濃度，且接點8係形成於n+汲極區域6a和6b上。另一方面，源極側上的結構係和圖1A至1C之結構相同。如上所述，當具有n型之低濃度的區域在閘極電極3與n+汲極區域6a和6b之間時，此區域中之電場被鬆弛，且圖4所例舉之半導體裝置的耐電壓被提高。
接著，敘述圖4之半導體裝置的製造方法。圖5A至5I例舉圖4之半導體裝置的製造方法，且基本的製造方法係和圖3A至3F中的製造方法相同，而圖3A至3F例舉圖1A至1C之半導體裝置的製造方法。圖5A至5I和圖3A至3F之不同在於下面幾點：添加針對圖5A之下層低濃度汲極20的雜質植入19和針對圖5H之上層低濃度汲極22的雜質植入23，以及形成抗蝕劑遮罩17，使得上層低濃度汲極22不被上層汲極區域6a所消滅。經由此方法，低濃度汲極區域被形成，且因此，圖4之半導體裝置的耐電壓被提高。
1．．．半導體基板(裝置)
2．．．井(井區域)
3．．．閘極電極
4．．．閘極絕緣膜
5．．．源極區域
6．．．汲極區域
9．．．通道區域
11a．．．凹入部分(溝渠)
11b．．．凸出部分
10．．．電流路徑
7．．．矽的局部氧化(LOCOS)
5a．．．上層源極區域
5b．．．下層源極區域
6a．．．上層汲極區域
6b．．．下層汲極區域
2a．．．第一傳導性型上層井區域
2b．．．第一傳導性型下層井區域
12．．．針對下層源極和汲極之雜質植入
13．．．第二傳導性型雜質區域
14．．．針對上層井之雜質植入
15．．．第一傳導性型雜質區域
16．．．半導體外延層
17．．．抗蝕劑遮罩
18．．．針對上層源極和汲極之雜質植入
8．．．接點
21．．．下層低濃度汲極區域
22．．．上層低濃度汲極區域
23．．．雜質植入
20．．．下層低濃度汲極
19．．．雜質植入
22．．．上層低濃度汲極
在伴隨的圖形中：
圖1A至1C係用以說明依據本發明實施例之半導體裝置之結構的視圖；
圖2A至2C係用以說明習知半導體裝置的視圖；
圖3A至3F係用以說明圖1A至1C之半導體裝置之製造方法的視圖；
圖4係用以說明依據修正例1之半導體裝置之結構的視圖；及
圖5A至5I係用以說明圖4之半導體裝置之製造方法的視圖。
1．．．半導體基板(裝置)
2．．．井(井區域)
3．．．閘極電極
4．．．閘極絕緣膜
9．．．通道區域
11a．．．凹入部分(溝渠)
11b．．．凸出部分
10．．．電流路徑
7．．．矽的局部氧化(LOCOS)
5a．．．上層源極區域
5b．．．下層源極區域
6a．．．上層汲極區域
6b．．．下層汲極區域
8．．．接點

Claims (8)

  1. 一種半導體裝置，包括：半導體基板，其上具有外延層；第一傳導性型井區域，包括該半導體基板中的下層井區域及該外延層中的上層井區域，該第一傳導性型井區域在閘極寬度方向上具有不平整部於其中；閘極電極，係經由絕緣膜而被形成於該等不平整部中；該上層井區域中之第二傳導性型上層源極區域，係在該閘極電極之在不平整的縱向方向上之第一側上；該上層井區域和該下層井區域中之第二傳導性型下層源極區域，係在該第二傳導性型上層源極區域之下並且與該第二傳導性型上層源極區域相接觸；該上層井區域中之第二傳導性型上層汲極區域，係在該閘極電極之在該不平整的縱向方向上之第二側上；及該上層井區域和該下層井區域中之第二傳導性型下層汲極區域，係在該第二傳導性型上層汲極區域之下並且與該第二傳導性型上層汲極區域相接觸。
  2. 如申請專利範圍第1項之半導體裝置，其中，該第二傳導性型上層汲極區域和該第二傳導性型下層汲極區域之與該閘極電極相鄰的區域具有低雜質濃度。
  3. 如申請專利範圍第1項之半導體裝置，其中，該下層源極區域和該下層汲極區域中之決定傳導性的掺雜劑濃度係大於上層井區域中之決定傳導性的掺雜劑濃度。
  4. 如申請專利範圍第3項之半導體裝置，另包括在該等上層和下層汲極區域與該閘極電極之間的低濃度區域，其中，該等低濃度區域具有低於該等上層和下層汲極區域之決定傳導性的掺雜劑濃度。
  5. 如申請專利範圍第1項之半導體裝置，其中，該第一傳導性型井區域之該等不平整部包括在該井區域之表面中的凹入部分和凸出部分。
  6. 如申請專利範圍第5項之半導體裝置，另包括在該井區域中且延伸於該等凹入部分和凸出部分之下的通道區域，該通道區域具有鄰接於該等上層源極和汲極區域的上層部分及鄰接於該等下層源極和汲極區域的下層部分，其中，該上層部分中的電流濃度係低於該下層部分中的電流濃度。
  7. 一種半導體裝置之製造方法，包括：形成第一傳導性型下層井區域於半導體基板上；形成第二傳導性型下層源極區域和第二傳導性型下層汲極區域於該第一傳導性型下層井區域的一部分中；形成半導體外延層於該第一傳導性型下層井區域的基板表面上、該第二傳導性型下層源極區域的基板表面上、及該第二傳導性型下層汲極區域的基板表面上；形成上層井區域於該半導體外延層上；藉由蝕刻而形成用以形成不平整部的溝渠；形成絕緣膜於該等不平整部的整個表面上，且經由該絕緣膜而形成閘極電極；及 對該所形成之閘極電極的兩側實施離子植入，且形成上層源極區域和上層汲極區域，以便與該第二傳導性型下層源極區域和該第二傳導性型下層汲極區域相接觸。
  8. 一種半導體裝置之製造方法，包括：形成第一傳導性型下層井區域於半導體基板上；形成第二傳導性型下層低濃度源極區域和第二傳導性型下層低濃度汲極區域於該第一傳導性型下層井區域的一部分中；形成第二傳導性型下層源極區域和第二傳導性型下層汲極區域於該第一傳導性型下層井區域的一部分中，該第二傳導性型下層源極區域和該第二傳導性型下層汲極區域具有比該第二傳導性型下層低濃度源極區域和該第二傳導性型下層低濃度汲極區域更高的雜質濃度；形成半導體外延層於該第一傳導性型下層井區域的基板表面上、該第二傳導性型下層源極區域的基板表面上、及該第二傳導性型下層汲極區域的基板表面上；形成上層井區域於該半導體外延層上；藉由蝕刻而形成用以形成不平整部的溝渠；形成絕緣膜於該等不平整部的整個表面上，且經由該絕緣膜而形成閘極電極；對該閘極電極的兩側實施離子植入，且形成第二傳導性型上層低濃度區域；及形成第二傳導性型上層源極區域和第二傳導性型上層汲極區域於該閘極電極的源極側上及該閘極電極之汲極側 一部分上，該第二傳導性型上層源極區域和第二傳導性型上層汲極區域具有比該第二傳導性型上層低濃度區域更高的雜質濃度。
TW98105808A 2008-02-26 2009-02-24 半導體裝置及其製造方法 TWI472032B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008044393A JP5442951B2 (ja) 2008-02-26 2008-02-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200945586A TW200945586A (en) 2009-11-01
TWI472032B true TWI472032B (zh) 2015-02-01

Family

ID=40997475

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98105808A TWI472032B (zh) 2008-02-26 2009-02-24 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US7888212B2 (zh)
JP (1) JP5442951B2 (zh)
KR (2) KR101618613B1 (zh)
CN (1) CN101521230B (zh)
TW (1) TWI472032B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165954B2 (ja) * 2007-07-27 2013-03-21 セイコーインスツル株式会社 半導体装置
CN102198925B (zh) 2010-03-25 2015-03-04 张家港丽恒光微电子科技有限公司 Mems器件及其形成方法
JP6084357B2 (ja) * 2011-11-02 2017-02-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5939846B2 (ja) * 2012-03-09 2016-06-22 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
FR2995139A1 (fr) * 2012-09-04 2014-03-07 St Microelectronics Sa Transistor mos

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007520873A (ja) * 2003-06-20 2007-07-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチｍｏｓ構造

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209760A (ja) * 1990-01-11 1991-09-12 Mitsubishi Electric Corp 半導体装置
JPH05168211A (ja) * 1991-12-11 1993-07-02 Okuma Mach Works Ltd 多極レゾルバー
EP0750794A1 (en) * 1995-01-17 1997-01-02 National Semiconductor Corporation Co-implantation of arsenic and phosphorus in extended drain region for improved performance of high voltage nmos device
JPH098291A (ja) * 1995-06-20 1997-01-10 Fujitsu Ltd 半導体装置
JP3405681B2 (ja) * 1997-07-31 2003-05-12 株式会社東芝 半導体装置
JPH11168211A (ja) * 1997-12-02 1999-06-22 Toyota Central Res & Dev Lab Inc 半導体装置
US6114205A (en) * 1998-10-30 2000-09-05 Sony Corporation Epitaxial channel vertical MOS transistor
JP3644438B2 (ja) * 2002-04-09 2005-04-27 株式会社デンソー 半導体装置及びその製造方法
JP2006019518A (ja) * 2004-07-01 2006-01-19 Seiko Instruments Inc 横型トレンチｍｏｓｆｅｔ
JP4976658B2 (ja) 2005-04-05 2012-07-18 セイコーインスツル株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007520873A (ja) * 2003-06-20 2007-07-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ トレンチｍｏｓ構造

Also Published As

Publication number Publication date
KR101667499B1 (ko) 2016-10-28
JP2009206145A (ja) 2009-09-10
KR20090092232A (ko) 2009-08-31
CN101521230B (zh) 2013-08-21
US20090212375A1 (en) 2009-08-27
KR101618613B1 (ko) 2016-05-09
KR20160002642A (ko) 2016-01-08
TW200945586A (en) 2009-11-01
US7888212B2 (en) 2011-02-15
CN101521230A (zh) 2009-09-02
JP5442951B2 (ja) 2014-03-19
US8207575B2 (en) 2012-06-26
US20110156138A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
JP4469677B2 (ja) 半導体装置およびその製造方法
US8803231B2 (en) Trench MOS transistor and method of manufacturing the same
US8212310B2 (en) Semiconductor device
US20060001110A1 (en) Lateral trench MOSFET
US8809944B2 (en) Semiconductor device including a transistor with gate in a trench and a doped region under the trench to modify the threshold voltage
JP2007049039A (ja) 半導体装置
JP4440188B2 (ja) 半導体装置の製造方法
US20120007174A1 (en) Semiconductor device and method of manufacturing the same
KR101667499B1 (ko) 반도체 장치 및 그 제조 방법
JP2011204808A (ja) 半導体装置および半導体装置の製造方法
JP5168876B2 (ja) 半導体装置およびその製造方法
JP2009146999A (ja) 半導体装置
JP2004200441A (ja) 半導体装置とその製造方法
JPWO2007034547A1 (ja) トレンチゲートパワーｍｏｓｆｅｔ
JP2011249422A (ja) 半導体装置およびその製造方法
JP2009088220A (ja) 半導体装置の製造方法および半導体装置
JP2006229182A (ja) 半導体装置及びその製造方法
JP2006332232A (ja) 半導体装置およびその製造方法
JP2008193013A (ja) 半導体装置及びその製造方法
KR101090049B1 (ko) 반도체 디바이스 및 그의 제조 방법
JP2005327870A (ja) 半導体装置及びその製造方法
JP2007103459A (ja) 半導体装置およびその製造方法
JP2010045137A (ja) 半導体装置及びその製造方法
JPH02205360A (ja) Ｍｉｓトランジスタ
JP2004327472A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees