DE2039027A1 - Halbleitereinrichtung - Google Patents

Halbleitereinrichtung

Info

Publication number
DE2039027A1
DE2039027A1 DE19702039027 DE2039027A DE2039027A1 DE 2039027 A1 DE2039027 A1 DE 2039027A1 DE 19702039027 DE19702039027 DE 19702039027 DE 2039027 A DE2039027 A DE 2039027A DE 2039027 A1 DE2039027 A1 DE 2039027A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
semiconductor device
metal
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702039027
Other languages
English (en)
Other versions
DE2039027B2 (de
DE2039027C3 (de
Inventor
Scott Jun Joseph Hurlong
Burns Joseph Richard
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2039027A1 publication Critical patent/DE2039027A1/de
Publication of DE2039027B2 publication Critical patent/DE2039027B2/de
Application granted granted Critical
Publication of DE2039027C3 publication Critical patent/DE2039027C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Description

7038-70/Dr.V.B/Elf
RCA 62,012
US-Ser.No. 847,925
filed: August 6, 1969
RCA Corporation, New York, N.Y.(V.St.A.) HaIbleitereinrichtung
Die vorliegende Erfindung betrifft eine Halbleitereinrichtung mit einem Träger aus Isoliermaterial, auf dem sich ein Halbleiterbauelement, das eine Schicht aus Halbleitermaterial enthält und ein über eine elektrische Verbindung an das Halbleiterbau-* element angeschlossener Anschlussfleck befinden.
Bestimmte Halbleitereinrichtungen enthalten einen Träger aus einem dielektrischen Material, z.B. Saphir, und eine Anzahl von Halbleiterbauelementen, die auf einer Oberfläche des Trägers angeordnet sind. Die Halbleiterbauelemente enthalten eine Schicht aus Halbleitermaterial, z.B. Silicium, in der sich verschieden dotierte Zonen befinden, von denen mindestens ein Teil mittels, einer Metallschicht elektrisch angeschlossen ist. Die Metallschicht bildet ausserdem sogenannte Anschlußflecke,an die verschiedene Halbleiterbauelemente elektrisch angeschlossen sein können. Mit den Anschlußflecken sind feine Drähte verbunden, die ihrerseits zu Anschlüssen eines Gehäuses führen, in dem der Träger untergebracht ist.
Eine Schwierigkeit, die bei Halbleitereinrichtungen dieser Art auftritt, besteht darin, daß die Anschlußflecke, die im allgemeinen eine oder mehrere Metallschichten auf dem isolierenden Träger enthalten, an letzterem nicht gut haften und dementsprechend dazu neigen, sich beim Anbringen der feinen Drähte zu lösen. Hierdurch werden selbstverständlich die elektrischen
109808/U94
BAD ORIGINAL
Anschlüsse für die Halbleiterbauelemente lose und unzuverlässig und die ganze Halbleitereinrichtung ist unbrauchbar.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, diesen Mangel zu beheben.
Gemäßs der Erfindung wird dies© Aufgabe bei der Halbleitereinrichtung der eingangs genannten Art dadurch behoben, daß der Anschlußfleck eine erste Schicht aus dem Halbleitermaterial in Direktberühruiig mit dem Träger und eine auf dieser ersten Schicht angeordnete zweite Schicht aus Metall enthält. Der Anschlußdraht ist mit dieser zweiten Schichtuaus Metall verbunden.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen in Verbindung mit der Zeichnung näher erläutert, es zeigen:
Figur 1 eine Draufsicht auf eine Kalbleitereinrichtung gemäss einem Ausführungsbeispiel der Erfindung;
Figur 2 eine im vergrössertem Maßstab gezeichnete Schnittansicht in einer Ebene 2-2 der Figur 1;
Figur 3 eine zur Erläuterung der Herstellung der Einrichtung gemäSE Figur i und 2 dienende Schnittansicht eines Trägerwerkatückes;
Figur 4 eine Draufsicht des Trägerwerkstückes,während eines späteren Verfahrensschrittes;
Figur 5 und 6 Schnittansichten, die in Richtung der Pfeile A-A in Figur 4 gesehen sind und das Trägerwerketück während eines noch späteren VerfahrensSchrittes zeigen, und
109808/U94
BAD ORIGINAL
Figur 6 eine Figur 2 ähnliche Schnittansicht eines anderen : Ausführungsbeiepieles der Erfindung. ·
Beispiel 1: Die vorliegende Erfindung wird anhand von Halbleitereinrichtungen beschrieben, wie sie für Konstantenspeicher von EDV benötigt werden.
Die als Konstantenspeicher verwendbare Halbleitereinrichtung 10 ' gemäss Figur 1 und 2 enthält einen flachen Träger 12 aus einem dielektrischen oder isolierenden Material, z.B. Saphir, auf dessen Oberseite 14 eine Anzahl von in Zeilen und Spalten angeord- : neten Halbleiterdioden 16, zwei rechtwinklig zueinander verlaufende, zur Verbindung der Dioden dienende Leiterstreifen 18 und , 20 und eine Anzahl von Anschlufiflecken 22 und 23 , mit denen jeweils feine Drähte 24 verbunden sind, angeordnet sind. Zwi- j sehen den beiden Sätzen von Leiterstreifen ist eine Schicht aus Isoliermaterial angeordnet, die Löcher aufweist, durch die die oberen Leiterstreifen 20 alt den Dioden 16 verbunden sind. ; Jede Diode 16 hängt mit einem Leiterstreifen 18 zusammen und ist mit einem Leiterstreifen 20 verbunden. Die in den Fig.l und 2 dargestellte Halbleitereinrichtung 10 ist normalerweise in ein Gehäuse eingeschlossen, dessen Anschlüssen mit den feinen Drähten 24 verbunden sind. Heitere Einzelheiten solcher als Konstantenspeicher verwendbarer Halbleitereinrichtungen sind in j der US-PS 3 377 513 erläutert, wo auch erwähnt ist, daß der ! Träger 12 aus verschiedenen Materialien bestehen kann, wie ' Spinell, Berylliumoxid, Zirkonoxid usw.
Bei der Herstellung der Halbleitereinrichtung 10 geht man z.B. von einem dünnen ebenen Träger 12 aus Saphir aus, auf dessen einer Seite 14 eine dünne Schicht 30 aus Halbleitermaterial angeordnet ist (Figur 3). Die Halbleiterschicht kann auf verschiedene Weise gebildet werden, z.B. durch chemisches Mieder- -schlagen, durch Verbinden einer Halbleiterscheibe mit dem Träger
109808/U94
BAD
und anschliessendes Läppen usw. Bel dem vorliegenden Beispiel besteht die Schicht 30 aus n-leitendem Silicium und 1st durch ein bekanntes epitaktisches Aufwachsverfahren gebildet worden.
Unter Verwendung üblicher Maskler- und Ätzverfahren werden dann Teile der Sillclumschlcht 30 entfernt, so daß, wie Figur 4 zeigt, ein Muster aus Teilen der η-leitenden Siliciumschicht verbleibt, das aus im Abstand voneinander in Längsrichtung verlaufenden Streifen 18 und zwei Gruppen von Bereichen 32 und 34, die schlieselich die Anschlußflecke23 bzw. 22 (Figur 1) werden, besteht. Die Verbindungsstreifen 18 hängen jeweils mit einem eigenen Anschlußfleckbereich 32 zusammen.
Anschliessend wird der Leitfähigkeitstyp von beabstandeten kreisförmigen Bereichen 38 jedes Streifens 18 in den p-Typ umgekehrt, beispielsweise mit Hilfe üblicher Maskier- und Dotierverfahren. Man erhält dabei in Abständen längs des Streifens 18 eine Anzahl von pn-Ubergängen 40.
Wie Figur 5 zeigt, werden anschliessend die verbliebenen Teile der Siliciumschicht 30 in einer Schicht 26 aus einem Isoliermaterial überzogen, wie es normalerweise bei der Herstellung von Halbleiterbauelementen verwendet wird, z.B. mit Siliciumdioxid oder Siliciumnitrid. Eine Siliciumdioxidschicht kann z.B. dadurch gebildet werden, daß man die Siliciumschicht an ihrer Oberfläche in bekannter Heise thermisch oxidiert. Durch die Isolierschicht 26 werden dann Fenster 46 geätzt, um Teile der Oberfläche der p-Zonen 38 der Streifen und Teile der Ober? fläche der Anschlußfleckbereiche 32 und 34 freizulegen. Die Anschlußfleckbereiche 32 sind in Figur 5 und 6 nicht zu sehen.
1098η8/149 4
BAD ORIGINAL
7ΤΓ39027
Wie in Figur 6 dargestellt ist, wird dann die ganze Oberfläche des Werkstückes mit einer Schicht 50 aus Metall, z.B. aus Aluminium, Titan, Nickel usw. überzogen, das z.B. durch Aufdampfen aufgebracht werden kann. Teile der Metallschicht 50 reichen durch die Fenster 46 der Isolierschicht 26 und bedecken die vorher freigelegten Oberflächenteile der Streifen 18 und der Anschlußfleckbereiche 32 und 34, die nun fertige Anschlußflecke 23 bzw. 22 darstellen.
Durch bekannte Maskier- und Ätzverfahren wird dann die Metallschicht 50 wieder teilweise entfernt, so daß ein Muster von im Abstand voneinander verlaufender Querstreifen 20 verbleibt, die jeweils mit einem eigenen Anschlußfleck 20 verbunden sind. Jeder Streifen 20 ist ausserdem mit den p-Zonen 38 (Figur 2) einer Anzahl von Dioden durch schmale , vorspringende Anschlußteter 52 verbunden. An den Anschlußflecken 22 und 23 werden dann feine Anschlußdrähte 24 befestigt, was z.B. durch bekannte Ultraschall-Kaltschweißverfahren geschehen kann.
Jeder Anschlußfleck 22 und 23 enthält also eine Schicht 30 (Figur 2) aus Silicium, die in unmittelbarer Berührung mit dem Träger 12 steht, und eine Metallschicht 50, die mit der SiIiciumschicht verbunden ist. Bei den bekannten Halbleitereinrichtungen enthalten die Anschlußflecke eine oder mehrere Schichten aus Metall, die in direkter Berührung mit der Oberfläche des Trägers stehen. Die vorliegende Einrichtung hat demgegenüber den Vorteil, daß die Haftung der Metallschicht der Anschlußflecke am Substrat wesentlich besser ist als bei den bekannten Einrichtungen. Es besteht daher praktisch auch keine Gefahr, daß die Metallschichten 50 beim Anbringen der Anschlußdrähte 24 an den Anschlußflecken 22 und 23 abblättern.
10980fi/U94
"».IQINAL
20 3 9Ö27
Beiapiel 2; Bei dem in Figur 7 dargestellten zweiten Ausführungsbeispiel der Erfindung ist die Oberfläche der die Anschlußfleckbereiche 34 (und der nicht zu sehenden Bereiche 32) bildenden Teile der Siliciumschicht vor dem Aufbringen der Metallschicht 50 auf das Werkstück nicht mit Hilfe von Fenstern freigelegt worden. Bei diesem Ausführungsbeispiel enthält also jeder endgültige Anschlußfleck 26 eine Schicht 30 aus Silicium, eine Schicht 26 aus Isoliermaterial, z.B. Siliciumdioxid/ und eine Schicht 50 aus Metall.
Auch bei diesem Ausführungsbeispiel haftet die Metallschicht der Anschlußflecke 56 wesentlich besser am Träger 12 als bei den bekannten Einrichtungen.
Die Erfindung zeichnet sich ausserdem durch besondere Einfachheit aus. Die verschiedenen Anschlußflecke 22, 23, 56 usw. werden durch die gleichen Verfahren gebildet, mit denen auch die anderen Teile , z.B. die Dioden und die Leiterstreifen , der Einrichtung hergestellt werden.
Bei dem speziellen Ausführungsbeispiel bestand der Träger 12 aus Saphir und hatte eine Dicke von 0,25 mm. Die Siliciumschicht 30 war 15 OQO & dick und mit 7x10 Phosphoratomen/cm dotiert. Die p-Zonen 38 der Halbleiterdioden 16 waren mit 5xlO19 Boratomen/cm3 dotiert. Die Dicke der Siliciumdioxidschicht 26 betrug 5000 8 . Die Metallschicht 50 bestand aus Aluminium und war etwa 15 000 8 dick. Die Grosse der Anschlußflecke 22 und betrug 75x75 ,um.
Die Erfindung lässt sich ganz allgemein bei Halbleiterbauelementen verwenden, die Träger aus den verschiedensten elektrischen Materialien enthalten, an denen Halbleitermaterialien gut haften.
109808/ 1 494
BAD ORIGINAL

Claims (6)

  1. Patentansprüche
    * 1.)) Halbleitereinrichtung mit einen Träger aus Isoliermaterial, auf dem sich mindestens ein Halbleiterbauelement, das eine Schicht aus Halbleitermaterial enthält, und ein über eine elektrische Verbindung an das Halbleiterbauelement angeschlossener Anschlußfleck befinden, an dem ein Anschlußdraht angebracht ist, dadurch gekennzeichnet, daß der Anschlußfleck (22,23) eine in direkter Berührung mit dem Träger (12) stehende erste Schicht (30) aus dem Halbleitermaterial und eine auf dieser ersten Schicht angeordnete zweite Schicht (50) aus Metall enthält, mit der der Anschlußdraht (24) verbunden ist.
  2. 2.) Halbleitereinrichtung nach Anspruch 1, da du roh g ekennzeichnet, daß die elektrische Verbindung einen mit der Metallschicht des Anschlußfleckes zusammenhängenden Metallstreifen (20) enthält.
  3. 3.) Halbleitereinrichtung nach Anspruch 1 oder 2, d a d u r ch gekennzeichnet , daß der Träger aus Saphir, Spinell, Berylliumoxid oder Zirkonoxid besteht.
  4. 4.) Halbleitereinrichtung nach Anspruch 2, dadur ch gekennzeichnet , daß der Träger aus Saphir, das Metall aus Aluminium und das Halbleitermaterial aus Silicium bestehen.
  5. 5.) Halbleitereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, -daß zwischen der Schicht (30) aus dem Halbleitermaterial und der Metallschicht (50) des Anschlußfleckes eine dritte Schicht (26) aus Isoliermaterial angeordnet ist.
    109808/MS^
    2Ü39027
  6. 6.) Halbleitereinrichtung nach Anspruch 5» dadurch gekennzeichnet , daß das Halbleitermaterial aus Silicium besteht und daß die eich zwischen der Halbleiterschicht und der Metallschicht befindende Schicht aus Siliciumoxid besteht.
    109RQP/''/* 9 L
    Leersei te
DE2039027A 1969-08-06 1970-08-05 Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck Expired DE2039027C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US84792569A 1969-08-06 1969-08-06

Publications (3)

Publication Number Publication Date
DE2039027A1 true DE2039027A1 (de) 1971-02-18
DE2039027B2 DE2039027B2 (de) 1978-02-16
DE2039027C3 DE2039027C3 (de) 1980-04-30

Family

ID=25301845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2039027A Expired DE2039027C3 (de) 1969-08-06 1970-08-05 Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck

Country Status (5)

Country Link
US (1) US3636418A (de)
JP (1) JPS4945038B1 (de)
DE (1) DE2039027C3 (de)
FR (1) FR2060081B1 (de)
GB (1) GB1268335A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728591A (en) * 1971-09-03 1973-04-17 Rca Corp Gate protective device for insulated gate field-effect transistors
GB1419143A (en) * 1972-04-04 1975-12-24 Omron Tateisi Electronics Co Semiconductor photoelectric device
US3875656A (en) * 1973-07-25 1975-04-08 Motorola Inc Fabrication technique for high density integrated circuits
US4024626A (en) * 1974-12-09 1977-05-24 Hughes Aircraft Company Method of making integrated transistor matrix for flat panel liquid crystal display
US4002501A (en) * 1975-06-16 1977-01-11 Rockwell International Corporation High speed, high yield CMOS/SOS process
JPS5299786A (en) * 1976-02-18 1977-08-22 Agency Of Ind Science & Technol Mos integrated circuit
US4518981A (en) * 1981-11-12 1985-05-21 Advanced Micro Devices, Inc. Merged platinum silicide fuse and Schottky diode and method of manufacture thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3484933A (en) * 1967-05-04 1969-12-23 North American Rockwell Face bonding technique

Also Published As

Publication number Publication date
FR2060081A1 (de) 1971-06-11
JPS4945038B1 (de) 1974-12-02
DE2039027B2 (de) 1978-02-16
GB1268335A (en) 1972-03-29
US3636418A (en) 1972-01-18
DE2039027C3 (de) 1980-04-30
FR2060081B1 (de) 1973-11-16

Similar Documents

Publication Publication Date Title
DE1514818C3 (de)
DE1298630C2 (de) Integrierte schaltungsanordnung
DE1933731C3 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE2542518C3 (de)
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1196300B (de) Mikrominiaturisierte, integrierte Halbleiter-schaltungsanordnung
DE2554398A1 (de) Lichtemissionsdiodenelement und -anordnung
DE1963162A1 (de) Mehrschichtiges Halbleitersubstrat und Verfahren zu seiner Herstellung
DE2002810C3 (de) Halbleiterdiode zum Erzeugen oder Verstarken von Mikrowellen und Verfahren zu ihrem Betrieb
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
DE2039027A1 (de) Halbleitereinrichtung
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE1813551C3 (de) Hochfrequenz-Planartransistor
EP0220469A1 (de) Leistungsthyristor
DE1464305A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE1514363B1 (de) Verfahren zum Herstellen von passivierten Halbleiterbauelementen
DE2153196A1 (de) Elektrolumineszenz-Anzeigevorrichtung
DE2855972A1 (de) Halbleiteranordnung
DE1285581C2 (de) Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung
DE2001468A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee