DE1298637B - Verfahren zur serienmaessigen maschinellen Kontaktierung von Halbleiterbauelementelektroden - Google Patents

Verfahren zur serienmaessigen maschinellen Kontaktierung von Halbleiterbauelementelektroden

Info

Publication number
DE1298637B
DE1298637B DEST23468A DEST023468A DE1298637B DE 1298637 B DE1298637 B DE 1298637B DE ST23468 A DEST23468 A DE ST23468A DE ST023468 A DEST023468 A DE ST023468A DE 1298637 B DE1298637 B DE 1298637B
Authority
DE
Germany
Prior art keywords
semiconductor
ramp
electrodes
semiconductor wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEST23468A
Other languages
English (en)
Inventor
Hill John Bromley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB9636/64A external-priority patent/GB1036167A/en
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1298637B publication Critical patent/DE1298637B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49179—Assembling terminal to elongated conductor by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53261—Means to align and advance work part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

1 2
Die Erfindung bezieht sich auf ein Verfahren zur Rille 2: 0,35 mm; Breite der Rille 3: 0,23 mm; Inseln:
serienmäßigen maschinellen Kontaktierung von 0,76 mm · 0,63 mm; Scheibendicke: 0,2 mm. Die
Halbleiterbauelementelektroden an einem Halbleiter- Rillen können durch Ätzung oder durch mechanische
plättchen mit mindestens einer Elektrode auf minde- Mittel erzeugt werden, wobei eine langsame chemische
stens einer seiner beiden Oberflächenseiten, bei dem 5 Ätzung vorzuziehen ist, so daß sich an der Oberfläche
die einzelnen Halbleiterplättchen zeitlich nacheinan- abgerundete Schultern ergeben,
der mit vorgefertigten Trägern kontaktiert werden. Die gerillte Scheibe wurde dann einer Oxydation
Ein derartiges Verfahren ist aus der USA.-Patent- ausgesetzt, beispielsweise der Einwirkung von Dampf
schrift 3 047 933 bekannt. oder Sauerstoff bei 1100° C, so daß an der Oberfläche
Der Erfindung liegt die Aufgabe zugrunde, Halb- io eine Schicht 4 aus reinem Oxyd entsteht, welche eine
leiterbauelementelektroden an Halbleiterplättchen Dicke von ungefähr 1,5 μΐη aufweist, wie in Fig. 2
serienmäßig nach einem maschinellen Verfahren zu dargestellt.
kontaktieren, bei dem Falschverbindungen und Kurz- Eine Reihe von npn-Planar-Transistoren wurde
Schlüsse vermieden werden. dann in der gerillten Oberfläche der Scheibe durch
Diese Aufgabe wird erfindungsgemäß dadurch ge- 15 ein bekanntes Verfahren erzeugt, so daß auf jeder löst, daß ein Teil des Randes des Halbleiterplättchens der Inseln ein Transistor entstand. Bei den Transistoals ein von einer Oberflächenebene stufenförmig ab- ren ist der Kollektoranschluß auf die Oberseite gegesetzter Lappen (17) geringer Dicke ausgebildet wird führt, so daß alle drei Elektroden, die Emitterelek- und daß mit Hufe dieser Formgebung vor der Kon- trode 10, die Basiselektrode 11 und die Kollektortaktierung der Elektroden (10, 11, 12) eine vorgege- ao elektrode 12 auf der Oberfläche der Insel liegen. Eine bene Orientierung der Halbleiterplättchen (23) auf derartige Insel ist in der F i g. 2 dargestellt, wobei der einer Plättchenfördervorrichtung überwacht wird. Basis-pn-Übergang mit 5 und der Emitter-pn-Über-
Ein Ausführungsbeispiel des oben beschriebenen gang mit 6 bezeichnet ist.
Verfahrens soll nun an Hand der Zeichnung nähei Die großflächigen Elektroden bestehen aus Golderläutert werden. Es zeigt 25 Chrom oder gleichwertigem Material und werden in
Fig. 1 eine Draufsicht auf einen Transistor, auf bekannter Weise auf die Oberfläche aufgebracht,
welchem großflächige Elektroden auf einer durch ein Die Scheibe wurde dann in bekannter Weise in ein
Rillenmuster gebildeten Insel erzeugt und mehrere Bad aus geschmolzenem Lot getaucht, so daß kleine
Transistoren auf einer gemeinsamen Siliziumscheibe Erhebungen oder Kuppen 15, 16 aus Lot auf den
hergestellt worden sind, 30 großflächigen Elektroden entstehen. Mit 13 und 14
Fig. 2 einen Querschnitt durch einen Transistor sind die Metallkontakte zur Emitter- bzw. der Basis-
der vorstehend erwähnten Art, zone bezeichnet, welche vor den großflächigen
Fig. 3 eine Draufsicht auf ein Halbleiterplättchen, Elektroden 10 und 11 aufgebracht wurden. Eine
welches von der Siliziumscheibe derart abgetrennt gleichartige, niedrige Kuppe aus Lot wurde auf der
worden ist, daß es an drei Rändern einen vorstehen- 35 großflächigen Kollektorelektrode 12 erzeugt,
den Lappen aus Silizium aufweist, Die Scheibe wird dann durch einen Schneidvorgang
Fig. 4 in Seitenansicht einen Sockel mit drei An- mit Hilfe einer geeigneten mechanischen Einrichtung
Schlußleitern, die Kontakte bilden, deren relative unterteilt, wie z. B. mit Hilfe einer hochtourigen
Lage zueinander derjenigen der großflächigen Elek- Kreissäge oder einer Ultraschall- oder Funken-
troden des Halbleiterplättchens entspricht, 40 erosions-Schneidevorrichtung. Das bevorzugte Mittel
F i g. 5 a in Draufsicht einen Teil einer schrauben- ist eine Kreissäge. Die Lage der Schnitte, welche in
förmigen Plättchenfördervorrichtung eines Vibrations- den Rillen ausgeführt werden, ist wichtig. Die in den
Vorschubmechanismus mit einer Rippe, welche Platt- Rillen 2 vorgenommenen Schnitte sind zentral ge-
chen mit falsch orientierten Oberflächenseiten ab- legen, so daß auf beiden Seiten der Rille das Plättchen
schiebt, 45 einen Lappen aufweist. Die in den Rillen 3 geführten
Fig. 5b einen Schnitt durch die Fördervorrichtung Schnitte werden auf einem der Rillenränder vorge-
derFig. 5 a, nommen, so daß keine oder nur eine geringe Spur
F i g. 6 a in Draufsicht ein Speichenrad, das auf ein der Rille auf der Seite der großflächigen Kollektor-Fotozellensignal ein Plättchen mit falsch orientierten kontakte übrigbleibt, während auf der Seite der Rändern von einer Rampe abschiebt, 50 übrigen Kontakte ein Lappen zurückbleibt, welcher
Fig. 6b die gleiche Vorrichtung wie Fig. 6a in praktisch die gleiche Breite wie die Lappen an den
Seitenansicht, anderen beiden Seiten aufweist. Die Breite des
Fig. 7 in Seitenansicht und Endansicht eine Vor- Schnittes, d. h. die Breite des während des Schneiderichtung zur Umkehrung von Plättchen, welche die Vorganges verlorengehenden Siliziums, beträgt in erforderliche Orientierung aufweisen, 55 typischen Fällen 0,1 mm. Ein abgetrenntes Plättchen
Fig. 8 in Seitenansicht ein Transistorplättchen, ist in der Fig. 3 dargestellt, in welcher der mit 17
welches, durch eine Saugvorrichtung gehalten, auf bezeichnete vorstehende Lappen auf drei Seiten des
den Kontakten eines vorbereiteten Sockels ruht, Plättchens verläuft und eine Breite von ungefähr
Fig. 9 in Seitenansicht ein Transistorplättchen, 0,13 mm aufweist und mit Oxyd überdeckt ist.
welches auf dem Sockel nach Fig. 8 aufgelötet ist 60 Das in der Fig. 3 dargestellte Plättchen kann nun
und zwecks Erhöhung der mechanischen Festigkeit auf eine Vielzahl von verschiedenen Trägern mon-
mit Harz umgeben ist. tiert werden. Ein vorteilhaft als Sockel verwendbarer
In den Fig. 1 und 2 ist eine Scheibe 1 aus n-Sili- Träger ist in der Fig. 4 dargestellt, in welcher drei
zium dargestellt, in deren Oberfläche ein Muster aus Anschlußdrähte 18 durch eine Glas-Metall-Dichtung
Rillen 2 und 3 erzeugt wurde, so daß diese Oberfläche 65 hindurchgeführt sind, welche auf der Montageseite so
in Inseln mit flacher Oberseite unterteilt ist. geformt sind, daß ihre Enden näher beieinander He-
Typische Abmessungen für diese Anordnung sind gen als innerhalb der Dichtung. An den Enden der
die folgenden: Rillentiefe: 0,075 mm; Breite der Anschlußdrähte sind Kontaktflächen 19 bildende Ab-
flachungen vorhanden, welche annähernd in der gleichen Ebene liegen, die senkrecht zu der allgemeinen
Richtung der Drähte auf der der Dichtung abgekehrten Seite verläuft. Die genannte Ebene verläuft in
einem Abstand von 1,25 bis 2,5 mm von der am
nächsten gelegenen Oberfläche der Glas-Metall-Dichtung. Das Abkrümmen der drei Drähte wird so ausgeführt, daß die Abflachungen unter sich eine solche
gegenseitige Lage einnehmen, daß der in der F i g. 3
Überwachungsort. An diesem Ort ist das Plättchen geneigt, wie dies aus der F i g. 6 b hervorgeht, so daß die Plättchen auf derjenigen Seite bleiben, welche der Wand der Rampe entspricht. Die Speichen 24 5 des Speichenrades 27 werden dazu verwendet, die Orientierung des Plättchens zu ermitteln. Die in den F i g. 6 a und 6 b dargestellte Orientierung des Plättchens ist die erforderliche Orientierung. Diese Orientierung ist die einzige, welche gestattet, daß das Plättdargestellte Transistor auf den Sockel aufgelegt wer- io chen zwar die Fotozellenöffnung 25, nicht aber die den kann und seine Kontakte derart mit den Ab- Fotozellenöffnung 26 (Fig. 6a) zugedeckt. Falls die flachungen in Berührung stehen, daß jeder Kontakt Kombination von Fotozellenausgangssignalen die auf der richtigen Abflachung und nur auf dieser liegt. richtige Orientierung anzeigt, dreht sich das Speichen-Das hier beschriebene Halbleiterplättchen ist für rad 27 im Gegenuhrzeigersinn, so daß das Plättchen einen maschinellen Kontaktierungsvorgang gedacht, 15 auf die Fläche 28 geschoben wird. Falls die Kombiweicher nachstehend beschrieben wird. Der längs drei nation von Fotozellenausgangssignalen die falsche Seiten des Halbleiterplättchens vorhandene vor- Orientierung anzeigt, dreht das Speichenrad im Uhrzeistehende Lappen wird dazu verwendet, die richtige gersinn, so daß das Plättchen in den Vorratsbehälter des Orientierung des Plättchens an verschiedenen Stellen Vibrationsmechanismus zurückgeführt wird. Es ist seiner Bewegung zu ermitteln und falsch orientierte »o möglich, am Ende der Rampe 20 einen Tormecha-Plättchen von einer Fördervorrichtung zu entfernen. nismus vorzusehen, um zu gewährleisten, daß in Es ist bekannt, kleine Gegenstände durch Verwen- jedem Zeitpunkt sich nur ein Plättchen am Überdung eines Vibrations-Vorschubmechanismus von wachungsort der Orientierung der Ränder befindet, einem Ort zu einem anderen zu befördern. Ein solcher Die Plättchen, welche sich in der richtigen Orien-
Mechanismus hat oft die Form eines Zylinders, auf 95 tierung befinden, werden zweckmäßigerweise umgedessen Innenseite eine schraubenlinienförmige Rampe kehrt, bevor sie einem Sockel zugeführt werden. Eine verläuft, wobei der ganze Mechanismus durch die Vorrichtung zur Orientierungsumkehrung ist in der Schwingungen eines piezoelektrischen Wandlers in F i g. 7 dargestellt. Diese Vorrichtung weist eine Vibration versetzt wird. Halbleiterplättchen von der kanalförmige Schiene 29 auf, welche, wie dargestellt, in der F i g. 3 dargestellten Art werden dem Vorrats- 30 gekrümmt ist, wobei aber aus Gründen der zeichnebehälter eines derartigen Mechanismus zugeführt und rischen Darstellung die Krümmung übertrieben darwandern die genannte Rampe 20 (F i g. 5 a) hinauf. gestellt ist. Aus dieser Schiene sind Teile ausgeschnit-Die Stellung der Plättchen auf der Rampe ist allge- ten, so daß ein Plättchen 23 auf die frei liegende mein so, daß ein Rand tangential zur Zylinderwand innere Fläche 28 des Kanals gebracht werden kann, an der betreffenden Stelle verläuft. Es kann irgendein 35 von wo aus das Plättchen sich unter dem Einfluß der Rand des Plättchens an der Wand anliegen, und wei- Schwerkraft längs des gekrümmten Kanals bewegt, ter kann die Lage des Plättchens so sein, daß die und zwar bis zum anderen ausgeschnittenen Teil, wo Kontakte nach oben oder nach unten gerichtet sind. es auf der frei liegenden inneren Oberfläche des Strei-Es werden Plättchen in nur einer bestimmten Orien- fens 30 ruht. Das Material der kanalförmigen Schiene tierung benötigt, und alle anderen werden ausge- 40 ist zweckmäßigerweise Kunststoff, z. B. Polytetraschieden. Zunächst soll unter Bezugnahme auf die fluoräthylen, da diese Stoffe kleine Reibungskoeffi-F i g. 5 a ein Plättchen 23 betrachtet werden, dessen zienten aufweisen und sehr sauber gehalten werden Kontakte nach unten gerichtet sind, was einer un- können. Das Plättchen 23 kann der Umkehrvorricherwünschten Orientierung entspricht. Beim Aufwärts- tung an der Fläche 28 mit Hilfe der Speichen des wandern über die Rampe 20 begegnen die Plättchen 45 Rades 27 zugeführt werden. Das umgekehrte Platt einer aus der Wand 22 hervorragenden Rippe 21, chen kann vom Streifen 30 mit Hilfe eines Saugweiche, wie aus der F i g. 5 a ersichtlich, sich in Be- mechanismus, welcher sich am Ende eines Drehwegungsrichtung der Plättchen verbreitert, wobei zwl· armes befindet, abgehoben und auf die Kontaktschen der Rippe und der Rampe ein genügende! flächen 19 der Zuführungsdrähte 18 des Sockels 31 Zwischenraum vorhanden ist, damit der vorstehende 50 gebracht werden, wo es zu befestigen ist. Lappen eines Plättchens, wenn sich dieses in der Die Sockel 31 werden automatisch in die Montage-
richtigen Lage, mit den Kontakten nach oben, befin- stellung gebracht, und zwar auf einer bekannten Fördet, sich unter die Rippe schieben kann, wie dies in dervorrichtung, welche vom radialen oder vom lineader Fig. 5b zum Ausdruck kommt. Ein Plättchen, ren Typ sein kann. Der Mechanismus, welchen das bei dem die Kontakte nach unten gerichtet sind, wird 55 Plättchen 23 durchlaufen hat, gewährleistet, daß die von der Rampe 20 abgeschoben, wie dies für das Orientierung des Plättchens so ist, daß die Elektroden untere Plättchen 23 in der F i g. 5 a der Fall ist, wäh- 10, 11 und 12 je nur auf die Kontaktfläche des entrend die Plättchen, welche sich in der richtigen Stel- sprechenden Anschlußdrahtes zu liegen kommen, lung mit obenliegenden Kontakten befinden, wie dies Das Plättchen und der Sockel werden durch ein
meistens der Fall ist, auf der Rampe über die Rippe 60 Lötverfahren miteinander verbunden. Es kann nötig hinaus nach oben wandern. Die von der Rampe ab- sein, die Kontaktflächen 19 zuvor mit Lötzinn und/ geleiteten Plättchen fallen in den Vorratsbehältei oder einem Flußmittel zu benetzen. Diese Maßnahme zurück. ist abhängig von der Art des Lotes, welches auf die
An der obersten Stelle der Rampe können die Elektroden 10, 11 und 12 aufgebracht worden ist. Plättchen an einen Überwachungsort für die Orien- 65 Die für das Verlöten erforderliche Wärme kann durch tierung seiner Ränder gebracht werden, wie dies aus einen Strahlungsheizer, einen Strom von geheiztem den Fig. 6a und 6b hervorgeht. Jedes Plättchen ge- Gas oder die Berührung mit einem geheizten Körper langt von der Rampe 20 an den schon erwähnten geliefert werden. Die mit Lot überzogenen groß-
flächigen Elektroden des Transistors liegen nahe dei abgerundeten Stufe des Plättchens oberhalb des Lappens 17, und überschüssiges Lot, welches während der Montage vom Kontakt abgedrängt wird, hat das Bestreben, über die abgerundete Stufe abzufließen und sich ohne nachteiligen Einfluß auf dem Lappen 17 zu sammeln, dessen Oberfläche vom Plättchen durch die Oxydschicht 4 isoliert ist. Die eben genannte Eigenschaft der Lappen ist von noch größerer Bedeutung, wenn ein Plättchen auf großen Abflachungen oder auf eine ebene Oberfläche mit diskreten Kontaktflächen montiert wird oder wenn es sich darum handelt, ein Diodenplättchen zwischen zwei Zuführungsdrähten zu montieren.
Nach der Erstarrung des Lotes wird der vorerwähnte Saugmechanismus abgehoben, und das in der Fig. 9 dargestellte Gebilde gelangt mit der Fördervorrichtung an eine Abgabestelle, wo es mit bekannten Mitteln abgehoben wird. Es kann von Vorteil sein, das Plättchen und die Drahtenden mit einer Schicht von Silikonharz 32 zu umgeben, wie dies aus der Fig. 9 hervorgeht. Diese Harzschicht gibt dem so entstandenen Gebilde eine größere mechanische Festigkeit. Eine derartige Maßnahme kann dann erforderlich sein, wenn z. B. ein besonderes Lot zur Verwendung gelangt oder falls der Transistor in Geräten mit besonderen Anforderungen verwendet werden soll.
Die Verwendung eines das Plättchen teilweise umgebenden Lappens ist nicht auf Vorrichtungen beschränkt, welche aus Silizium bestehen. Dieses Material ist für den dargelegten Zweck geeignet, aber es lassen sich auch andere Materialien verwenden. So sind z. B. Germanium oder die allgemeineren intermetallischen Halbleiter, wie z. B. Galliumarsenid, unmittelbar anwendbar.
Die Verwendung einer Scheibe mit n-Leitfähigkeit im zuvor beschriebenen Ausführungsbeispiel war lediglich eine Angelegenheit der Zweckmäßigkeit. Es ließe sich als Ausgangsmaterial für bestimmte Vorrichtungen ebensogut eine Halbleiterscheibe mit p-Leitfähigkeit verwenden. Es wurde im vorstehenden lediglich die Anwendung des oben beschriebenen Kontaktierungsverfahrens auf einen Transistor beschrieben. Es könnten aber auch andere Halbleitervorrichtungen, wie z. B. Dioden, steuerbare Siliziumgleichrichter, Tunneldioden, Gleichrichter oder Kombinationen von Vorrichtungen auf einem Plättchen oder auf einer Unterlage in der vorstehend beschriebenen Weise behandelt werden.
Die Größe der auf der Oberfläche der Halbleiterscheibe erzeugten »Inseln« kann eine Änderung erfahren, und das gleiche gilt auch für die Form. Die Rechteckform der einzelnen Halbleiterplättchen ist zweckmäßig, aber nicht wesentlich. Unter gewissen Umständen ließe sich durch Verwendung einer Dreieckform eine Kostenverminderung erzielen. Falls die »Inseln« durch ein Ultraschallverfahren oder ein Funkenerosionsverfahren oder durch chemische Ätzung oder durch irgendein anderes Verfahren getrennt werden, welches nicht verlangt, daß die Rillen in der Scheibe als gerade sich schneidende Linien ausgebildet sind, dann brauchen die Inseln nicht die gleiche Form aufzuweisen wie die Scheibe. So lassen sich beispielsweise auf einem Rechteckplättchen kreisförmige »Inseln« erzeugen. Dies könnte dann von Vorteil sein, wenn das Plättchen in einen Sockel eingesetzt werden soll, welcher eine Vertiefung aufweist.
Die Dicke des Plättchens ist von geringer Bedeutung, und sie wird durch mechanische Überlegungen hinsichtlich der Festigkeit der gerillten Scheibe und des abgetrennten Plättchens gewählt. Im Falle von nicht epitaktischen Scheiben, bei welchen die Kontakte auf beiden Seiten herzustellen sind, muß diese Abmessung jedoch klein sein, um die elektrischen Impedanzen zu vermindern.
Obwohl sich Vorteile ergeben, wenn man sämtliehe Elektroden des Halbleiterbauelements auf einer Seite des Plättchens zusammenfaßt, wäre es ebensogut möglich, ein Plättchen zu erzeugen, bei dem die Elektroden auf beiden Seiten liegen, wobei wiederum geeignete vorstehende und der Ausrichtung des Plättchens dienende Lappen um dieses herumgeführt sind. Derartige Plättchen könnten in der in Verbindung mit dem Transistor-Ausführungsbeispiel beschriebenen Weise behandelt werden, mit der Ausnahme, daß das Verbinden der Kontaktflächen von Anschluß-
ao drähten mit den Plättchenelektroden nun auf beiden Seiten des Plättchens auszuführen ist, und zwar gleichzeitig oder nacheinander. Eine Mehrelektrodenvorrichtung, wie z. B. ein Thyristor mit vier Anschlüssen, wäre beispielsweise ein geeignetes Element für einen derartigen Zusammenbau.
Die großflächigen Gold-Chrom-Elektroden 10, U, 12 werden über der Oxydschicht 4 und den zu den Halbleiterzonen führenden Kontakten aufgebracht. Diese letzteren bestehen oft aus Aluminium, wenn Silizium als Halbleitermaterial verwendet wird. Es ist jedoch möglich, verschiedene Kontaktsysteme zu verwenden, und zwar solche, welche Nickel oder ein anderes aufgebrachtes Metall verwenden. Andere Verfahren bestehen darin, die Gold-Chrom-Schicht direkt mit der Oberfläche des Halbleiters in Berührung zu bringen, welcher an dieser Stelle einen zusätzlichen Niederschlag aus Fremdstoff aufweisen kann oder nicht, um einen niederohmigen, nichtinjizierenden Kontakt zu bilden.
Es sind auch andere Schichten als Gold-Chrom-Schichten möglich. So ist z. B. Aluminium für diesen Zweck verwendet worden und weiter auch Silber-Mangan und gewisse Legierungen von Wolfram.
Die Form des um das Plättchen herumführenden vorstehenden Lappens kann in Hinblick auf eine besondere Anwendung gewählt werden. Das Ausführungsbeispiel der vorliegenden Beschreibung bezieht sich auf einen Lappen, der um drei Seiten eines Plättchens geführt ist. Wenn nur die Orientierung der Oberflächenseiten zu überwachen ist, kann der Lappen um alle vier Seiten eines Plättchens geführt sein. In beiden Fällen liegt der Lappen näher an ein und derselben Oberfläche des Plättchens. Es sind Änderungen über die eben beschriebenen Möglichkeiten hinaus denkbar. Sogar ein Lappen längs einer einzigen Kante kann dazu dienen, die Lage oder Stellung eines Plättchens zu ermitteln. Eine derartige Ausbildung wäre möglich, wenn ein Abfließen von Lot während der Herstellung der Verbindung auf diesen einen Rand des Plättchens begrenzt ist. Zur Bildung eines Lappens ist es lediglich nötig, weniger als die Hälfte der Dicke des Plättchens abzutragen, und somit können auf beiden Hauptflächen des Plättchens solche Lappen erzeugt werden, falls Lot von beiden Seiten anzubringen ist. Das Prinzip der Erzeugung von Lappen der vorstehend erwähnten Art zur Feststellung der Lage des Plättchens und zur Ermöglichung eines Abfließens von Lot von einem Kontakt
auf der Fläche des Plättchens kann zu einer großen Anzahl verschiedener Formen und Konfigurationen von Lappen und Kontakten für verschiedene Plättchen von Halbleitervorrichtungen führen.
Die Aufbringung von flachen Kuppen von Lot auf die Kontakte des Plättchens wird dadurch ausgeführt, daß man die Scheibe in ein Lotbad eintaucht. Geeignete Lote sind Zinn-Blei-Eutektikum oder jedes andere Lot, welches in Verbindung mit einem wasserlöslichen Flußmittel verwendet werden kann. Es ist xo nicht nötig, die Plättchenkontakte mit Lot zu überziehen, falls die Kontaktflächen des Sockels zuvoi mit Lot versehen worden sind.
Eine geradlinige Rampe kann ebensogut an Stelle der Schraubenlinienformen verwendet werden. Die Technik der Überwachung der Orientierung der Plättchen mittels eine geeignete Lage einnehmender Anschläge und mittels Fotozellen läßt sich auf ein beliebiges Vorschubverfahren der Plättchen anwenden.
Folgende Forderungen gelten für den Sockel: »o Erstens sollen die Kontakte am Sockel mit denjenigen des Halbleiterplättchens räumlich übereinstimmen, so daß die Kontaktanordnung beider Teile eine Verbindung der richtigen Kontakte unter sich gestattet, wenn die Orientierung des Plättchens bezüglich des Sockels richtig ist; zweitens soll er so gestaltet sein, daß er auf mechanischem Wege einer Kontaktierungsstelle zugeführt werden kann, und drittens sollen die Materialien, aus denen der Sockel aufgebaut ist, imstande sein, die verschiedenen in Verbindung mit dem Sockel vorzunehmenden Verfahrensschritte und insbesondere den Vorgang der Herstellung der Verbindung auszuhalten. Der Sockel kann Anschlußdrähte aufweisen, welche durch Glas, Keramik, Kunststoff oder andere Isolierstoffe hindurchgeführt sind und welche geeignete mechanische Eigenschaften aufweisen, wobei die Enden der Drähte so ausgebildet sind, wie dies im Ausführungsbeispiel dargelegt wurde. Diese Drähte können mit Plättchen oder mit aufgebrachten Flächen auf dem Sockel oder mit kleinen gedruckten Schaltungsplatten oder mit anderen der Zwischenverbindung dienenden Kontaktmaterialien in Berührung stehen. Die Kontaktflächen des Sockelgebildes können im Hinkblick auf die Herstellung der Verbindung mit dem Halbleiterplättchen lediglich gut gereinigt sein, so daß sie das Lot von den HaIbleiterplättchen-Elektroden annehmen, oder die Sokkelkontaktflächen können zuvor mit Lot versehen sein, indem man diese in ein Lotbad taucht oder durch ein Flammverfahren mit Lot versieht, oder schließlich kann auch ein Lotkörper verwendet werden, wo dies angezeigt ist.
Die Umhüllung 32 ist zur Hauptsache als Maßnahme für den mechanischen Schutz gedacht. Zu diesem Zwecke kann eine dünne Harzschicht über den Halbleiterplättchen und den stumpfen Enden der Anschlußdrähte angebracht werden.

Claims (7)

Patentansprüche:
1. Verfahren zur serienmäßigen maschinellen Kontaktierung von Halbleiterbauelementelektroden an einem Halbleiterplättchen mit mindestens einer Elektrode auf mindestens einer seiner beiden Oberflächenseiten, bei dem die einzelnen Halbleiterplättchen zeitlich nacheinander mit vorgefertigten Trägern kontaktiert werden, dadurch gekennzeichnet, daß ein Teil des Randes des Halbleiterplättchens als ein von einer Oberflächenebene stufenförmig abgesetzter Lappen (17) von geringerer Dicke als das Halbleiterplättchen ausgebildet wird und daß mit Hilfe dieser Formgebung vor der Kontaktierung der Elektroden (10, 11, 12) eine vorgegebene Orientierung der Halbleiterplättchen (23) auf einer Plättchenfördervorrichtung überwacht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mehrere Halbleiterplättchen (23) aus einer Scheibe (1) hergestellt werden, an deren einer Oberfläche Längs- und Querrillen (2, 3) erzeugt werden, und daß die Längsrillen (2) zentral und die Querrillen (3) stets am gleichen Rillenrand durchgeschnitten werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die die vorgegebene Orientierung auf der Plättchenfördervorrichtung aufweisenden, alle auf einer Oberflächenseite des Halbleiterplättchens (23) angeordneten Elektroden (10,11,12) mit den Kontaktflächen (19) aufweisenden Enden von Zuleitungsdrähten (18) entsprechender geometrischer Anordnung verlötet werden.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Oberflächen der großflächigen Elektroden (10, 11, 12) vor dem Zerschneiden der Scheibe (1) mit Lot überzogen werden.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die an die die Elektroden (10, 11, 12) enthaltende Oberfläche des Halbleiterplättchens angrenzende Stufe zum Lappen (17) derart abgerundet wird, daß überschüssiges Lot auf den Lappen abfließen und sich dort sammeln kann.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Halbleiterplättchen (23) zur Überwachung der Orientierung der Ränder über eine Rampe (20) der Plättchenfördervorrichtung bewegt, falsch orientierte Halbleiterplättchen über Fotozellensignale ermittelt und durch eine senkrecht zur Bewegungsrichtung der Halbleiterplättchen auf sie einwirkende Speiche (24) eines Speichenrades (27) von der Rampe (20) abgeschoben werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Halbleiterplättchen (23) zur Überwachung der Orientierung der Oberflächenseiten an einer sich in Bewegungsrichtung der Halbleiterplättchen verbreiternden, in der Wand (22) der Rampe (20) angebrachten Rippe (21) entlanggeführt werden, deren Abstand von der Rampe (20) kleiner als die Dicke der Halbleiterplättchen (23) und größer als die Dicke des Lappens (17) ist und die die falsch orientierten Plättchen von der Rampe abschiebt.
Hierzu 2 Blatt Zeichnungen 909527/333
DEST23468A 1964-03-06 1965-03-06 Verfahren zur serienmaessigen maschinellen Kontaktierung von Halbleiterbauelementelektroden Pending DE1298637B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB9636/64A GB1036167A (en) 1962-05-25 1964-03-06 Improvements in or relating to semiconductor devices

Publications (1)

Publication Number Publication Date
DE1298637B true DE1298637B (de) 1969-07-03

Family

ID=9875823

Family Applications (1)

Application Number Title Priority Date Filing Date
DEST23468A Pending DE1298637B (de) 1964-03-06 1965-03-06 Verfahren zur serienmaessigen maschinellen Kontaktierung von Halbleiterbauelementelektroden

Country Status (3)

Country Link
US (1) US3440717A (de)
DE (1) DE1298637B (de)
NL (1) NL6502949A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849918B1 (en) * 1965-09-28 2005-02-01 Chou H. Li Miniaturized dielectrically isolated solid state device
US5696402A (en) * 1965-09-28 1997-12-09 Li; Chou H. Integrated circuit device
US7038290B1 (en) 1965-09-28 2006-05-02 Li Chou H Integrated circuit device
NL158025B (nl) * 1971-02-05 1978-09-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.
JPH07201970A (ja) * 1993-12-01 1995-08-04 At & T Global Inf Solutions Internatl Inc 集積回路における浅溝分離
US20040144999A1 (en) * 1995-06-07 2004-07-29 Li Chou H. Integrated circuit device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB902257A (en) * 1959-01-19 1962-08-01 Rauland Corp Semi-conductor assembly
US3047933A (en) * 1958-01-17 1962-08-07 Columbia Broadcasting Syst Inc Crystal diode assembly machine and method therefor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3047933A (en) * 1958-01-17 1962-08-07 Columbia Broadcasting Syst Inc Crystal diode assembly machine and method therefor
GB902257A (en) * 1959-01-19 1962-08-01 Rauland Corp Semi-conductor assembly

Also Published As

Publication number Publication date
US3440717A (en) 1969-04-29
NL6502949A (de) 1965-09-07

Similar Documents

Publication Publication Date Title
DE1514818C3 (de)
DE2142146C3 (de) Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente
DE4000089C2 (de)
DE2826486A1 (de) Lichtemittierende halbleitervorrichtung und verfahren zu ihrer herstellung
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE1639019C3 (de) Steuerbarer Halbleitergleichrichter
DE2554398B2 (de) Kontaktierung einer Lumineszenzdiode
DE3200788C2 (de)
DE2656015A1 (de) Verfahren zum herstellen von halbleiterbauelementen
DE2218230A1 (de) Halbleiterbauelement mit guter Wärmeableitung
DE2454605C2 (de) Halbleiterbauelement
DE1298637B (de) Verfahren zur serienmaessigen maschinellen Kontaktierung von Halbleiterbauelementelektroden
EP0075102B1 (de) Thyristor mit einem Mehrschichten-Halbleiterkörper mit pnpn-Schichtfolge und Verfahren zu seiner Herstellung
DE2716205B2 (de) Elektrolumineszenzanzeigevorrichtung und Verfahren zu deren Herstellung
DE1764171A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE2855706C2 (de)
DE1514742A1 (de) Halbleiteranordnung
DE1514363B1 (de) Verfahren zum Herstellen von passivierten Halbleiterbauelementen
DE2606885B2 (de) Halbleiterbauelement
DE2610539A1 (de) Halbleiterbauelement mit elektrischen kontakten und verfahren zur herstellung solcher kontakte
DE2855972C2 (de) Halbleiteranordnung mit zwei integrierten und antiparallel geschalteten Dioden sowie Verfahren zu ihrer Herstellung
DE1800193A1 (de) Verfahren zum Herstellen von Kontakten
DE102017131077B4 (de) Verfahren zum Erzeugen einer Kontaktierfläche und Kontaktierfläche für die Montage mindestens eines Halbleiterchips auf einem Substrat