DE1514742A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE1514742A1
DE1514742A1 DE19651514742 DE1514742A DE1514742A1 DE 1514742 A1 DE1514742 A1 DE 1514742A1 DE 19651514742 DE19651514742 DE 19651514742 DE 1514742 A DE1514742 A DE 1514742A DE 1514742 A1 DE1514742 A1 DE 1514742A1
Authority
DE
Germany
Prior art keywords
lead wires
wires
base
semiconductor
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651514742
Other languages
English (en)
Inventor
Head Brian Ernest
Shaw Brian Herbert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB378564A external-priority patent/GB1036164A/en
Priority claimed from GB3786/64A external-priority patent/GB1036165A/en
Priority claimed from GB610064A external-priority patent/GB1036166A/en
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1514742A1 publication Critical patent/DE1514742A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Halbleiteranordnung (Zusatz zu Patent .....o......°. (Patentanmeldung ISE/Reg.305.7 vom 20.1.1'965 mit Priorität der Anmeldung Nr. 378b/64 vom 29.1.1964 von Großbritannien Die Erfindung bezieht sich auf Halbleiteranordnungen mit Umhüllung nach dem Hauptpatent, bei denen ein Halbleiterplättchen mit darin erzeugten Elektroden entgegengesetzten Leitungstypsq die auf der gleichen Fläche des Halbleiterplättchens angeordnet sind, mit Lötkontakten auf einem Sockel mit Anschlußdrähten. befestigt sind.
  • Durch die Montage und Umhüllung ist das Halbleiterplättchen gegen mechanische Einwirkung und eine ungünstige Atmosphäre geschützt-und die Anordnung kann mit Zuleitungsdrähten an eine elektrische Schaltung angeschlossen werden.
  • Gegenstand der Erfi%ung ist die Ausbildung es Sockels und ein einfaches und billiges Verfahren zu seiner Herstellung.
  • Es wird gemäß der Erfindung ein Sockel zur Verwendung bei Halbleiteranordnungen nach dem Hauptpatent vorgeschlagen» der eine Dichtung enthält' in die mehrere Drähte so eingebettet sind, daB' sie an beiden Enden herausragen und daß sie eine Reihe von langen Enden und eine Reihe von kurzen Enden bilden und daß die kurzen Enden der Zuleitungsdrähte am Ende so abgeflacht sind, daß diese Abflachungen in einer Ebene und in rechtem Winkel zu der allgemeinen Richtung der langen Drahtenden angeordnet sind und die Abflachungen eine solche Zage zueinander haben, daß sie der Zage der Kontakte des Halbleiterplättchens entsprechen.
  • Es wird ferner ein Verfahre. zur Vorbereitung der Zuleitungsdrähte eines Sockels vorgeschlagen, der sich als Träger für das Plättehen einer Ralbleitervorrchtung mit einer Anzahl von auf einer-Fläche in einer Ebene angeordneten getrennten Kontakten eignet, bei dem die Enden der Drähte, die das Plättchen tragen sollen, so behandelt werden, daß eine Anzahl von ebenen, in einer gemeinsamen Ebene liegenden Flächen erzeugt werden, die eine den Kontakten auf den Plättchen entsprechende Zage zueinander haben, Die Erfindung soll anhand der Figuren näher erläutert werden. Figur 1 zeigt die Seitenansicht eines Sockels mit einer Glasmetalldurchführung, bei dem drei Drahte durch die Abdichtung geführt sind.
  • Figur 2 zeigt die Seitenansicht eines Sockels, der in ein Werkzeug eingeführt ist, mit dem die kurzen Enden der Zuleitun--;sdrähte die richtige Form erhalten.
  • Figur 3a zeigt in Seitenansicht den Sockel, nachdem die Draht: enden die entsprechende Form erhalten haben, Figur 3b zeigt eine Draufsicht auf den Sockel nach Figur Sao Figur 4 zeigt eine Seitenansicht des Sockels mit einem auf den Drahtenden angebrachten Halbleiterplattcheno
    Schleifrad 4 über die Flächen Das über die ebene Stirnfläche des Werkzeugs überstehende Material der Zuleitungsdrähte wird so entfernt, so daß der Sockel danach aussieht, wie dies in Figur 3a in Seitenansicht und Figur 3b in Draufsicht dargestellt ist. Die verformten Zuleitungsdrähte sind in Figur 3b von oben zu sehen. Dabei wurden die Abflachungen 5, die in einer gemeinsamen Ebene angeordnet sind und zwar in rechtem Winkel zur allgemeinen Richtung der langen Enden der Zuleitungsdrähte, an den Drahtenden erzeugt. Die Abflachungen haben zueinander die gleiche Zage wie die Kontaktzonen des Transistors, der darauf angeordnet werden soll. Die relative Zage der Abflachungen ist durch die Form der Ausnehmung im Werkzeug 3 bestimmt. Y Nach der Entfernung aus dem Werkzeug wird der Sockel in eine Glanzätzlösung eingetaucht, um den Grat zu entfernen und die metallische Oberfläche für die nachfolgende Plattierung geeignet zu machen. Die Plattierung wird in bekannter Weise durchgeführt und dabei Nickel, Gold oder ein anderes geeignetes Material auf die freiliegenden Metalli:-,ZÄ*,chen aufplattiert.
  • Die Abflachungen 5 können vor dem-Verbinden mit den Kontakten des Transistorplättchens mit Lot überzogen werden.
  • In Figur 4 ist eine Seitenansicht eines Sockels mit einem Transi-.storplättchen dargestellt, das mit dem Sockel verbunden istg wie dies im Hauptpatent beschrieben ist.
  • Das Verfahren zur Verformung des Sockels ist nicht auf Sockel mit drei Zuleitungsdrähten beschränkt. Es kann z.Bn auch ein Sockel mit acht Zuleitungsdrähten, als auch ein solcher mit zwei Zuleitungsdrähten nach dem genannten Verfahren vorbereitet werden. Solche verschiedene Sockel können auch bei anderen Halbleiteranordnungen verwendet werden, wie z.B. bei Festkörperschaltungen, integrierten Schaltungen, gesteuerten Siliziumgleichrichtern und Dioden. Es ist möglich, drei Enden der Zuleitungsdrähteg die aus der ebenen Stirnfläche des Werkzeugs herausstehen, auch in anderer Weise als durch Schleifen zu entfernen, beispielsweise durch ein elektrolytisches Verfahren oder durch Schneiden.
  • Anstelle von Gläsdurchführungen können auch Keramikdurchführungen oder Kunststoffdurchführungen mit Metallrand verwendet werden und das Verfahren ist nicht beschränkt auf das Bearbeiten der Enden von Zuleitungsdrähteno In der obigen Beschreibung ist ein Werkzeug angegeben, mit dem zwei Verfahrensschritte durchgeführt werden und zwar das Biegen der Drähte in eine bestimmte Form und die Entfernung des unerwünschten Materials von den Enden dieser Drahte. Es können jedoch auch zwei Werkzeuge verwendet werden, welche diese beiden Verfahrensschritte nacheinander ausführen.
  • Die beschriebenen und dargestellten Ausführungsbeispiele sollen jedoch. keine. Beschränkung des Erfindungsgedankens bedeuten.

Claims (1)

  1. Patentansprüches 1.) Halbleiteranordnung mit Umhüllung, bei der ein Halbleiterplättchen mit darin erzeugten Elektroden entgegengesetzten Zeitungstyps, die auf der gleichen Fläche des Halbleiterplättchens angeordnet sind, mit Lötkontakten auf einem Sockel mit Anschlußdrähten bestigt ist nach Patent ............ (Patentanmeldung ISE/&eg.-3057 vom 20.1.1965), dadurch gekennzeichnet, ä&der Sockel aus einer Isolierdurchführung mit einer Anzahl von Drähten besteht, die auf beiden Seiten aus der Durchführung so herausragen, daß auf einer Seite lange Enden und auf der anderen Seite kurze Enden vorhanden sind, daß die kurzen Enden der Zuleitungsdrähte in einer gemeinsamen Ebene liegende Abflachungen besitzen, die in rechtem Winkel zu der allgemeinen Richtung der langen Enden angeordnet ist/ und daß die Abflachungen eine solche relative Zage zueinander haben, daß sie den auf dem Halbleiterplättchen angeordneten Kontakten entpfsrechen. 2.) Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Sockel eine Glas-Metall-Abdichtung enthält. 3.) Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Sockel eine Keramik-Metall-Abdichtung enthält, 4.) Halbleiteranordnung nach Anspruch -1, dadurch gekennzeichnet, daß der Sockel eine Kunststoff-Metall-Abdichtung enthält. 5.) Verfahren zum Behandeln der Zuleitungsdrähte des Sockels für eine Halbleiteranordnung nach ,Anspruch 1 bis 4, dadurch gekennzeichnet, daß an den Enden der Drähte, an denen das Plättchen befestigt werden soll, eine Anzahl von in einer Ebene angeordneten Abflachungen erzeugt wird, deren gegenseitige Zage der Lage der Kontakte auf dem Halbleiterplättchen entspricht. 6ö) Verfahren nach .Anspruch 5' dadurch gekennzeichnete daß der Sockel in die Ausnehmung eines Werkzeugs eingeführt - und dadurch die Zuleitungsdrähte in eine gewünschte Form gebogen werden. 7.) Verfahren nach Anspruch 5' dadurch gekennzeichnete daß ein -- Werkzeug verwendet wird, das eine ebene Oberfläche hat' in der ein Loch angeordnet ist, durch das die Enden der Zuleitungsdrähte herausragen und daß Mittel vorgesehen sind, um die herausragenden Teile der Zuleitungsdrähte zu entfernen. 8.-). Verfahren nach Anspruch-6 und 7, dadurch gekennzeichnet' .daß das Biegen und Entfernen der Enden der Zuleitungsdrähte mit ein und demselben Werkzeug vorgenommen wird, bei dem das Loch in der Ausnehmung angeordnet isto
DE19651514742 1964-01-29 1965-02-06 Halbleiteranordnung Pending DE1514742A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB378564A GB1036164A (en) 1962-04-16 1964-01-29 Improvements in or relating to semiconductor devices
GB3786/64A GB1036165A (en) 1962-05-25 1964-01-29 Improvements in or relating to semiconductor devices
GB610064A GB1036166A (en) 1964-02-13 1964-02-13 Improvements in or relating to semiconductor devices

Publications (1)

Publication Number Publication Date
DE1514742A1 true DE1514742A1 (de) 1969-08-14

Family

ID=27254326

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1514736A Expired DE1514736C3 (de) 1964-01-29 1965-01-21 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE19651514742 Pending DE1514742A1 (de) 1964-01-29 1965-02-06 Halbleiteranordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE1514736A Expired DE1514736C3 (de) 1964-01-29 1965-01-21 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen

Country Status (4)

Country Link
US (1) US3324357A (de)
BE (1) BE659624A (de)
DE (2) DE1514736C3 (de)
NL (3) NL6501141A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2238121A1 (de) * 1971-08-11 1973-03-01 Philips Nv Verfahren zum bilden von flachen oberseiten an drahtfoermigen stromleitern, die durch den glasboden der grundplatte eines bauelementengehaeuses gefuehrt sind

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514881C3 (de) * 1965-10-15 1975-05-28 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Kontaktieren eines Halbleiterbauelementes
US3474358A (en) * 1966-01-18 1969-10-21 Sanders Associates Inc Multiple-path electronic component
US3437883A (en) * 1966-12-09 1969-04-08 Bunker Ramo Micromodular electronic package utilizing cantilevered support leads
GB1258580A (de) * 1967-12-28 1971-12-30
US3636619A (en) * 1969-06-19 1972-01-25 Teledyne Inc Flip chip integrated circuit and method therefor
US3909319A (en) * 1971-02-23 1975-09-30 Shohei Fujiwara Planar structure semiconductor device and method of making the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2668867A (en) * 1952-03-21 1954-02-09 Vitro Corp Of America Photocell construction
US2799814A (en) * 1953-09-01 1957-07-16 Sylvania Electric Prod Germanium photodiode
US2965962A (en) * 1954-12-07 1960-12-27 Rca Corp Hermetic seal and method of making the same
US2888736A (en) * 1955-03-31 1959-06-02 Raytheon Mfg Co Transistor packages
US2897377A (en) * 1955-06-20 1959-07-28 Rca Corp Semiconductor surface treatments and devices made thereby
US2862160A (en) * 1955-10-18 1958-11-25 Hoffmann Electronics Corp Light sensitive device and method of making the same
US3021461A (en) * 1958-09-10 1962-02-13 Gen Electric Semiconductor device
US2948835A (en) * 1958-10-21 1960-08-09 Texas Instruments Inc Transistor structure
US3225416A (en) * 1958-11-20 1965-12-28 Int Rectifier Corp Method of making a transistor containing a multiplicity of depressions
DE1154874C2 (de) * 1960-04-26 1964-04-09 Heinrich Menzel Transistor fuer Hochfrequenzschaltungen
US3159775A (en) * 1960-11-30 1964-12-01 Sylvania Electric Prod Semiconductor device and method of manufacture
NL272139A (de) * 1960-12-15 1900-01-01
US3241010A (en) * 1962-03-23 1966-03-15 Texas Instruments Inc Semiconductor junction passivation
US3178621A (en) * 1962-05-01 1965-04-13 Mannes N Glickman Sealed housing for electronic elements
US3184658A (en) * 1962-05-22 1965-05-18 Texas Instruments Inc Semiconductor device and header combination
US3271625A (en) * 1962-08-01 1966-09-06 Signetics Corp Electronic package assembly
US3239719A (en) * 1963-07-08 1966-03-08 Sperry Rand Corp Packaging and circuit connection means for microelectronic circuitry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2238121A1 (de) * 1971-08-11 1973-03-01 Philips Nv Verfahren zum bilden von flachen oberseiten an drahtfoermigen stromleitern, die durch den glasboden der grundplatte eines bauelementengehaeuses gefuehrt sind

Also Published As

Publication number Publication date
US3324357A (en) 1967-06-06
NL6501141A (de) 1965-07-30
BE659624A (de) 1965-08-12
NL6501142A (de) 1965-07-30
DE1514736C3 (de) 1975-10-30
DE1514736B2 (de) 1975-03-20
DE1514736A1 (de) 1969-02-20
NL6501745A (de) 1965-08-16

Similar Documents

Publication Publication Date Title
EP0092086B1 (de) Anschlussvorrichtung für ein plattenförmiges elektrisches Gerät
DE1514742A1 (de) Halbleiteranordnung
DE2333273C2 (de) Elektrischer Verbinder zum Anschluß von Schaltungen auf Karten
DE9305285U1 (de) Leiterplatte
DE1916554A1 (de) Halbleiter-Anordnung und Verfahren zu ihrer Herstellung
DE1292755B (de) Verfahren zum serienmaessigen Sockeln und Gehaeuseeinbau von Halbleiterbauelementen
EP0042137A2 (de) Verfahren zum Anbringen und Befestigen von parallel zueinander verlaufenden Stromzuführungsdrähten an gegenüber befindlichen Seitenflächen elektrischer Bauelemente
DE2855972C2 (de) Halbleiteranordnung mit zwei integrierten und antiparallel geschalteten Dioden sowie Verfahren zu ihrer Herstellung
DE2356840A1 (de) Verlaengerungsvorrichtung fuer kontaktelemente von elektrischen steckverbindungen
DE1514881C3 (de) Verfahren zum Kontaktieren eines Halbleiterbauelementes
DE1514363B1 (de) Verfahren zum Herstellen von passivierten Halbleiterbauelementen
DE1227965C2 (de) Mikrominiaturisierte Schaltungsanordnung
DE2008342A1 (de) Mehrpolige Steckvorrichtung fur elek trische Leitungsverbindungen
DE1614567C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19750316A1 (de) Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten
DE1277446B (de) Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement
DE2206401A1 (de) Steckerleiste
DE1285581C2 (de) Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung
DE2030809A1 (de) Halbleiter-Anordnung
DE2057126C3 (de) Anordnung und Verfahren zur Kontaktierung von Halbleiterbauelementen
DE1564443C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102023129060A1 (de) Anschlussklemme
DE1258235B (de) Verfahren zur Herstellung einer, die Sperrspannungsfestigkeit erhoehenden Randzonenprofilierung von Siliziumscheiben
DE2118431A1 (de) Kontakt für Halbleiterbauteile
DE1589561A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen oder mit Halbleiterkoerpern bestueckten Schaltungen