DE19750316A1 - Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten - Google Patents

Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten

Info

Publication number
DE19750316A1
DE19750316A1 DE1997150316 DE19750316A DE19750316A1 DE 19750316 A1 DE19750316 A1 DE 19750316A1 DE 1997150316 DE1997150316 DE 1997150316 DE 19750316 A DE19750316 A DE 19750316A DE 19750316 A1 DE19750316 A1 DE 19750316A1
Authority
DE
Germany
Prior art keywords
chip
semiconductor
semiconductor wafer
wafer
passive side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1997150316
Other languages
English (en)
Inventor
Joerg Borchert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997150316 priority Critical patent/DE19750316A1/de
Priority to PCT/DE1998/003228 priority patent/WO1999026287A1/de
Publication of DE19750316A1 publication Critical patent/DE19750316A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer Chipkarte sowie einen Halbleiter-Chip, der insbesondere zur Verwendung in einer Chipkarte bestimmt ist.
Im Stand der Technik sind Chipkarten bekannt, die einen aus Silizium hergestellten Chip aufweisen. Bei den im Stand der Technik bekannten Chipkarten ist von Nachteil, daß die Kom­ plexität der auf dem Chip untergebrachten elektrischen Schal­ tung limitiert ist, weil die maximale Größe des Chips auf ca. 25 mm2 begrenzt ist.
Es ist daher Aufgabe der Erfindung, eine Chipkarte sowie ein Verfahren zur Herstellung einer Chipkarte bereitzustellen, mit dem sich intelligentere Chipkarten herstellen lassen. Es ist weiterhin Aufgabe der Erfindung, einen Halbleiter-Wafer bzw. einen daraus hergestellten Halbleiter-Chip bereitzustel­ len, mit dem sich intelligentere Chipkarten herstellen las­ sen.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß das Verfahren zur Herstellung einer Chipkarte die folgenden Schritte aufweist
  • - Vorsehen eines Halbleiter-Wafers mit einer aktiven Seite und mit einer passiven Seite,
  • - Einbringen von großflächigen elektrisch aktiven Struktu­ ren in die aktive Seite, und zwar mittels bekannter Ver­ fahren wie z. B. Dotierung,
  • - Glätten der aktiven Seite des Halbleiter-Chips insbe­ sondere mit einem CMP-Verfahren,
  • - Aufbringen einer reversiblen Klebstoffschicht auf die ak­ tive Seite,
  • - Aufbringen des Halbleiter-Wafers auf einen Handling- Wafer, und zwar derart, daß die Klebstoffschicht zwischen der aktiven Seite des Halbleiter-Wafers und dem Handling- Wafer gelegen ist,
  • - Abtragen der passiven Seite des Halbleiter-Wafer bis auf eine Dicke von circa 100 Mikrometern oder weniger,
  • - Aufteilen des Halbleiter-Wafers in wenigstens einen Halb­ leiter-Chip, insbesondere durch ein mechanisches Verfah­ ren wie Sägen und/oder durch ein thermisches Verfahren wie Laserschneiden, wobei der Handling-Wafer dabei vor­ zugsweise nicht zerstört wird,
  • - Lösen der Verbindung zwischen Handling-Chip und Halblei­ ter-Chip durch Passivierung der Klebstoffschicht,
  • - Aufbringen des Halbleiter-Chips auf einen Chipkartenträ­ ger, und zwar derart, daß die passive Seite dem Chip­ kartenträger zugewandt ist,
  • - Herstellen der vollständigen Chipkarte.
Mit dem erfindungsgemäßen Verfahren lassen sich Chipkarten mit besonders großflächig ausgebildeten Halbleiter-Chips ver­ sehen, wobei auf dem Halbleiter-Chip umfangreiche Schaltungs­ strukturen und sogar großflächige Speicheranordnungen vorge­ sehen werden können.
Die folgenden Schritte des erfindungsgemäßen Verfahrens:
  • - Lösen der Verbindung zwischen Handling-Chip und Halblei­ ter-Chip durch Passivierung der Klebstoffschicht,
  • - Aufbringen des Halbleiter-Chips auf einen Chipkartenträ­ ger, und zwar derart, daß die passive Seite dem Chip­ kartenträger zugewandt ist,
können auch gleichzeitig oder in vertauschter Reihenfolge durchgeführt werden, um eine flexible und genaue Herstellung zu gewährleisten.
Die Erfindung beruht auf der Erkenntnis, daß die Größe der im Stand der Technik bekannten Chips und damit deren Komplexität durch deren Stärke begrenzt war. Chipkarten werden nämlich im Betrieb häufig Biegebelastungen ausgesetzt, die sich auf den in der Chipkarte eingelagerten Chip übertragen. Bei dem im Stand der Technik bekannten Stärken von circa 150 Mikrometern bis 185 Mikrometern der verwendeten Chips können bei einer Durchbiegung der Karte gerade in den Oberflächenbereichen des Chips Zugspannungen entstehen, die zur einer Rißbildung im Chip führen. Bei einer Ausbildung des Chips mit einer gerin­ geren Stärke entstehen bei einer ansonsten gleichen Durchbie­ gung der Chipkarte geringere Zugspannungen in Ober­ flächenbereichen des Chips, so daß die Rißgefahr verringert wird. Bei dem erfindungsgemäßen Verfahren lassen sich Chips mit einer Stärke von deutlich weniger als 100 Mikrometern herstellen, was große Chipabmessungen gestattet.
Dabei ist durch das Glätten der aktiven Seite des Halbleiter- Wafers und durch das großflächige Einbringen von elektrisch aktiven Strukturen in die aktive Seite ein zuverlässiges Vor­ sehen der elektrisch aktiven Strukturen im Halbleiter-Wafer möglich. Wenn nachfolgend der so strukturierte Halbleiter- Wafer mit einer reversiblen Klebstoffschicht an seiner akti­ ven Seite auf einem Handling-Wafer befestigt wird, läßt sich die passive Seite des Halbleiter-Chips bequem und einfach ab­ tragen. Gemäß der Erfindung kann der Halbleiter-Chip auf der passiven Seite bis zu einer Dicke von 20 Mikrometern bis 50 Mikrometern abgetragen werden. Dadurch läßt sich sogar ein folienartiger Halbleiter-Chip herstellen.
Anschließend kann der so ausgedünnte Halbleiter-Wafer nach auf dem Halbleiter-Wafer in einzelne Halbleiter-Chips aufge­ teilt werden, die auf einen Chipkartenträger oder direkt in eine Chipkarte eingebracht werden, wobei die passive Seite einer Seite des Chipkartenträgers zugewandt ist. Vorzugsweise bereits vor dem Einbringen des Halbleiter-Chips auf einen Chipkartenträger wird die Verbindung zwischen dem Handling- Chip und dem Halbleiter-Chip durch Passivierung der Kleb­ stoffschicht gelöst.
Die Chipkarte kann durch Umspritzen des Halbleiter-Chips oder durch Laminierverfahren fertiggestellt werden. Der Halblei­ ter-Chip kann bedingt durch die günstigen mechanischen Eigen­ schaften fast die gesamte Fläche der Chipkarte nutzen.
Das Abtragen der passiven Seite des Halbleiter-Wafers kann dabei wenigstens teilweise mittels chemischem und/oder mecha­ nischem Dünnschleifen erfolgen. In einem Endschritt des Ab­ tragens des Halbleiter-Wafers kann das Abtragen auch auf we­ nigstens naßchemische Weise erfolgen. Ein Vorteil des Abtra­ gens auf naßchemische Weise besteht im wesentlichen darin, daß der Halbleiter-Wafer beim Abtragen sehr geringen extern aufgebrachten mechanischen Spannung ausgesetzt ist, was des­ sen Haltbarkeit verbessert.
Eine erfindungswesentliche Grundidee besteht darin, den Halb­ leiter-Wafer durch Rückseitenätzung auf Folienstärke zu redu­ zieren, so daß Silizium als Basismaterial seine spröden Mate­ rialeigenschaften verliert. Diese Rückseitenätzung auf wenige Mikrometer erlaubt die Herstellung von Siliziumfolien, die dann als Bauelement-Folien beispielsweise in die Kartenpro­ duktion eingehen. Die Folie ist dann Teil der Chipkarte. Die Chipkarte übernimmt die Aufgabe des Gehäuses, so daß Chipgrö­ ßen möglich sind, die theoretisch bis nahe zur Kartengröße gehen können. Die Folie wird danach durch nur formschlüssig ausgeführte elektrische Kontakte mit der Außenwelt verbunden. Dabei können die Kontakte aufgedruckt sein, mit einer BGA- Technik ausgeführt sein oder als Modul vorgesehen sein. Die elektrischen Kontakte haben dann nur noch die Funktion von Anschlüssen und nicht mehr die einer mechanischen Schutzfunk­ tion, wie bei den heute verwendeten Modulen.
Die Erfindung umfaßt auch einen Halbleiter-Chip insbesondere zur Verwendung in einer Chipkarte, der eine Dicke von weniger als circa 100 Mikrometern aufweist, wobei der Halbleiter-Chip durch ein erfindungsgemäßes Verfahren hergestellt ist, daß insbesondere die folgenden Schritte aufweist:
  • - Vorsehen eines Halbleiter-Wafers mit einer großflächigen aktiven Seite,
  • - Glätten der aktiven Seite des Halbleiter-Wafers insbe­ sondere mit einem CMP-Verfahren,
  • - Einbringen von elektrisch aktiven Strukturen in die akti­ ve Seite mittels Dotierung,
  • - Aufbringen einer reversiblen Klebstoffschicht auf die ak­ tive Seite,
  • - Aufbringen des Halbleiter-Chips auf einen Handling-Chip, und zwar derart, daß die Klebstoffschicht zwischen dem Halbleiter-Chip und dem Handling-Chip liegt,
  • - Abtragen der passiven Seite des Halbleiter-Chips bis auf eine Stärke von circa 100 Mikrometern.
Der erfindungsgemäße Halbleiter-Wafer kann nachfolgend in we­ nigstens einen Halbleiter-Chip aufgeteilt werden, insbesonde­ re durch ein mechanisches Verfahren wie Sägen und/oder durch ein thermisches Verfahren wie Laserschneiden, wobei der Hand­ ling-Wafer dabei vorzugsweise nicht zerstört wird.
Dabei kann nach dem Schritt des Abtragens der passiven Seite des Halbleiter-Chips bis auf eine Stärke von 100 Mikrometern der Schritt des Abtragens der passiven Seite von einer Stärke von 20 Mikrometern bis 50 Mikrometern vorgesehen sein, wobei das Abtragen wenigstens teilweise mittels chemischem und/oder mechanischem Dünnschleifen oder auch wenigstens auch teilwei­ se auf naßchemische Weise erfolgen kann.
Der erfindungsgemäße Halbleiter-Chip zeichnet sich durch eine hohe mechanische Flexibilität aus.
Die Erfindung ist in der Zeichnung anhand von Ausführungs­ beispielen dargestellt.
Fig. 1 zeigt eine erfindungsgemäße Chipkarte im Quer­ schnitt,
Fig. 2 zeigt eine weitere erfindungsgemäße Chipkarte im Querschnitt, und
Fig. 3 zeigt einen Querschnitt durch einen erfindungs­ gemäßen Halbleiter-Chip.
Fig. 1 zeigt einen Querschnitt durch eine erfindungsgemäße Chipkarte 1, die sich in einen Kartenkörper 2, in eine Chip­ folie 3 und in einen Kontaktbereich 4 gliedert. Die Chipfolie 3 ist dabei in einer Gießtechnik mit Kunststoff umspritzt.
Der Kartenkörper 2 ist einstückig ausgeführt, so daß die Chipfolie 3 im wesentlichen vollständig vom Kartenkörper um­ hüllt ist. Der Kontaktbereich 4 ist formschlüssig im Karten­ körper 2 vorgesehen und stellt die Verbindung zwischen der Chipfolie 3 und der Außenwelt dar. Dabei übernehmen elektri­ sche Kontakte 5, die in ein Modul 6 eingesetzt sind, die elektrische Verbindung. Aufgrund der dünnen Ausbildung der Chipfolie 3 ist die Chipkarte 1 hochflexibel und kann in wei­ tem Ausmaß durchgebogen werden, ohne daß die Chipfolie 3 in einem ihrer Oberflächenbereiche Risse zeigt.
Fig. 2 zeigt eine weitere erfindungsgemäße Chipkarte 10, die in ihren wesentlichen Teilen der Chipkarte 1 aus Fig. 1 ent­ spricht. Den gleichen Bestandteilen sind daher gleiche Be­ zugsziffern gegeben. Abweichend von Fig. 1 ist die Chipfolie 3 ist in einer Laminiertechnik fertiggestellt worden.
Im Unterschied zur Chipkarte 1 weist die Chipkarte 10 einen Kartenkörper 11 auf, der mehrschichtig aufgebaut ist. Dazu weist der Kartenkörper 11 eine Tragschicht 12 an der Unter­ seite des Kartenkörper sowie eine Deckschicht 13 an der Ober­ seite des Kartenkörpers 11 auf. Die Chipfolie 3 ist zwischen der Tragschicht 12 und der Deckschicht 13 angeordnet, wobei in Randbereichen des Kartenkörpers 11 Laminierfolien 14 als Verbindungsbereiche vorgesehen sind, um den Kartenkörper 11 vollständig geschlossen zu gestalten.
Bei der Herstellung der Chipkarte 10 wird die Chipfolie 3 mit ihrer passiven Seite auf der Tragschicht 12 befestigt. Dar­ aufhin werden die Laminierfolien 14 und schließlich die Deck­ schicht 13 auf die Chipfolie 3 und die Tragschicht 12 aufge­ bracht. In einem abschließenden Schritt wird der Kontaktbe­ reich 4 in die Deckschicht 13 eingesetzt.
Fig. 3 zeigt einen erfindungsgemäßen Halbleiter-Chip 20, der über eine Klebstoffschicht 21 auf einem Halbleiter-Chip 22 befestigt ist. Dabei ist eine aktive Seite des Halbleiter- Chips 20 dem Halbleiter-Chip 22 zugewandt, während eine pas­ sive Seite des Halbleiter-Chips 20 vom Halbleiter-Chip 22 wegweist. In der aktiven Seite des Halbleiter-Chips 20 ist eine elektrisch aktive Struktur vorgesehen, daß durch eine dünne Strichlinie angedeutet ist.

Claims (8)

1. Verfahren zur Herstellung einer Chipkarte (1; 10), das die folgenden Schritte aufweist:
  • - Vorsehen eines Halbleiter-Wafers (20) mit einer akti­ ven Seite und einer passiven Seite,
  • - Einbringen von elektrisch aktiven Strukturen in die aktive Seite insbesondere mittels Dotierung,
  • - Glätten der aktiven Seite des Halbleiter-Wafers (20) insbesondere mit einem CMP-Verfahren,
  • - Aufbringen einer reversiblen Klebstoffschicht (21) auf die aktive Seite,
  • - Aufbringen des Halbleiter-Wafers (20) auf einen Hand­ ling-Wafer (22), und zwar derart, daß die Klebstoff­ schicht (21) zwischen dem Halbleiter-Wafer (20) und dem Handling-Wafer (22) liegt,
  • - Abtragen der passiven Seite des Halbleiter-Wafer (20) bis auf eine Dicke von ca. 100 µm oder weniger,
  • - Aufteilen des Halbleiter-Wafers (20) in wenigstens ei­ nen Halbleiter-Chip (3),
  • - Lösen der Verbindung zwischen Handling-Wafer (22) und Halbleiter-Chip (3) durch Passivierung der Klebstoff­ schicht (21),
  • - Aufbringen des Halbleiter-Chips (3) auf einen Chip­ kartenträger (12), und zwar derart, daß die passive Seite dem Chipkartenträger (12) zugewandt ist.
2. Verfahren zur Herstellung einer Chipkarte gemäß An­ spruch 1, dadurch gekennzeichnet, daß nach dem Schritt des Abtragens der passiven Seite des Halbleiter-Chips (3; 20) bis auf eine Dicke von ca. 100 µm der Schritt des Abtragens der passiven Seite des Halblei­ ter-Chips (3; 20) bis auf eine Dicke von ca. 20 µm bis 50 µm vorgesehen ist.
3. Verfahren zur Herstellung einer Chipkarte gemäß An­ spruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß Schritt des Abtragens der passiven Seite des Halbleiter- Chips (3; 20) wenigstens teilweise mittels chemischem und/oder mechanischem Dünnschleifen erfolgt.
4. Verfahren zur Herstellung einer Chipkarte gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß Schritt des Abtragens der passiven Seite des Halbleiter- Chips (3; 20) wenigstens teilweise auf naßchemische Weise erfolgt.
5. Halbleiter-Chip, insbesondere zur Verwendung in einer Chipkarte, mit einer Dicke von weniger als ca. 100 µm, hergestellt durch ein Verfahren, das die folgenden Schritte aufweist:
  • - Vorsehen eines Halbleiter-Wafers (20) mit einer akti­ ven Seite und einer passiven Seite,
  • - Einbringen von elektrisch aktiven Strukturen in die aktive Seite insbesondere mittels Dotierung,
  • - Glätten der aktiven Seite des Halbleiter-Wafers (20) insbesondere mit einem CMP-Verfahren,
  • - Aufbringen einer reversiblen Klebstoffschicht (21) auf die aktive Seite,
  • - Aufbringen des Halbleiter-Wafers (20) auf einen Hand­ ling-Wafer (22), und zwar derart, daß die Klebstoff­ schicht (21) zwischen dem Halbleiter-Wafer (20) und dem Handling-Wafer (22) liegt,
  • - Abtragen der passiven Seite des Halbleiter-Wafer (20) bis auf eine Dicke von ca. 100 µm oder weniger,
  • - Aufteilen des Halbleiter-Wafers (20) in wenigstens ei­ nen Halbleiter-Chip (3).
6. Halbleiter-Chip nach Anspruch 5, dadurch gekennzeichnet, daß das Verfahren zu seiner Herstellung nach dem Schritt des Abtragens der passiven Seite des Halbleiter-Wafers (20) bis auf eine Dicke von ca. 100 µm der Schritt des Abtra­ gens der passiven Seite des Halbleiter-Wafers (20) bis auf eine Dicke von ca. 20 µm bis 50 µm vorgesehen ist.
7. Halbleiter-Chip nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, daß bei dem Verfahren zu seiner Herstellung der Schritt des Abtragens der passiven Seite des Halbleiter-Wafers (20) wenigstens teilweise mittels chemischem und/oder mechani­ schem Dünnschleifen erfolgt.
8. Halbleiter-Chip nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß bei dem Verfahren zu seiner Herstellung der Schritt des Abtragens der passiven Seite des Halbleiter-Wafers (20) wenigstens teilweise auf naßchemische Weise erfolgt.
DE1997150316 1997-11-13 1997-11-13 Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten Ceased DE19750316A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1997150316 DE19750316A1 (de) 1997-11-13 1997-11-13 Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten
PCT/DE1998/003228 WO1999026287A1 (de) 1997-11-13 1998-11-05 Siliziumfolie als träger von halbleiterschaltungen als teil von karten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997150316 DE19750316A1 (de) 1997-11-13 1997-11-13 Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten

Publications (1)

Publication Number Publication Date
DE19750316A1 true DE19750316A1 (de) 1999-05-27

Family

ID=7848626

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997150316 Ceased DE19750316A1 (de) 1997-11-13 1997-11-13 Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten

Country Status (2)

Country Link
DE (1) DE19750316A1 (de)
WO (1) WO1999026287A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19931240A1 (de) * 1999-07-07 2001-01-25 Infineon Technologies Ag Chipkarte
WO2004010479A1 (de) * 2002-07-19 2004-01-29 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung Wiederverwendbarer trägerwafer und verfahren zur herstellung desselben

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001222751A (ja) * 2000-02-14 2001-08-17 Toshiba Electric Appliance Co Ltd 自動販売機温度制御装置
JP3604988B2 (ja) 2000-02-14 2004-12-22 シャープ株式会社 半導体装置およびその製造方法
DE10113769A1 (de) * 2001-03-21 2002-10-02 Infineon Technologies Ag Halbleiterchip

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
US5689136A (en) * 1993-08-04 1997-11-18 Hitachi, Ltd. Semiconductor device and fabrication method
US5733814A (en) * 1995-04-03 1998-03-31 Aptek Industries, Inc. Flexible electronic card and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19931240A1 (de) * 1999-07-07 2001-01-25 Infineon Technologies Ag Chipkarte
DE19931240C2 (de) * 1999-07-07 2001-08-02 Infineon Technologies Ag Chipkarte
WO2004010479A1 (de) * 2002-07-19 2004-01-29 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung Wiederverwendbarer trägerwafer und verfahren zur herstellung desselben

Also Published As

Publication number Publication date
WO1999026287A1 (de) 1999-05-27

Similar Documents

Publication Publication Date Title
EP0978093B1 (de) Chipkarte, verfahren zur herstellung einer chipkarte und halbleiterchip zur verwendung in einer chipkarte
DE69331416T2 (de) Verbindungsstruktur fur integrierte schaltung und verfahren zu deren herstellung
DE69511241T2 (de) Verfahren zur herstellung integrierter schaltungsbauelemente
EP0944922B1 (de) Verfahren zur Herstellung eines Chip-Moduls
DE102004011702B4 (de) Verfahren zur Herstellung eines Kartenkörpers für eine kontaktlose Chipkarte
DE3029667A1 (de) Traegerelement fuer einen ic-baustein
EP3970210A1 (de) Verfahren zur herstellung eines ein trägersubstrat aufweisenden displays, ein nach diesem verfahren hergestelltes trägersubstrat sowie ein für ein flexibles display bestimmtes deckglas
DE19962763A1 (de) Verfahren zum Vereinzeln eines Wafers
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE19757269B4 (de) Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats
DE102006037532A1 (de) Verfahren zur Erzeugung einer elektrischen Funktionsschicht auf einer Oberfläche eines Substrats
DE10014620A1 (de) Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
EP0865081A2 (de) Verfahren zum Herstellen von elektronischen Elementen
DE3855197T2 (de) Verfahren zum Plazieren einer elektronischen Komponente und seiner elektronsichen Verbindungen auf einer Unterlage
DE102021207413A1 (de) Trägerplatten-entfernungsverfahren
DE19750316A1 (de) Siliziumfolie als Träger von Halbleiterschaltungen als Teil von Karten
DE60002328T2 (de) Vorrichtung und hestellungsverfahren von vorrichtungen mit zumindest einer ic au
DE102006027283A1 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE112011105215B4 (de) Bauelementträgerverbund und Verfahren zur Herstellung einer Mehrzahl von Bauelementträgerbereichen
EP0852774B1 (de) Chipmodul
DE10029035C1 (de) Verfahren zur Bearbeitung eines Wafers
DE19958328A1 (de) Verfahren zum Herstellen einer elektrischen Verbindung zwischen Chip-Kontaktelemente-Einheiten und externen Kontaktanschlüssen
DE10209204B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE1514742A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8131 Rejection