DE60002328T2 - Vorrichtung und hestellungsverfahren von vorrichtungen mit zumindest einer ic au - Google Patents

Vorrichtung und hestellungsverfahren von vorrichtungen mit zumindest einer ic au Download PDF

Info

Publication number
DE60002328T2
DE60002328T2 DE60002328T DE60002328T DE60002328T2 DE 60002328 T2 DE60002328 T2 DE 60002328T2 DE 60002328 T DE60002328 T DE 60002328T DE 60002328 T DE60002328 T DE 60002328T DE 60002328 T2 DE60002328 T2 DE 60002328T2
Authority
DE
Germany
Prior art keywords
chip
carrier
welding
plot
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60002328T
Other languages
English (en)
Other versions
DE60002328D1 (de
Inventor
Bernard Calvas
Jean-Christophe Fidalgo
Philippe Patrice
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus SA filed Critical Gemplus SA
Publication of DE60002328D1 publication Critical patent/DE60002328D1/de
Application granted granted Critical
Publication of DE60002328T2 publication Critical patent/DE60002328T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

  • Die Erfindung betrifft eine elektronische Vorrichtung mit einem mit Plots ausgerüsteten Chip und einem überdicken Verbindungsbereich eines Trägers, in der insbesondere die Verbindung durch Schweißen durch die Plots oder den Träger realisiert wird.
  • In manchen Bereichen, darunter dem der Chipkarten, ist es notwendig, die Montage eines Mikroschaltkreises oder Chips auf einem relativ dünnen und flexiblen Träger zu realisieren. Im Fall der Chipkarten ist es einerseits notwendig, dass das Vorhandensein des Chips keine Überdicke über einen von den internationalen Normen festgelegten Grenzwert (derzeitig auf 50 μm festgelegt) hinaus hervorruft und andererseits, dass die Montage des Chips ausreichend sicher ist, um eine dauerhafte Nutzung selbst dann zu ermöglichen, wenn die Karte relativ hohen Knick- und Biege-Beanspruchungen ausgesetzt ist.
  • Herkömmlicherweise sieht man davon ab, eine zu hohe Überdicke hervorzurufen, indem der Chip in einer zu diesem Zweck in der Stärke des Trägers ausgesparten Aushöhlung untergebracht wird.
  • 1 zeigt schematisch eine Montage eines Chips 6 auf einem zur Bildung einer Chipkarte bestimmten Träger 2. Der Chip 6 wird fast integral in einer Aushöhlung 3 derartig untergebracht, das seine Stärke in der des Trägers 2 inbegriffen ist. Der Chip 6 weist an den Rändern der nach außen gerichteten Fläche eine Anordnung von Verbindungsplots 5 auf. Diese Plots 5 sind durch Drähte 9 an jeweilige Kontakte 7 des Trägers angeschlossen. Die Kontakte 7 können sich am Boden der Aushöhlung oder in einem mittleren Niveau in einem Ausnehmungsbereich 11 um die Aushöhlung herum befinden, wie das Beispiel zeigt. Diese Kontakte 7 sind ihrerseits elektrisch an Kontaktbereiche 13 angeschlossen, die dazu bestimmt sind, eine ohmische Verbindung mit einem Kartenlesegerät zu erlauben. Diese Kontaktbereiche 13 werden integral in der Ausnehmung 11 untergebracht, damit ihre Stärke auch in der des Trägers 2 enthalten ist.
  • Zum Schutz der Anordnung bildet man eine Ummantelung aus den von der Aushöhlung 3, den Drähten 9 und einem Abschnitt der inneren Ränder der Kontaktbereiche 11 eingenommenen Bereich abdeckendem Schutzmaterial 15.
  • Diese Technik weist mehrere Nachteile auf. Erstens erfordert die im elektrischen Anschließen der Kontaktplots 5 des Chips 6 an die Kontakte 7 bestehende Operation den Einsatz von sehr dünnen und empfindlichen Drähten 9, wodurch somit empfindliche Punkte geschaffen werden. Darüber hinaus erfordern die Schweißarbeiten dieser Drähte 9 ein beachtliches Werkzeug und einen nicht zu vernachlässigenden Zeitaufwand.
  • Darüber hinaus macht die Bildung der Aushöhlung 3 eine Bearbeitungsstufe erforderlich, die sowohl kostspielig ist als auch die Karte beeinträchtigt.
  • Festzustellen ist auch, dass diese auf der Integration eines Chips in einer Aushöhlung eines Trägers basierende Technik schwer einzusetzen ist, wenn es notwendig ist, mehrere Komponenten zusammenzuführen, zum Beispiel mehrere Chips oder andere passive oder aktive Elemente auf demselben Träger.
  • Weiterhin ist es wichtig, mit den automatisierten Werkzeugen zur großen serienmäßigen Herstellung kompatible Prozesse zu konzipieren, die hohe Übertragungs- und Schweiß-Kadenzen des Chips ermöglichen.
  • Angesichts dieser Probleme schlägt die Erfindung ein Verfahren und eine Vorrichtung gemäß den Ansprüchen vor.
  • Die Erfindung setzt zum Beispiel die Technik der auf sehr dünnem Substrat realisierten Chips um, wie sie zum Beispiel in der Druckschrift WO-A-9802921 im Namen der Firma KOPIN realisiert wird. Diese Technologie erlaubt insbesondere den Erhalt von Chips mit einer Stärke von gleich 10 μ, bzw. sehr deutlich unterhalb dieser Stärke.
  • In diesem Beispiel wird der Verbindungsbereich des Trägers auf einem Flächenabschnitt einer Seite des sich in der allgemeinen Ebene dieser Seite befindenden Trägers realisiert. Mit anderen Worten schafft man keine Aushöhlung oder Ausnehmung zum Anpassen der Stärke die ses Verbindungsbereichs. Aufgrund dessen sind der Verbindungsbereich und auch der Chip überdick im Verhältnis zur allgemeinen Ebene der Seite, an der sie sich befinden.
  • Ziehen wir die sich der Erfindung annähernden Druckschriften in Betracht.
  • Die bereits genannte Druckschrift WO-A-9802921 Kopin beschreibt die Herstellung hochflexibler integrierter Schaltkreise, die Biegungen, Spannungen und Kompressionen unter Beibehaltung der Integrität des Schaltkreises tolerieren können. Dieser Schaltkreis wird bei seiner Herstellung von einem zweiten Substrat zu einem endgültigen Substrat transferiert, das im Patentantrag „Schutzsubstrat" genannt wird.
  • Die Druckschrift DE-A-4431606 Siemens beschreibt ein einfaches Modul für Chipkarten mit einer Antenne und einer Aussparung, in der der Chip eingefügt wird.
  • Die Druckschrift EP0810547 G & D beschreibt eine Karte, in der der Chip in die Aushöhlung integriert ist.
  • Die Erfindung wird bei der Lektüre der als nur beispielhaft und nicht einschränkend genannten bevorzugten Ausführungsmodi unter Bezugnahme auf die beigefügten Zeichnungen besser verständlich und ihre Vorteile werden deutlicher, in denen:
  • 1 eine Schnittperspektive einer die Einsatzstelle eines Chips in einer Aushöhlung des Trägers zeigenden bekannten Chipkarte ist;
  • 2 eine teilweise Draufsicht einer aus der sogenannten Siliziumtechnologie auf Isoliermittel hervorgegangenen, in den Ausführungsmodi der Erfindung umgesetzten Plakette ist;
  • 3 vollständige Schnittperspektive eines aus einem sehr dünnen Chip, einem Schutzsubstrat und anhaftenden Plots gemäß der sogenannten Siliziumtechnologie auf Isoliermittel gebildeten Aufbaus ist;
  • 4 eine die Übertragungsoperation des in 3 dargestellten Chips auf seinen Träger zeigende schematische Schnittperspektive gemäß eines ersten Ausführungsmodus der Erfindung ist; und
  • die 5a bis 5c die schematischen Schnittperspektiven der aufeinander folgenden Vorbereitung einer Plakette mit sehr dünnen, nach der sogenannten Siliziumtechnik auf Isoliermittel realisierten Chips und die Übertragung dieser Chips auf einen Träger gemäß eines zweiten Ausführungsmodus der Erfindung zeigende schematische Schnittperspektiven sind.
  • 2 ist eine Ansicht, die eine aus der Siliziumtechnik auf Isoliermittel (auf Englisch SOI für „silicon on isolator") hervorgegangene Plakette 12 zeigt. Diese Technologie erlaubt die Realisierung von Chips 2 – das heißt des aktiven Teils des Mikrokreislaufs – mit sehr geringer Stärke.
  • Die insbesondere in der Druckschrift WO-A-9802921 beschriebene Technologie SOI wird aus Gründen der Prägnanz nicht wiederholt.
  • Die Chips 2 werden in Linien und Reihen auf einem isolierenden Schutzsubstrat 4, im typischen Fall Glas, angeordnet, das den Körper der Plakette bildet. Dieses isolierende Substrat 4 dient unter anderem zum Schutz der Chips 4, die aufgrund ihrer Dünne (in der Größenordnung von 10 μ) flexibel sind.
  • Jeder Chip 2 wird auf dem Schutzsubstrat 4 aus Glas durch anhaftende Plots 6 festgehalten. Diese anhaftenden Plots 6 werden durch kleine, rechteckige, im Verhältnis zu den Seiten der Chips 2 um 45° gedrehte und auf den jeweiligen Ecken jedes Chips derart platzierten Flächen gebildet, dass ein Plot 6 außerhalb der Peripherie der Plakette 12 vier vereinte Ecken von vier verschiedenen Chips abdeckt.
  • 3 zeigt eine Anordnung 10 nach dem Ausschneiden der Plakette 12 in elementaren Flächen, von denen jede einen Chip 2 beinhaltet. Die Anordnung 10 beinhaltet somit den Chip selbst 2, sein Schutzsubstrat 4 in den Abmessungen des Chips und die den Chip an seinen Ecken im Substrat festhaltenden anhaftenden Plots 6.
  • Der Chip 2 ist mit Verbindungsplots 8 ausgerüstet, die die Kommunikation zwischen dem Schaltkreis erlauben, den er enthält, und dem äußeren Umfeld des Schaltkreises, insbesondere was die Eingangs- und Ausgangssignale und eine Versorgungsspannung anbelangt.
  • Diese Plots 8 werden durch Flächen aus leitendem Material realisiert, im vorliegenden Fall Aluminium. Aufgrund der großen Dünne des Chips 2 – seine Stärke übersteigt nicht 100 μ und befindet sich im Beispiel in der Größenordnung von 5 μ – ist es möglich, die Verbindungsplots derart zu realisieren, dass sie auf jeder Seite 2a und 2b des Chips 2 eine Kontaktfläche aufweisen. Mit anderen Worten, jeder Verbindungsplot durchquert die Stärke des Chips 2, wie in 3 dargestellt.
  • Im dargestellten Beispiel liegen die Kontaktseiten 8a und 8b der Verbindungsplots deutlich bündig an den jeweiligen Seiten 2a und 2b des Chips 2. Diese Kontaktseiten 8a und 8b können jedoch gegenüber diesen jeweiligen Seiten 2a und 2b leicht zurücktreten oder vorspringen und dabei gleichzeitig als sich deutlich in der allgemeinen Ebene der entsprechenden Seite 2a, 2b des Chips befindend betrachtet werden. Diese Verbindungsplots unterscheiden sich von den bekannten in Form von Buckeln (in der angelsächsischen Literatur ebenfalls als „bumps" bezeichnet), die gegenüber der Ebene des Chips eine deutliche Protuberanz aufweisen, wobei diese Protuberanz eben zur Herstellung der Verbindung genutzt wird.
  • Das Schutzsubstrat 4 und seine anhaftenden Plots 6 dienen im Wesentlichen zum Schutz des Chips bei der Herstellung und den Handhabungen vor dem Übertragen des Chips auf seinen endgültigen Träger.
  • 4 zeigt eine Übertragungsstufe des Chips 2 nach dem Abnehmen des Schutzsubstrats 4 und den anhaf tenden Plots 6. In dieser Realisierung erfolgt die Abnahme des Schutzsubstrats durch eine Abziehoperation des letzteren vor der endgültigen Fixierungsstufe des Chips.
  • Der bloße Chip 2 wird dann auf seine auf der Fläche seines Trägers 16 realisierten Kommunikationsschnittstelle 14 übertragen. Diese Kommunikationsschnittstelle 14 kann je nach beabsichtigter Anwendung zu Folgendem dienen:
    • – zum Anschluss der Eingänge und Ausgänge des Chips mit der Außenwelt, insbesondere den Lesegeräten für Karten mit Kontakt; und/oder
    • – zur Gewährleistung der zwischen dem Chip und den beim Träger realisierten notwendigen Verbindungen. Diese Elemente können eine in den Träger 2 derart integrierte Antenne sein, dass eine sogenannte, an sich bekannte „Karte ohne Kontakt", andere in die Karte integrierte Schaltkreiselemente (zum Beispiel ein oder mehrere Chips) oder auch eine elektrische Versorgungsquelle gebildet wird.
  • In dem Ausführungsmodus wird die Kommunikationsschnittstelle 14 durch zur Gewährleistung verschiedener elektrischer Verbindungen zwischen dem Chip und den dem Träger 16 zugeordneten Elementen bestimmten Metallisierungen realisiert. Diese Metallisierungen konvergieren zur Einsetzungsstelle des zur Aufnahme des Chips 2 bestimmten Trägers, indem sie Verbindungsbereiche 14a aufweisen. Jeder Verbindungsbereich 14a der Kommunikationsschnittstelle befindet sich senkrecht zu einem jeweiligen Kontaktplot 8 des Chips 2. Wenigstens der Teil der Kommunikationsschnittstelle, der die Verbindungsbereiche 14a umfasst, wird aus Aluminium realisiert.
  • Nachdem der Chip gegenüber den Verbindungsbereichen 14a positioniert ist, erfolgt das Schweißen zwecks fester Verbindung der letzteren mit den jeweiligen Plots 8 des Chips. Es ist festzustellen, dass die Kontaktplots 8 durchquerend sind; der Chip kann auf seinem Träger 16 durchquert sein, wobei seine eine oder andere Seite 2a oder 2b zu letzterem gedreht ist. Im Beispiel liegen die Seiten 8b des Kontaktplots gegenüber den Verbindungsbereichen 14a.
  • Die Verschweißung wird mittels eines Thermokompressionswerkzeugs realisiert, das einen Druck auf der Seite 8a des Kontaktplots gegenüber der 8b zum Verbindungsbereich 14a gedrehten anwendet. Zu diesem Zweck weist das Thermokompressionswerkzeug einen zum Anliegen gegen die Fläche 8a des Kontaktplots kommenden und letzteren gegen den entsprechenden Verbindungsbereich 14 drückenden Schweißkopf 18a mit einem der Fläche des Kontaktplots 8 deutlich gleichen oder geringeren Durchmesser. Gleichzeitig liefert das Werkzeug 18 durch Erzeugen von Vibrationen durch den Plot 8 die notwendige thermische Energie. Diese Energie erhöht die Temperatur am Kontaktpunkt und erzeugt die Fusion des Kontaktplots 8 mit seinem Verbindungsbereich 14a. Es ist festzustellen, dass diese beiden Verbindungselemente 8 und 14a mit dieser Thermokompressionstechnik absolut kompatibel sind, da sie alle beide aus Aluminium sind.
  • Die bekannte Thermokompressionstechnik selbst wird hier aus Gründen der Prägnanz nicht im Einzelnen beschrieben.
  • Als Ausführungsvariante kann man sich ebenfalls vorstellen, das Verschweißen der Verbindungspunkte 8 und 14a durch Ultraschall oder durch Laserstrahl gemäß an sich bekannten Techniken auszuführen. Auch in diesem Fall kann die Schweißenergie auf der Seite 8a des Plots 8 gegenüber der mit dem Verbindungsbereich in Kontakt stehenden 8b angewendet werden und somit die Stärke des Plots durchqueren.
  • Selbstverständlich kann man sich vorstellen, dass es möglich ist, die Kontaktplots 8 und/oder die Verbindungsbereiche 14a aus anderen Metallen oder Legierungen zu realisieren, solange sie mit den eingesetzten Herstellungstechniken und der Schweißtechnik kompatibel sind.
  • Der Einsatz der Kontaktplots 8 deutlich ohne Relief im Verhältnis zu den jeweiligen Seiten 2a und 2b des Substrats, das heißt ohne Buckel, erlaubt insbesondere die Realisierung der automatisierten Verschweißungen gemäß der ebenfalls unter dem angelsächsischem Begriff „bumpless tage automatic bonding" oder „bumpless TAB" bekannten Technik des „automatisierten Verschweißens auf Band ohne Buckel". Diese Technik erlaubt die Realisierung der Verschweißungen in sehr hohen Kadenzen durch Montieren der Chips 2 auf ein Band, das man vor dem Schweißwerkzeug 18 ablaufen lässt, wobei die Träger 16 ebenfalls synchron mit dem Rhythmus der Verschweißungen ablaufen.
  • Eine zweite Realisierung in 5 ermöglicht das Verschweißen sehr dünner und mit Kontaktplots ohne Buckel versehener Chips. Diese Chips haben zum Großteil dieselben Merkmale wie die, die beschrieben wurden. Daher werden hier aus Gründen der Prägnanz nur die Unterschiede beschrieben.
  • Wie in 5a dargestellt, sind die Chips 2 mit Verbindungsplots 8 versehen, die nur eine auf der gegenüber dem Schutzsubstrat aus Glas 4 nach außen gerichteten Fläche 2a vorhandenen Kontaktfläche aufweisen. Diese Kontaktplots weisen deutlich kein Relief relativ zur Seite 2a auf, auf der sie vorhanden sind, da sie nach der sogenannten Technologie ohne Buckel oder, nach dem angelsächsischen Begriff, „bumpless" Technologie realisiert sind. Im Beispiel werden die Plots 8 auch aus Aluminium realisiert, obwohl je nach der Kompatibilität mit der vorgesehenen Schweißtechnik auch anderes elektrisch leitendes Material in Betracht gezogen werden kann.
  • Gemäß der zweiten Realisierung praktiziert man einen Ausschnitt der den Chip 2, die anhaftenden Plots 6 und einen Teil der Stärke des Substrats 4 umfassenden Anordnung 10. Dieser teilweise Ausschnitt wird durch ein Schneidwerkzeug 20, wie zum Beispiel eine rotierende Klinge, realisiert, das an jedem die beiden anliegenden Chips 2 trennenden Raum 22 eine zur allgemeinen Ebene der Plakette 12 senkrechte Kerbe 24 praktiziert. Jede Kerbe 24 durchquert einen anhaftenden Plot 6 (und eventuell einen Abschnitt des ungenutzten Randes des Chips 2) und einen Teil des Schutzsubstrats aus Glas 4.
  • Der Endpunkt 24a jeder Kerbe ist nicht kritisch, solange er sich wenigstens unterhalb des Niveaus der inneren Fläche 2b der Chips und oberhalb der Fläche 4 des gegenüberliegenden Substrats derselben 4a gegenüber den Chips 2 befindet.
  • Es ist anzumerken, dass die Kerben 24 auf einem Raster praktiziert werden, das die Chips 2 in Linien und in Reihen auf der Plakette 12 (2) aufteilt. Somit wird jeder der vier Ränder eines Chips 2 von einer Kerbe 24 umgeben.
  • Nach dem Realisieren der Kerben 24 setzt man die Seite 4a der Plakette 12 derart auf eine Plattform 26, dass die Plakette dort festgehalten wird. Diese Befestigung kann durch mechanische Kopplungsmittel der Plakette und/oder durch Zwischenschieben eines Haftfilms zwischen der Plattform 26 und der Seite 4a des Substrats aus Glas 4 erreicht werden. Zum Beispiel kann die Plattform 26 auf ihrer oberen Seite (die die Plakette 12 aufnimmt) mit einem Haftfilm 26a (5c) versehen sein. Der die Plakette 12 enthaltende Aufbau mit den Kerben 24 ist dann bereit für eine Übertragungsoperation der Chips auf den Träger, für den die Chips bestimmt sind (Film, Karte, gedruckter Schaltkreis, Gitter, usw.).
  • In dem Beispiel ist der Träger 16 derselbe wie der in dem Fall des ersten Ausführungsmodus. Wie in 5c dargestellt, umfasst dieser Träger ebenfalls an der Oberfläche gebildete Metallisierungen, deren Enden konvergieren, um Verbindungsbereiche 14a aus Aluminium oder anderem, mit der eingesetzten Schweißtechnik kompa tiblem Material zu bilden, wobei jeder Kontaktbereich dazu bestimmt ist, mit einem dem Chip 2 entsprechenden Plot 8 fest verbunden zu werden.
  • Der Träger 16 weist, so, wie er dargestellt wird, eine kontinuierliche Bandform auf, die in einzelne Vorrichtungen ausgeschnitten wird (zum Beispiel Chipkarten), sobald die Schweißoperation beendet ist.
  • Zur Realisierung der Verschweißung zwischen den Plots 8 der Chips 2 und den entsprechenden Verbindungsbereichen 12 des Trägers verwendet man ein Thermokompressionswerkzeug 18, wie es zuvor im Rahmen des ersten Ausführungsmodus beschrieben wurde.
  • Jeder Plot 8 eines Chips 2 wird mit seinem entsprechenden Verbindungsbereich 14a unter dem Kopf 18a des Thermokompressionswerkzeugs in Entsprechung gebracht. Diese Anordnung wird durch Ablaufen unter demselben des den Träger 16 bildenden Bandes in Pfeilrichtung d und durch korrelatives Verschieben der Plattform 26 erreicht, die die Plakette 12 festhält. Der Kopf 18a des Thermokompressionswerkzeugs 18 befindet sich genau oberhalb der Seite 16b des Trägers gegenüber der 16a zur Aufnahme eines Chips 2 bestimmten.
  • Wie in 5c dargestellt, folgt das den Träger 16 bildende Band dem kurvenförmigen Verlauf und ist mit der Plakette 14 an dem Punkt bündig eingelassen, an dem letztere sich in Tangente und senkrecht zum Thermokompressionswerkzeug befindet. An diesem Punkt befindet sich ein Plot 8 des Chips gegenüber dem entsprechenden, auf dem Träger 16 gebildeten Verbindungsbereich 14a. Das Thermokompressionswerkzeug 18 führt dann das Ver schweißen des Plots 8 mit dem Verbindungsbereich 14a durch Anwenden der Energie durch die Stärke des Trägers 16 und des Plots 8 durch.
  • Bei jedem derart auf seinem Träger verschweißten Chip 2 entfernt sich die Bahn des Bandes von seinem Schutzsubstrat 4. Dadurch entsteht dann eine Abreiß- oder Abtrennkraft des Chips 2 von seinem Schutzsubstrat 4. Aufgrund der Tatsache, dass letzteres auf seiner Plattform festgehalten wird, erlaubt es dem Chip bei seiner Entfernung vom Substrat sein Ablösen von den anhaftenden Plots 6. Das Anhaften zwischen den Plots 8 und den Verbindungsbereichen 14a ist nämlich deutlich höher als das der anhaftenden Plots 6. Auch ist das Anhaften der anhaftenden Plots 6 deutlich schwächer als die Bruchfestigkeit des Substrats 4, selbst wenn es durch die Kerben 24 zerbrechlicher geworden ist. Es ist festzustellen, dass die anhaftenden Plots 6 auf dem Schutzsubstrat bleiben, wenn der Chip 2 von diesem gelöst wird.
  • Es leuchtet ein, dass die Kerben 24 im Wesentlichen zum Trennen der Ränder um jeden Chip 2 dienen. Die Tatsache, dass sie teilweise die Stärke des Schutzsubstrats 4 beeinträchtigen, spielt im soeben beschriebenen Schweißprozess keine entscheidende Rolle. Die Stärke des Schutzsubstrats 4 wird nämlich nur teilweise durch die Tatsache beeinträchtigt, dass die aktuellen Ausschneidetechniken nicht das exakte Begrenzen der Tiefe des Ausschneidens nach der Stärke des Chips erlauben, die deutlich unter 10 μ liegen kann. Daher ist die Kerbe in der Stärke des Substrats auf die Toleranz der Präzision des Ausschneidewerkzeugs 20 zurückzuführen.
  • Gemäß einer Variante der zweiten Realisierung sägt man die Plakette 12 an den Stellen der Kerben 24 vollständig derart ein, dass jeder Abschnitt des Schutzsubstrats 4 um einen Chip 2 mechanisch vom Rest der Plakette 12 gelöst wird. Die derart ausgeschnittene Anordnung wird vor dem Ausschneiden durch den Haftfilm 26a in ihrer Konfiguration gehalten. In dieser Variante wird der durch das Abnehmen des Trägers 16 mit den aufgeschweißten Chips 2 hervorgerufene Abtrennkraft beim Schutzsubstrat 4 durch die Adhäsionskraft des Films 26a vollständig entgegen gewirkt.
  • Selbstverständlich erlauben der zweite Ausführungsmodus und seine Variante ebenfalls den Einsatz anderer Schweißtechniken, wie zum Beispiel das Schweißen durch Ultraschall, durch Laserstrahl, usw.
  • Bei den ersten und zweiten Ausführungsmodi kann man einen späteren Aufbringschritt einer Schutzschicht auf wenigstens den freien Teilen des oder der Chips auf seinem Träger vorsehen. Dieses Aufbringen kann durch Übertragen einer dünnen Folie oder durch Versprühen eines Lacks realisiert werden.
  • Selbstverständlich erstreckt sich der Bereich der Erfindung auf alle eine Übertragung von sehr dünnen Chips auf eine Fläche eines Trägers erfordernde Anwendungen, wobei dieser nicht nur flexibel sein kann (Film, Folie, Plastikkarte, usw.), sondern auch steif.

Claims (16)

  1. Herstellungsverfahren einer elektronischen Vorrichtung mit zumindest einem Chip (2) und einem Träger (16); wobei dieses Verfahren folgende Stufen umfasst: a) einen Chip (2) mit einer Stärke von maximal 100 μm und wenigstens einem Kontaktplot (8) aus schweißbarem Material vorsehen; b) einen Träger (16) mit wenigstens einer Kommunikationsschnittfläche (14) mit wenigstens einem Verbindungsbereich (14a) vorsehen, wobei der Verbindungsbereich (14a) eine Überdicke in der allgemeinen Ebene des Trägers hat, die ohne Aushöhlung oder Ausnehmung ist, um diesen Bereich (14a) anzupassen; c) den Chip (2) durch Platzieren des Plots gegenüber dem Verbindungsbereich übertragen, damit dieser Bereich sich zwischen dem Chip und dem Träger befindet; dann d) den Kontaktplot (8) mit dem entsprechenden Verbindungsbereich des Trägers (16) verschweißen.
  2. Verfahren gemäß Anspruch 1, gekennzeichnet durch folgende Stufen: in b) vorsehen, dass der Träger (16) in einem mit der eingesetzten Schweißtechnik kompatiblen Material ist, um die Schweißenergie durch die Stärke dieses Trägers (16) anzuwenden; das heißt, der Kontaktplot (8) durchquert die Stärke des Chips (2), um auf jeder Seite (2a; 2b) eine Schweißfläche (8a; 8b) aufzuweisen; und nach dem Übertragen (c) des Chips (2) auf die Fläche des Trägers (16): Realisierung des Schweißens (d) des Kontaktplots (8) mit dem entspre chenden Verbindungsbereich (14a) des Trägers (16) durch Anwenden der Schweißenergie durch die Stärke des Trägers (16) oder des durchquerenden Plots (8).
  3. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Chip (2) durch eine Seite (2a; 2b) auf einem Schutzsubstrat (4) festgehalten wird, die Übertragungsstufe d) und/oder die Schweißstufe d) vor einer Abnahmestufe dieses Schutzsubstrats (4) durchgeführt wird.
  4. Verfahren gemäß Anspruch 1 bis 3, dadurch gekennzeichnet, dass: in der Stufe a) mit dem dünnen Chip (2) ein Schutzsubstrat (4) mit einer ersten Seite (4b) vorgesehen ist, die eine Chipanordnung (2) hält; und vor der Schweißstufe d) im Schutzsubstrat (4) Ausschnitte (24) um den Chip (2) durchgeführt werden, wobei ein Endpunkt (24a) der Tiefe der Kerbe (24) des Schutzsubstrats (4) sich wenigstens unterhalb einer unteren Seite (2b) des Chips (2) und zum Beispiel oberhalb einer Seite (4a) dieses Schutzsubstrats (4) gegenüber derjenigen (4b) gegenüber den Chips (2) befindet.
  5. Verfahren gemäß Anspruch 3 und 4, dadurch gekennzeichnet, dass die Schweißstufe d), der Träger (16) mit seinem aufgeschweißten Chip (2) vom Schutzsubstrat (4) getrennt wird, zum Beispiel wird jeder aufgeschweißte Chip (2) und sein Träger (16) als Band durch Hervorrufen einer Abreiß- oder Abtrennkraft bei dieser Abnahmestufe vom Schutzsubstrat (4) entfernt.
  6. Verfahren gemäß Anspruch 4 oder 5, dadurch gekennzeichnet, dass dieses Schutzsubstrat (4) derart festgehalten wird, dass das Abnehmen des Chips (2) durch Abziehen ermöglicht wird; zum Beispiel wird das Schutzsubstrat (4) nach der Realisierung der Kerben (24) auf eine Plattform (26) zur festen Befestigung durch mechanisches Ankoppeln und/oder anhaftendes Zwischenschieben (26a) wie zum Beispiel eines Films (26a) gesetzt.
  7. Verfahren gemäß Anspruch 4 bis 6, dadurch gekennzeichnet, dass die Ausschnitte die Stärke des Schutzsubstrats (4) vollständig durchqueren.
  8. Verfahren gemäß Anspruch 1 bis 7, dadurch gekennzeichnet, dass der Kontaktplot (8) die Stärke des Chips (2) durchquert, um eine Schweißfläche (8a; 8b) auf jeder der Seiten (2a; 2b) aufzuweisen, und der Chip (2) wird durch Anwenden der Schweißenergie durch die Stärke des durchquerenden Plots (8) auf den Verbindungsbereich (14a) geschweißt.
  9. Verfahren gemäß Anspruch 8, dadurch gekennzeichnet, dass die Schweißstufe d)durch Thermokompression, Ultraschall oder Laserstrahl durch die Stärke des durchquerenden Plots (8) realisiert wird.
  10. Verfahren gemäß Anspruch 1 bis 7, dadurch gekennzeichnet, dass die Schweißstufe d) durch Thermokom pression, Ultraschall oder Laser durch die Stärke des Trägers (16) aus mit der eingesetzten Schweißtechnik kompatiblem Material realisiert wird.
  11. Verfahren gemäß Anspruch 1 bis 10, gekennzeichnet durch eine der Schweißstufe d) nachfolgende Stufe und gegebenenfalls der Abnahme des Schutzsubstrats (4), des Aufbringens einer dünnen Schutzschicht auf wenigstens den freiliegenden Teilen des Chips (2) und seines Trägers (16) durch Übertragung einer dünnen Folie oder durch Aufsprühen von Lack.
  12. Elektronische Vorrichtung wie zum Beispiel eine Chipkarte ohne Kontakt mit zumindest einem Chip (2) und einem Träger (16); wobei dieser Chip (2) wenigstens einen Kontaktplot (8) aus schweißbarem Material beinhaltet; wobei der Träger (16) wenigstens eine an den Kontaktplot (8) geschweißte Kommunikationsschnittfläche (14) aufweist; dadurch gekennzeichnet, dass die Stärke des Chips (2) zwischen seinen Seiten (2a; 2b) 100 μm nicht übersteigt; der Träger (16) hat wenigstens einen Verbindungsbereich (14a) in Überdicke in der allgemeinen Ebene des Trägers (16), der ohne Aushöhlung oder Ausnehmung ist, um diesen Bereich (14a) anzupassen; und der Chip (2) befindet sich auf dem Verbindungsbereich (14a), damit dieser Bereich sich zwischen dem Chip (2) und seinem Träger (16) befindet.
  13. Vorrichtung gemäß Anspruch 12, dadurch gekennzeichnet, dass ein entweder Träger (16) in einem mit der Anwendung der Schweißenergie durch die Stärke dieses Trägers (16) kompatiblem Material oder ein Kontaktplot (8) verwendet wird, der die Stärke des Chips (2) durchquert, um auf jeder Seite (2a; 2b) eine Schweißnaht (8a; 8b) aufzuweisen.
  14. Vorrichtung gemäß Anspruch 13, dadurch gekennzeichnet, dass die Schweißfläche des Kontaktplots (8) deutlich auf derselben Ebene wie die Seite (2b) des Chips (2) gegenüber dem Verbindungsbereich (14a) ist.
  15. Vorrichtung gemäß Anspruch 12 bis 14, dadurch gekennzeichnet, dass der Chip (2) relativ zur allgemeinen Ebene der Seite (16a) des Trägers (16), auf den er (2) übertragen wurde, eine Überdicke gleich oder unter 50 μm aufweist.
  16. Vorrichtung gemäß Anspruch 12 bis 15, dadurch gekennzeichnet, dass der Verbindungsbereich (14a) an wenigstens ein Element der Eintritts- und Austritts-Schnittstelle (14) mit einem Kontaktlesegerät und/oder einer Kontaktantenne an der Fläche des Trägers (16) angeschlossen ist.
DE60002328T 1999-06-15 2000-05-30 Vorrichtung und hestellungsverfahren von vorrichtungen mit zumindest einer ic au Expired - Lifetime DE60002328T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9907551 1999-06-15
FR9907551A FR2795201B1 (fr) 1999-06-15 1999-06-15 Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support
PCT/FR2000/001490 WO2000077729A1 (fr) 1999-06-15 2000-05-30 Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support

Publications (2)

Publication Number Publication Date
DE60002328D1 DE60002328D1 (de) 2003-05-28
DE60002328T2 true DE60002328T2 (de) 2004-02-12

Family

ID=9546804

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60002328T Expired - Lifetime DE60002328T2 (de) 1999-06-15 2000-05-30 Vorrichtung und hestellungsverfahren von vorrichtungen mit zumindest einer ic au

Country Status (8)

Country Link
US (1) US6667192B1 (de)
EP (1) EP1192592B1 (de)
CN (1) CN1369078A (de)
AT (1) ATE238593T1 (de)
AU (1) AU5410300A (de)
DE (1) DE60002328T2 (de)
FR (1) FR2795201B1 (de)
WO (1) WO2000077729A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0110088D0 (en) * 2001-04-25 2001-06-20 Filtronic Compound Semiconduct Semiconductor wafer handling method
JP2003298006A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 半導体装置および電気光学装置
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US20050003650A1 (en) 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
JP4091096B2 (ja) * 2004-12-03 2008-05-28 株式会社 ハリーズ インターポーザ接合装置
EP1833290A4 (de) * 2004-12-03 2009-11-11 Hallys Corp Verfahren und geräte zur herstellung elektronischer komponenten
CN101156508B (zh) 2005-04-06 2010-08-18 哈里斯股份有限公司 电子部件的制造装置
JP5036541B2 (ja) * 2005-04-18 2012-09-26 株式会社 ハリーズ 電子部品及び、この電子部品の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69333464T2 (de) * 1992-01-20 2004-09-09 Fujitsu Ltd., Kawasaki Magnetkopfanordnung, dessen herstellung und magnetplattengerät
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor
DE4431606A1 (de) * 1994-09-05 1996-03-07 Siemens Ag Chipkartenmodul für eine kontaktlose Chipkarte und Verfahren zu deren Herstellung
DE19621044A1 (de) * 1996-05-24 1997-11-27 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines kartenförmigen Datenträgers
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US5795818A (en) * 1996-12-06 1998-08-18 Amkor Technology, Inc. Integrated circuit chip to substrate interconnection and method

Also Published As

Publication number Publication date
DE60002328D1 (de) 2003-05-28
US6667192B1 (en) 2003-12-23
FR2795201A1 (fr) 2000-12-22
FR2795201B1 (fr) 2001-08-31
AU5410300A (en) 2001-01-02
ATE238593T1 (de) 2003-05-15
EP1192592B1 (de) 2003-04-23
EP1192592A1 (de) 2002-04-03
CN1369078A (zh) 2002-09-11
WO2000077729A1 (fr) 2000-12-21

Similar Documents

Publication Publication Date Title
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
EP0944922B1 (de) Verfahren zur Herstellung eines Chip-Moduls
EP3231261B1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
DE19518753B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP3231262B1 (de) Semiflexible leiterplatte mit eingebetteter komponente
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE112005001949T5 (de) Verfahren und Vorrichtung zum Bereitstellen von Stapelchipelementen
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE102007014389A1 (de) Ein Verfahren und eine Vorrichtung zum Erzeugen einer Mehrzahl von Halbleiterbauteilen
DE102005019553A1 (de) Füllmassenstruktur und Verfahren für WL-CSP
DE102004012595A1 (de) Interposer, Interposer-Package und diese verwendende Vorrichtung
DE60008093T2 (de) Verfahren zur herstellung von eingebetteten elektronischen bauteilen
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE2937050A1 (de) Flachpaket zur aufnahme von elektrischen mikroschaltkreisen und verfahren zu seiner herstellung
DE112020005737T5 (de) Verfahren zur Herstellung eines Funktionschips, der geeignet ist, mit Drahtelementen zusammengebaut zu werden
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE60002328T2 (de) Vorrichtung und hestellungsverfahren von vorrichtungen mit zumindest einer ic au
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
EP0948813B1 (de) Chipmodul sowie verfahren zur herstellung eines chipmoduls
DE19842481B4 (de) Stapelbarer Halbleiterchip und Verfahren zur Herstellung eines gestapelten Halbleiterchipmoduls
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
WO2017194620A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102008020469A1 (de) Stapelpackung mit Freigabeschicht und Verfahren zum Bilden derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1192592

Country of ref document: EP

Representative=s name: HOFFMANN - EITLE, DE