DE69511241T2 - Verfahren zur herstellung integrierter schaltungsbauelemente - Google Patents

Verfahren zur herstellung integrierter schaltungsbauelemente

Info

Publication number
DE69511241T2
DE69511241T2 DE69511241T DE69511241T DE69511241T2 DE 69511241 T2 DE69511241 T2 DE 69511241T2 DE 69511241 T DE69511241 T DE 69511241T DE 69511241 T DE69511241 T DE 69511241T DE 69511241 T2 DE69511241 T2 DE 69511241T2
Authority
DE
Germany
Prior art keywords
integrated circuit
integrated circuits
wafer
layer
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69511241T
Other languages
English (en)
Other versions
DE69511241D1 (de
Inventor
Pierre Badehi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fotonation Ltd
Original Assignee
Shellcase Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shellcase Ltd filed Critical Shellcase Ltd
Application granted granted Critical
Publication of DE69511241D1 publication Critical patent/DE69511241D1/de
Publication of DE69511241T2 publication Critical patent/DE69511241T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Description

    GEGENSTAND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Verfahren sowie Vorrichtungen zum Herstellen integrierter Schaltungseinrichtungen und integrierte Schaltungseinrichtungen, die dabei hergestellt werden.
    • HINTERGRUND DER ERFINDUNG
  • Ein wesentlicher Schritt bei der Herstellung aller integrierten Schaltungseinrichtungen ist als "Packaging" bzw. "Kapseln" bekannt und beinhaltet den mechanischen Schutt sowie den Schutz gegenüber Umwelteinflüssen eines Siliziurnchips, der sich im Herzen der integrierten Schaltung befindet, sowie von elektrischen Verbindungen zwischen vorbestimmten Orten auf dem Siliziumchip und außenliegenden elektrischen Anschlüssen.
  • Im Augenblick werden drei Haupttechnologien für das Packaging bzw. Kapseln von Halbleitern verwendet: die Drahtkontaktierung bzw. das Drahtbonden, das automatische Folienkontaktieren bzw. Folienbonden (TAB) und Flip-Chips.
  • Das Drahtbonden verwendet Wärme und Ultraschallenergie, um Goldkontaktdrähte bzw. Goldbonddrähte zwischen Anschlußkontaktflächen auf dem Chip zu verlöten, und gelangt auf dem Paket bzw. Package in Kontakt.
  • Das automatische Folienbonden (TAP) verwendet ein Kupferfolienband anstelle von Golddrähten. Das Kupferfolienband bzw. die Kupferfolie wird für jedes spezifische Plättchen bzw. jeden spezifischen Chip und jede spezifische Packagelcombination konfiguriert bzw. gestaltet und enthält ein Muster an Kupferspuren, die darauf angeordnet sind. Die individuellen Leitungen können einzeln oder als eine Gruppe mit den verschiedenen Anschlußkontaktflächen auf dem Chip verbunden werden.
  • Flip-Chips sind integrierte Schaltungsplättchen, welche Löterhebuingen bzw. Löthöcker aufweisen, die auf der Oberseite der Anschlußkontaktflächen ausgebildet sind, wodurch es möglich wird, das Plättchen so "umzudrehen", daß die Schaltungsseite nach unten weist, und das Plättchen direkt auf ein Substrat zu löten. Drahtlötungen bzw. Drahtkontakte oder Drahtbonds sind nicht erforderlich und beträchtliche Einsparungen bei dem Packageraum können erzielt werden.
  • Die vorstehend beschriebenen Technologien haben jeweils bestimmte Nachteile. Sowohl das Drahtbonden als auch das TAB-Kontaktieren bzw. TAB-Bonden neigt zu schlechten Kontaktbildungen und setzen das Plättchen relativ hohen Temperaturen und mechanischen Drücken aus. Sowohl das Drahtbonden als auch die TAB- Technologien sind hinsichtlich der Packungsgröße bzw. der Packagegröße problematisch, wobei integrierte Schaltungseinrichtungen hergestellt werden, die ein Plättchen-zu-Packungsflächen-bzw. Plättchen-zu-Packageflächen-Verhältnis besitzen, welches von ca. 10% bis 60% reicht.
  • Der Flip-Chip sieht kein Packagingschneiden vor, sondern nur Verbindungen. Die Schaltverbindungen treffen auf Probleme hinsichtlich der Gleichförmigkeit der Löthöcker sowie hinsichtlich des Versatzes infolge von Wärmeausdehnung, was den Gebrauch von verfügbaren Substraten auf Silizium oder andere Materialien beschränkt, welche Wärmeausdehnungseigenschaften besitzen, die ähnlich denen von Silizium sind.
  • In der WO-A-93/24 956 ist ein Chip offenbart, der mit einer elektrischen Isolierung und einem wärmestabilien Material beschichtet ist. Elektrische Verbindungsleitungen durchsetzen das Isoliermaterial, um Chipstellen mit metallischen Anschlußkontaktflächen zu verbinden, wobei die Leitungsdrähte senkrecht sowohl zu den Stellen als auch zu den Anschlußkontaktflächen verlaufen.
  • Eine laminierte Halbleiterstruktur ist in der JP 58 095862 offenbart, welche Elektroden, die in jeder Schicht vorgesehen sind, und Leitungsdrähte aufweist, die an dem Umfang jeder Schicht vorgesehen sind. Die Mehrfachschichtstruktur ist eingeschnitten bzw. ausgeklinkt oder mit einer Kerbe versehen, um die Leitungsteile freizulegen, wobei Elektroden durch Photo- oder Lichtablagerung bzw. Photodeposition darauf gebildet sind.
  • Die vorliegende Erfindung sucht danach, Vorrichtungen sowie Techniken zum Herstellen von integrierten Schaltungseinrichtungen bereitzustellen, welche viele der vorstehend erwähnten Nachteile beseitigen, und darüber hinaus integrierte Schaltungen mit verhältnismäßig kleiner Größe und geringem Gewicht sowie verbesserter elektrischer Leistung zu schaffen.
  • In Übereinstimmung mit der vorliegenden Erfindung wird ein Verfahren zum Herstellen von integrierten Schaltungseinrichtungen nach Anspruch 1 bereitgestellt. In der gesamten Beschreibung und den Ansprüchen besitzen die Ausdrücke "Schneiden" bzw. "Einschneiden" und "Schnitt" eine breitere Bedeutung als üblich und beziehen sich auf das Entfernen von Material oder das Trennen entlang einer Linie durch jede geeignete Technik, wie beispielsweise Ätzen, Sägen, Sandstrahlen und Fräsen.
  • Es ist zu bemerken, daß der Ausdruck "waferartig" bzw. "Wafer" es nicht erforderlich macht, daß ein vollständiger Wafer zu einer bestimmten Zeit so bearbeitet wird. Der Ausdruck "waferartig" bzw. "Wafer" trifft gleichfalls auf Schritte zu, die für mehrere Plättchen vor dem Dicing angewendet werden.
  • In Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung beinhaltet der Schritt des teilweisen Einschneidens ein Freilegen von Abschnittsoberflächen der mehreren Anschlußflächen.
  • Vorzugsweise enthält der Schritt des teilweisen Einschneidens das Einschneiden bzw. Schneiden von Anschlußflächen, um gleichzeitig elektrische Kontaktbereiche für beide integrierte Schaltungen eines Paares benachbarter integrierter Schaltungen zu bilden.
  • Vorzugsweise beinhaltet der Schritt des teilweisen Einschneidens das Einschneiden bzw. Schneiden mehrere Anschlußflächen, wovon einige mit einer integrierten Schaltung aus einem Paar benachbarter integrierter Schaltungen in Verbindung stehen und andere mit der anderen integrierten Schaltung des Paares benachbarter integrierter Schaltungen in Verbindung stehen.
  • In Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung beinhaltet der Schritt des Aufbringens einer Leitschicht das Bilden einer leitfähigen Beschichtung auch über den Nicht-Kantenabschnitten der integrierten Schaltung.
  • Vorzugsweise wird der Schritt des teilweisen Schneidens an Stellen ausgeführt, wo das Siliziumsubstrat an den gekerbten Kanten der sich ergebenden integrierten Schaltungen nicht freigelegt ist.
  • Vorzugsweise wird eine thermisch haftende Anschlußfläche auf zumindest einer äußeren ebenen Oberfläche der integrierten Schaltungseinrichtungen gebildet.
  • Darüber hinaus wird in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung der Schritt des Bereitstellens einer integral gebildeten Grundebene bei den integrierten Schaltungseinrichtungen vorgesehen.
  • Vorzugsweise ist die Schutzisolationsschicht durchlässig gegenüber Strahlung im sichtbaren Bereich Strahlung oder Infrarotstrahlung.
    • KURZE BESCHREIBUNG DER ZEICHNUNGSFIGUREN
  • Ein besseres Verständnis der vorliegenden Erfindung ergibt sich aus der nachfolgenden, ausführlichen Beschreibung in Verbindung mit den Zeichnungsfiguren. Hierbei ist:
  • Fig. 1 eine vereinfachte bildliche Darstellung einer integrierten Schaltungseinrichtung, die in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist;
  • Fig. 2 eine vereinfachte bildliche Darstellung des Aufbririgens einer Paketschutzschicht bzw. Packagingschutzschicht auf einen Wafer, der mehrere integrierte Schaltungsplättchen beinhaltet;
  • Fig. 3 eine vereinfachte bildliche Darstellung des Ritzens des Wafers, um einzelne Plättchen zu bilden, wonach sich das Aufbringen einer Paketschutzschicht bzw. Packagingschutzschicht auf den Wafer anschließt;
  • Fig. 4A, Schnittansichten von verschiedenen Stufen bei der Herstellung 4C, 4C, 4D von integrierten Schaltungseinrichtungen in Übereinstimmung mit und 4E einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • Fig. 5 eine teilweise aufgebrochene, detaillierte bildliche Darstellung einer integrierten Schaltungseinrichtung, die aus dem Wafer der Fig. 4E hergestellt ist;
  • Fig. 6, Schnittansichten von verschiedenen Stufen bei der Herstellung der 7 und 8 integrierten Schaltungseinrichtung, die in den Fig. 1 und 5 gezeigt ist;
  • Fig. 9, 10 zusammengehörige, vereinfachte Blockdiagrammdarstellungen der Vorrichtung zum Ausführen des Verfahrens der vorliegenden Erfindung;
  • Fig. 11 eine vereinfachte bildliche Darstellung einer integrierten Schaltungseinrichtung, die in Übereinstimmung mit einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist und die mehrere Reihen von Anschlußflächen aufweist, welche auf der ebenen Oberfläche der Schaltungseinrichtung angeordnet sind;
  • Fig. 12 eine vereinfachte bildliche Darstellung einer integrierten Schaltungseinrichtung, die in Übereinstimmung mit einem weiteren Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist, und von Anschlußflächen, die sich über die Kantenoberflächen der Schaltungseinrichtung erstrecken; und
  • Fig. 13, 14 Schnittansichten von verschiedenen Stufen bei der Herstellung der und 15 integrierten Schaltungseinrichtung, die in Fig. 12 gezeigt ist.
    • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Es wird nun auf die Fig. 1 bis 15 Bezug genommen, welche die Herstellung von integrierten Schaltungseinrichtungen in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wiedergeben.
  • Fig. 1 zeigt eine integrierte Schaltungseinrichtung, die in Übereinstimmung mit einem bevorzugten Ausführungsbeipiel der vorliegenden Erfindung aufgebaut ist und die eine verhältnismäßig dünne und kompakte, gegenüber Umwelteinflüssen geschützte und mechanisch verstärkte, integrierte Schaltungspackung bzw. ein ebensolches Schaltungspackage 10 beinhaltet, die bzw. das mehrere elektrische Kontakte 12 besitzt, welche entlang der Kantenoberflächen 14 des Packages plattiert sind. In Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der Erfindung erstrecken sich Kontakte 12 über die Kantenoberflächen auf die ebenen Oberflächen 16 des Packages. Diese Kontaktanordnung ermöglicht die Anbringung des Packages 10 auf einer Schaltungsplatine sowohl in einer flachen Ausrichtung als auch in einer Kantenausrichtung. Es ist zu bemerken, daß das integrierte Schaltungspackage 10 eine einstückig ausgebildete Grundebene (nicht gezeigt) sowie Grundebenenkontakte 18 besitzt.
  • In Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung kann das integrierte Schaltungspackage 10 ebenfalls eine oder mehrere thermisch haftende Anschlußflächen 19 besitzen, die auf einer oder auf beiden ebenen Oberflächen 16 des Packages gebildet sind. Das Vorsehen von derartigen thermisch haftenden Anschlußflächen 19 ist obtional.
  • In Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird, wie es in den Fig. 2 und 4A gezeigt ist, ein vollständiger Siliziumwafer 20, der mehrere fertiggestellte Plättchen bzw. Chips 22 aufweist, die auf ihm durch bekannte Techniken hergestellt worden sind, an seiner aktiven Oberfläche über eine Epoxydschicht 28 an einer Isolierabdeckplatte 26 angelötet bzw. angeklebt oder angebondet. Die Isolierabdeckplatte 26 umfaßt üblicherweise Glas, Aluminiumoxid, Berylliumoxid, Saphir oder jedes andere geeignete isolierende Substrat.
  • Die Abdeckplatte 26 kann durchlässig gegenüber Strahlung in einem Spektralbereich sein, welcher für die optische bzw. sichtbare Ausrichtung oder infrarotausrichtung brauchbar ist.
  • Es ist zu bemerken, daß bestimmte Schritte bei der bekannten Herstellung von Siliziumwafern 20 entfallen können, wenn der Wafer in Übereinstimmung mit der vorliegenden Erfindung benutzt wird. Diese Schritte beinhalten das Vorsehen von Durchgangsöffnungen über Anschlußflächen, das Schleifen der Waferrückseite und das Beschichten der Waferrückseite mit einem Metall.
  • Der vollständige Siliziumwafer 20 kann mit einer integral ausgebildeten Grundebene durch bekannte lithographische Techniken an jeder geeigneten Stelle ausge bildet sein. Alternativ kann vor dem Löt- bzw. Klebeschritt oder Bondingschritt der Fig. 4A eine Grundebene über der aktiven Oberfläche 24 abgelagert bzw. abgeschnitten und durch bekannte Techniken in der Weise konfiguriert werden, daß die Grundebene zwischen der aktiven Oberfläche 24 und der Epoxydschicht 28 liegt.
  • Nach dem Löt- oder Kleb- bzw. Bondingschritt, der vorstehend erläutert worden ist, wird der Siliziumwafer vorzugsweise auf eine verringerte Dicke, üblicherweise 200 Mikrons, abgeschliffen, wie es in Fig. 4B gezeigt ist. Diese Verringerung in der Waferdicke wird durch die zusätzliche mechanische Festigkeit ermöglicht, die durch das Anhaften bzw. Bonding der isolierenden Abdeckplatte 26 bereitgestellt wird.
  • Nach der Verringerung der Dicke des Wafers, die optional ist, wird der Wafer an seiner hinteren Oberfläche entlang vorbestimmter Einzelchipsägelinien geritzt, welche die einzelnen Chips bzw. Plättchen trennt. Die geritzten Kanäle 30 weisen eine ausreichende Tiefe auf, um die Waferdicke unter üblicherweise 100 Mikrons zu verringern. Der geritzte Wafer ist in den Fig. 3 und 4C gezeigt.
  • Der geritzte Wafer wird daraufhin in einer bekannten Siliziumätzlösung, wie einer Kombination aus 2,5% Flußsäure, 50% Salpetersäure, 10% Essigsäure und 37,5 % Wasser geätzt, um das Silizium auf die Feldoxidschicht herunterzuätzen, wie es in Fig. 4D gezeigt ist.
  • Das Ergebnis des Siliziumätzen sind mehrere voneinander getrennte Chips bzw. Plättchen, von denen jedes Silizium mit einer Dicke von ca. 100 Mikron aufweist.
  • Wie aus Fig. 4E hervorgeht, wird nach dem Siliziumätzen eine zweite Isolierpaketschicht bzw. Isolierpackagingschicht 42 über den Plättchen 40 auf derjenigen Seite aufgelötet bzw. aufgebondet, die der Isolierpackagingschicht 26 gegenüberliegt. Eine Schicht 44 aus Epoxyd liegt zwischen den Plättchen 40 und der Schicht 42, wobei das Epoxyd darüber hinaus die Lücken zwischen den Plättchen füllt.
  • Das Sandwich aus dem geätzten Wafer 20 und der ersten sowie der zweiten Isolierpackagingschicht 26, 42 wird dann teilweise entlang von Linien 50 geschnitten bzw. eingeschnitten, welche entlang der Zwischenräume zwischen benachbarten Plättchen 40 verlaufen, um Kerben entlang der Außenlinien von mehreren vorgepackten bzw. vorgepackageten integrierten Schaltungen zu bilden. Es ist ein spezielles Merkmal der Erfindung, daß die Linien 50 in der Weise ausgewählt werden, daß die Kanten der Plättchen entlang der Kerben von dem äußeren Umfang des Siliziums 40 um zumindest einen Abstand d beabstandet sind, wie es in den Fig. 4E, 5 gezeigt ist, auf die nun zusätzliche Bezug genommen wird.
  • Es ist ein besonderes Merkmal der vorliegenden Erfindung, daß das teilweise Schneiden bzw. Einschneiden des Sandwiches der Fig. 4E entlang vom Linien 50 Kanten von mehreren Anschlußflächen 34 auf dem Wafer 20 freilegt, wobei die Anschlußflächenkanten, wenn sie so freigelegt sind, kontaktoberflächen 51 auf den Plättchen 40 bilden. Das teilweise Schneiden des Sandwiches der Fig. 4E legt darüber hinaus Kantenabschnitte der Grundebene 38 frei, welche die Grundebene- Konaktoberflächen 52 bilden.
  • Es wird nun insbesondere auf Fig. 5 Bezug genommen, in der zumindest eine Isolierschicht, welche die Feldoxidschicht enthält, mit dem Bezugszeichen 32 und Metallanschlußflächen mit dem Bezugszeichen 34 gezeigt sind. Eine Isolierschicht über dem Metall ist mit einem Bezugszeichen 36 gezeigt. Die Grundebene ist mit dem Bezugszeichen 38 gekennzeichnet.
  • Es ist daraus entnehmbar, daß die Kerbe, die durch das teilweise Einschneiden in Fig. 4E hergestellt worden ist, üblicherweise geneigte bzw. schräg verlaufende Seitenwände aufweist, wie es in Fig. 5 gezeigt ist. Die muß jedoch nicht notwendigerweise der Fall sein.
  • Es wird nun auf die Fig. 6, 7 und 8 Bezug genommen, welche weilere Schritte bei der Herstellung der integrierten Schaltungseinrichtungen in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigen.
  • Fig. 6 gibt mit dem Bezugszeichen 54 eine bevorzugte Querschnitiagestaltung einer Kerbe wieder, die durch das teilweise Einschneiden hergestellt worden ist, wie es vorstehend in Verbindung mit Fig. 4E erläutert worden ist. Vertikale Linien 56 kennzeichnen den Schnittpunkt bzw. die Schnittlinie der Kerbe 54 mit den Anschlußflächen 34, wobei freigelegte Abschnittsanschlußoberflächen 51 gebildet werden. Vertikale Linien 58 kennzeichnen den Ort eines nachfolgenden Endschnittes, welcher bei einem späteren Bearbeitungsschritt die Plättchen in einzelne integrierte Schaltungen trennt.
  • Fig. 7 zeigt die Bildung von Metallkontakten 12 entlang der schräg verlaufenden Kanten 14 und entlang von Teilen der oberen Oberfläche 16. Diese Kontakte, welche durch jede geeignete Metallablagerungs- bzw. Metallabscheidungstechnik hergestellt werden können, sind so dargestellt, daß sie sich nach innen 6n die Kerbe 54 erstrecken, wodurch elektrischer Kontakt mit den Oberflächen 51 der Anschlußflächen 34 hergestellt wird.
  • Es ist ein besonderes Merkmale der vorliegenden Erfindung, daß die Metallkontakte auf den Plättchen in elektrischem Kontakt mit den Oberflächen 51 der Anschlußflächen 34 hergestellt werden, ohne daß zunächst die Plättchen in einzelne Chips getrennt werden.
  • Fig. 8 zeigt das nachfolgende Dicing der einzelnen Plättchen auf dem Wafer, das sich dem Bilden der Metallkontakte anschließt, in einzelne vorgepackte bzw. pregepackagte integrierte Schaltungseinrichtungen.
  • Es wird nun auf die Fig. 9 und 10 Bezug genommen, welche zusammen die Vorrichtung zum Herstellen von integrierten Schaltungseinrichtungen wiedergeben. Eine bekannte Waferproduktionsstätte 180 stellt vollständige Wafer 20 bereit. Einzelne Wafer 20 werden auf ihren aktiven Oberflächen durch die Bondvorrichtung 182 aneinander angebracht bzw. miteinander verlötet oder verklebt, welche vorzugsweise Einrichtungen zum Drehen des Wafers 20, der Schicht 26 und des Epoxyds 28 aufweist, um eine ebene Verteilung des Epoxyds zu erzielen.
  • Der gebondete Wafer (Fig. 3) wird an seiner nichtaktiven Oberfläche durch eine Schleifeinrichtung 184, wie beispielsweise das Modell 32BTGW, die ein 12,5A- Schleifmittel verwendet und die im Markt von der Speedfam Machines Co. Ltd., England verfügbar ist, in seiner Dicke verringert.
  • Der Wafer wird daraufhin an seiner nichtaktiven Oberfläche durch eine Ritzvorrichtung 186, wie die Kulicke & Soffa 775 Dicingsäge geritzt, welche eine Niplattierte, diamandbestückte Klinge bzw. ein ebensolches Sägeblatt verwendet, wodurch ein Ergebnis erzielt wird, wie es in Fig. 4C gezeigt ist.
  • Der geritzte Wafer 4C wird anschließend in einem temperaturgesteuerten Bad 188 geätzt, welches eine Siliziumätzlösung 190 enthält. Die im Markt verfügbaren Ausrüstungen für diesen Zweck umfassen ein Chemkleen-Bad und eine WHRV- Umlaufeinrichtung, die beide durch die Wafab Inc., USA hergestellt werden. Eine geeignete bekannte Siliziumätzlösung ist das Isoform Siliziumätzmittel, welches im Markt von der Micro-Image Technology Ltd., England verfügbar ist. Der Wafer wird üblichweise nach dem Ätzen abgespült. Der sich ergebende, geätzte Wafer ist in Fig. 4D gezeigt.
  • Der geätzte Wafer wird auf der nichtaktiven Seite mit einer weiteren Schutzschicht 42 durch eine Bondeinrichtung 192 versehen, welche im wesentlichen die gleiche wie die Vorrichtung 182 sein kann, um ein doppel gebondetes Wafersandwich herzustellen, wie es in Fig. 4E gezeigt ist.
  • Eine Kerbeinrichtung 194, welche identisch zu der Einrichtung 186 sein kann, schneidet teilweise das gebondet Wafersandwich der Fig. 4E in eine Konfiguration, wie sie in Fig. 5 gezeigt ist.
  • Der mit Kerben versehene Wafer wird anschließend einer Antikorrosionsbehandlung in einem Bad 196 unterzogen, welches eine chromatisierende Lösung 198 enthält, wie sie in einem der nachstehenden US-Patente beschrieben ist: 2,507,956; 2,851,385 und 2,796,370.
  • Eine Einrichtung 200 zum Ablagern bzw. Abscheiden einer Leitschicht, welche Vakuumablagerungs- bzw. Vakuumabscheidetechniken verwendet, wüe beispielsweise ein Modell 903M Sputtering Machine bzw. Sputteringmaschine, die durch Material Research Corporation, USA hergestellt wird, wird verwendet, um eine Leitschicht auf einer oder mehreren Oberflächen jedes Plättchens des Wafers zu bilden, wie es in Fig. 7 gezeigt ist.
  • Die Bildung von Kontaktstreifen, wie es in Fig. 7 gezeigt ist, wird vorzugsweise unter Verwendung bekannter elektroabgelagerter bzw. elektroabgeschiedener Photoresists ausgeführt, welche im Markt von DuPont unter dem Markennamen Primecoat oder von Shipley unter dem Markennamen Eagle verfügbar sind. Der Photoresist wird auf die Wafer in einer Photoresistbadanordnung 202 aufgebracht, welche im Marke von DuPont oder Shipley verfügbar ist.
  • Der Photoresist wird vorzugsweise durch einen geeigneten Laserscanner 204 laserkonfiguriert, um geeignete Ätzmuster zu bilden. Der Photoresist wird anschließend in einem Entwicklungsbad 206 entwickelt und daraufhin in einer Metallätzlösung 208 geätzt, die sich in einem Ätzbad 210 befindet, wodurch eine Leitkonfiguration bereitgestellt wird, wie sie in Fig. 1 gezeigt ist.
  • Die freigelegten Leitstreifen, die in Fig. 7 gezeigt sind, werden dlaraufhin be schichtet bzw. plattiert, vorzugsweise durch eine Einrichtung zum chemischen Metallabscheiden 212, wie sie von Okuno, Japan verfügbar ist.
  • Der Wafer wird anschließend in einzelne vorgepackte bzw. pregepackagte integrierte Schaltungseinrichtungen getrennt. Vorzugsweise sollte das Trennmesser bzw. die Trennklinge oder das Trennblatt 214 eine Diamantresinoidklinge mit einer Dicke von 1,016 mm bis 3,048 mm (4 bis 12 mils) sein. Die sich ergebenden Plättchen besitzen eine Erscheinung, wie sie generell in Fig. 1 gezeigt ist:
  • Es wird nun auf die Fig. 11 Bezug genommen, welche ein bevorzugtes Ausführungsbeispiel der integrierten Schaltungseinrichtung wiedergibt, die in Übereinstimmung mit einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist und die eine verhältnismäßig dünne und kompakte, gegen Umwelteinflüsse geschützte und eine höhere mechanische Festigkeit aufweisende, integrierte Schaltungspackung bzw. eine ebensolche Schaltungspackage 310 beinhaltet, die bzw. das mehrere elektrische Kontakte 312 besitzt, welche entlang von Kantenoberflächen 314 plattiert sind. Ähnlich zu dem Ausführungsbeispiel der Fig. 1 erstrecken sich die Kontakte 312 über die Kantenoberflächen auf die ebenen Oberflächen 316 des Package. Es ist ein besonderes Merkmal der Vorrichtung der Fig. 11, daß eine verhältnismäßig große Zahl an Kontakten 312 auf einer ebenen Oberfläche 316 vorgesehen wird, vorzugsweise durch Anordnung dieser Kontakte in mehreren Reihen, wie es dargestellt ist. Es ist zu bemerken, daß die kummulative Breite der Kontakte 312 größer als die Gesamtkantenlänge des Chips sein kann, ohne daß die Gestaltungsregeln verletzt werden. Dies wird durch Abwechseln der Anordnung der Kontakte 312 erreicht, wie es dargestellt ist.
  • Das Package kann Grundebenenkontakte 318 sowie einen oder mehrere thermisch haftende Anschlußflächen 319 aufweisen, die auf einer oder beiden ebenen Oberflächen 316 des Package gebildet sein. Das Vorsehen derartiger thermisch haftender Anschlußflächen 319 ist optional.
  • Es wird nun auf Fig. 12 Bezug genommen, die eine integrierte Schaltungsvorrichtung zeigt, welche in Übereinstimmung mit einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist und welche ein verhältnismäßig dünnes und kompaktes, gegenüber Umwelteinflüssen geschütztes und mechanisch verstärktes integriertes Schaltungspaket bzw. Schaltungspackage 330 beinhaltet, das mehrere elektrische Kontakt 332 besitzt, die entlang seiner Kantenoberflächen 334 plattiert sind. Ähnlich zu der Vorrichtung der Fig. 11 erstrecken sich die Kontakte 332 über die Kantenoberflächen auf die ebenen Oberflächen 336 des Package. Eine verhältnismäßig große Zahl an Kontakten 332 kann auf einer ebenen Oberfläche 336 vorgesehen werden, vorzugsweise durch Anordnen der Kontakte in mehreren Reihen, wie es dargestellt ist. Bei der wiedergegebenen Vorrichtung ist ein besonderes Merkmal, daß sich die Kontakte 332 über die Kante 334 auf vertikale Kantenoberflächen 338 erstrecken, welche sich senkrecht zu der ebenen Oberfläche 336 erstrecken.
  • Das Package kann Grundebenenkontakte 340 sowie einen oder mehrere thermisch haftende Anschlußflächen 342 aufweisen, die auf einer oder beiden ebenen Oberflächen 336 gebildet sind. Das Vorsehen derartiger thermisch haftender Anschlußflächen 342 ist optional.
  • Es wird nun auf die Fig. 13, 14, 15 Bezug genommen, welche weitere Schritte bei der Herstellung der integrierten Schaltungseinrichtung der Fig. 12 in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der Erfindung wiedergeben.
  • Fig. 13 zeigt mit Bezugszeichen 350 eine bevorzugte Querschnittskonfiguration einer Kerbe 352, die durch das teilweise Schneiden bzw. Einschneiden hergestellt worden ist, wie es vorstehend in Verbindung mit Fig. 4E erläutert worden ist. Im Gegensatz zu dem in Fig. 6 gezeigten Ausführungsbeispiel, bei dem vertikale Linien 56 die Schnittpunkte der Kerbe 54 mit den Anschlußflächen 34 kennzeichnen, die freigelegte Abschnittsanschlußflächen 51 bilden, gelangt bei dem vorliegenden Ausführungsbeispiel die Kerbe 352 nicht in Kontakt mit den Anschlußflächen 354.
  • Fig. 14 gibt einen nachfolgenden Herstellschritt wieder, bei dem ein gerader Schnitt 356 in der Mitte der Kerbe 352 hergestellt wird und bei dem die Kanten der Anschlußflächen 354 freigelegt werden.
  • Fig. 15 zeigt die Bildung der Metallkontakte 358 entlang der geneigten bzw. schräg verlaufenden Kanten 360, Teilen der oberen Oberfläche 362 und Teilen der senkrecht hierzu verlaufenden Seitenwänden 364, welche sich senkrecht zu der oberen Oberfläche 362 erstrecken. Diese Kontakte, welche durch jede geeignete Metallablagerungs- bzw. Metallabscheidungstechnik hergestellt werden können, sind so anzusehen, daß sie sich nach innen in die Kerbe 352 und nach innen in den geraden Schnitt 356 erstrecken, wodurch die Herstellung eines elektrischen Kontaktes mit den Kantenoberflächen 366 der Anschlußflächen 354 ermöglicht wird.
  • Die Metallkontakte werden auf den Plättchen in elektrischem Kontakt mit den Oberflächen 366 der Anschlußflächen 354 nach dem Trennen der Plättchen in einzelne Chips hergestellt.
  • Es ist für den Fachmann erkennbar, daß die vorliegende Erfindung nicht auf das beschränkt ist, was vorstehend insbesondere gezeigt und erläutert worden ist. Der Bereich der vorliegenden Erfindung wird nur durch die nachfolgenden Ansprüche definiert.

Claims (10)

1. Verfahren zum Herstellen von Bauelementen mit integrierten Schaltungen, das die folgenden Schritte enthält:
Herstellen mehrerer integrierter Schaltungen auf einem Wafer (20), der eine erste sowie eine zweite ebene Oberfläche (16) aufweist, wobei jede integrierte Schaltung mehrere Anschlußflächen (34) zum Herstellen eines elektrischen Kontakts enthält, Anbringen einer Schicht aus einem mechanisch schützenden Material (26) auf der ersten Oberfläche jedes Wafers,
Trennen der integrierten Schaltungen voneinander, welche durch dieses Schutzmaterial (26) zusammengehalten werden,
Anbringen einer Schicht aus Isoliermaterial (42) auf einer zweiten Oberfläche jedes Wafers, wobei die Isoliermaterialschicht (42) eine Epoxydschicht (44) enthält, die zwischen den integrierten Schaltungen und dem Isoliermaterial (42) angeordnet ist und die ebenfalls die Zwischenräume zwischen den integrierten Schaltungen füllt, danach teilweises Einschneiden der separierten Wafer und des darauf aufgebrachten Schutzmaterials entlang Linien zwischen benachbarten integrierten Schaltungen, um dadurch Kerben entlang der Konturen mehrerer integrierter Schaltungen zu bilden, und Freilegen von Teilflächen (51) der Anschlußflächen.
2. Verfahren nach Anspruch 1, bei dem der Schritt des teilweisen Einschneidens das Schneiden mehrerer Anschlußflächen (34) enthält, wovon einige mit einer integrierten Schaltung aus einem Paar benachbarter integrierter Schaltungen in Verbindung stehen und andere mit der anderen integrierten Schaltung des Paares benachbarter integrierter Schaltungen in Verbindung stehen, um dadurch elektrische Kontaktbereiche für beide integrierten Schaltungen des Paares benachbarter integrierter Schaltungen zu bilden.
3. Verfahren nach Anspruch 1 oder 2, bei dem weiterhin der Schritt des Aufbringens einer Leitschicht (12) über den gekerbten Kanten der integrierten Schaltungen enthalten ist, die in elektrischer Verbindung mit den freigelegten Kanten der Anschlußflächen (34) steht, wobei Abschnitte der Leitschicht, die mit separaten Anschlußflächen der mehrfach vorhandenen Anschlußflächen in Verbindung stehen, elektrisch voneinander getrennt sind.
4. Verfahren nach Anspruch 3, bei dem der Schritt des Aufbringens einer Leitschicht das Bilden einer leitfähigen Beschichtung (12) auch über den Nichtkantenabschnitten der integrierten Schaltung enthält.
5. Verfahren nach Anspruch 1, bei dem der Schritt des teilweisen Schneidens an Stellen ausgeführt wird, wo das Siliziumsubstrat des Wafers (20) an den gekerbten Kanten der sich ergebenden integrierten Schaltungen nicht freigelegt ist.
6. Verfahren nach einem der vorstehenden Ansprüche, bei dem eine thermisch haftende Anschlußfläche (19) auf zumindest einer äußeren ebenen Oberfläche (16) der integrierten Schaltungseinrichtungen gebildet wird.
7. Verfahren nach einem der vorstehenden Ansprüche, bei dem weiterhin der Schritt des Bereitstellens einer integral gebildeten Grundebene (39) bei den integrierten Schaltungseinrichtungen vorgesehen ist.
8. Verfahren nach Anspruch 1, bei dem die Schutzschicht (26) durchlässig gegenüber Strahlung im sichtbaren Bereich oder Infrarotbereich ist.
9. Verfahren nach einem der vorstehenden Ansprüche, bei dem weiterhin der Schritt des Bildens von metallischen Kontakten (12) in wechselseitig versetzter Beziehung auf einer ebenen Oberfläche (16) der integrierten Schaltung vorgesehen ist.
10. Verfahren nach einem der vorstehenden Ansprüche, bei dem weiterhin der Schritt des Bildens von metallischen Kontakten (12) vorgesehen ist, welche sich auf die Oberflächen senkrecht zu der ersten und der zweiten ebenen Oberfläche (16) erstrecken.
DE69511241T 1994-01-17 1995-01-10 Verfahren zur herstellung integrierter schaltungsbauelemente Expired - Lifetime DE69511241T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IL10835994A IL108359A (en) 1994-01-17 1994-01-17 Method and device for creating integrated circular devices
PCT/EP1995/000097 WO1995019645A1 (en) 1994-01-17 1995-01-10 Methods and apparatus for producing integrated circuit devices

Publications (2)

Publication Number Publication Date
DE69511241D1 DE69511241D1 (de) 1999-09-09
DE69511241T2 true DE69511241T2 (de) 2000-04-20

Family

ID=11065715

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69511241T Expired - Lifetime DE69511241T2 (de) 1994-01-17 1995-01-10 Verfahren zur herstellung integrierter schaltungsbauelemente

Country Status (13)

Country Link
US (1) US6040235A (de)
EP (1) EP0740852B1 (de)
JP (1) JPH09511097A (de)
AT (1) ATE183020T1 (de)
AU (1) AU1456495A (de)
CA (1) CA2181339A1 (de)
DE (1) DE69511241T2 (de)
IL (1) IL108359A (de)
MX (1) MX9602801A (de)
MY (1) MY130185A (de)
SG (1) SG50376A1 (de)
TW (1) TW360957B (de)
WO (1) WO1995019645A1 (de)

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US6127245A (en) * 1997-02-04 2000-10-03 Micron Technology, Inc. Grinding technique for integrated circuits
US5789302A (en) * 1997-03-24 1998-08-04 Siemens Aktiengesellschaft Crack stops
DE19738549C1 (de) * 1997-09-03 1998-12-10 Siemens Ag Verpackte integrierte Schaltung
FR2771551B1 (fr) * 1997-11-21 2000-01-28 Ela Medical Sa Composant microelectromecanique, tel que microcapteur ou microactionneur, reportable sur un substrat de circuit hybride
US6624505B2 (en) 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
WO1999048143A2 (en) 1998-03-16 1999-09-23 Koninklijke Philips Electronics N.V. Method of manufacturing semiconductor devices with 'chip size package'
US6235612B1 (en) * 1998-06-10 2001-05-22 Texas Instruments Incorporated Edge bond pads on integrated circuits
FR2783354B1 (fr) 1998-08-25 2002-07-12 Commissariat Energie Atomique Procede collectif de conditionnement d'une pluralite de composants formes initialement dans un meme substrat
FR2782840B1 (fr) * 1998-08-25 2003-09-05 Commissariat Energie Atomique Circuit electronique et procede de realisation d'un circuit electronique integre comprenant au moins un composant electronique de puissance dans une plaque de substrat
US6187611B1 (en) 1998-10-23 2001-02-13 Microsemi Microwave Products, Inc. Monolithic surface mount semiconductor device and method for fabricating same
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3429718B2 (ja) * 1999-10-28 2003-07-22 新光電気工業株式会社 表面実装用基板及び表面実装構造
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
EP1256135A1 (de) * 2000-02-15 2002-11-13 Osram Opto Semiconductors GmbH Strahlungsemittierendes halbleiterbauelement und verfahren zu dessen herstellung
DE10006738C2 (de) * 2000-02-15 2002-01-17 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauelement mit verbesserter Lichtauskopplung und Verfahren zu seiner Herstellung
DE20111659U1 (de) * 2000-05-23 2001-12-13 OSRAM Opto Semiconductors GmbH & Co. oHG, 93049 Regensburg Bauelement für die Optoelektronik
EP1356718A4 (de) * 2000-12-21 2009-12-02 Tessera Tech Hungary Kft Verpackte integrierte schaltungen und verfahren zu ihrer herstellung
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US7498196B2 (en) * 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US6878608B2 (en) * 2001-05-31 2005-04-12 International Business Machines Corporation Method of manufacture of silicon based package
US6878573B2 (en) * 2001-06-19 2005-04-12 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and semiconductor device
JP2003197569A (ja) * 2001-12-28 2003-07-11 Disco Abrasive Syst Ltd 半導体チップの製造方法
US6624003B1 (en) 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
US8614768B2 (en) * 2002-03-18 2013-12-24 Raytheon Company Miniaturized imaging device including GRIN lens optically coupled to SSID
US7787939B2 (en) * 2002-03-18 2010-08-31 Sterling Lc Miniaturized imaging device including utility aperture and SSID
US7591780B2 (en) * 2002-03-18 2009-09-22 Sterling Lc Miniaturized imaging device with integrated circuit connector system
US20060146172A1 (en) * 2002-03-18 2006-07-06 Jacobsen Stephen C Miniaturized utility device having integrated optical capabilities
US20040021214A1 (en) * 2002-04-16 2004-02-05 Avner Badehi Electro-optic integrated circuits with connectors and methods for the production thereof
JP2005523466A (ja) * 2002-04-16 2005-08-04 エクスルーム フォトニクス リミテッド 集積コネクタを有する電気光学回路およびその製造方法
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
US6908791B2 (en) * 2002-04-29 2005-06-21 Texas Instruments Incorporated MEMS device wafer-level package
US7340181B1 (en) 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
JP4093018B2 (ja) * 2002-11-08 2008-05-28 沖電気工業株式会社 半導体装置及びその製造方法
JP2004165191A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法及びカメラシステム
US7067907B2 (en) * 2003-03-27 2006-06-27 Freescale Semiconductor, Inc. Semiconductor package having angulated interconnect surfaces
TWI225696B (en) * 2003-06-10 2004-12-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
KR101078621B1 (ko) 2003-07-03 2011-11-01 테쎄라 테크놀로지스 아일랜드 리미티드 집적회로 디바이스를 패키징하기 위한 방법 및 장치
TWI226094B (en) * 2003-07-21 2005-01-01 Advanced Semiconductor Eng Process for testing IC wafer
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
CN101174572B (zh) * 2003-08-06 2010-12-15 三洋电机株式会社 半导体装置及其制造方法
US7180149B2 (en) 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
JP4248355B2 (ja) * 2003-09-24 2009-04-02 三洋電機株式会社 半導体装置および半導体装置の製造方法
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level
US6972243B2 (en) * 2003-09-30 2005-12-06 International Business Machines Corporation Fabrication of semiconductor dies with micro-pins and structures produced therewith
US6864116B1 (en) * 2003-10-01 2005-03-08 Optopac, Inc. Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
US6943423B2 (en) * 2003-10-01 2005-09-13 Optopac, Inc. Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
US7538358B2 (en) 2003-10-15 2009-05-26 Xloom Communications, Ltd. Electro-optical circuitry having integrated connector and methods for the production thereof
US20050156330A1 (en) * 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US20050196900A1 (en) * 2004-03-05 2005-09-08 Humphrey Alan E. Substrate protection system, device and method
US7122874B2 (en) * 2004-04-12 2006-10-17 Optopac, Inc. Electronic package having a sealing structure on predetermined area, and the method thereof
US6943424B1 (en) 2004-05-06 2005-09-13 Optopac, Inc. Electronic package having a patterned layer on backside of its substrate, and the fabrication thereof
US20070046314A1 (en) * 2004-07-21 2007-03-01 Advanced Semiconductor Engineering, Inc. Process for testing IC wafer
TWI250596B (en) 2004-07-23 2006-03-01 Ind Tech Res Inst Wafer-level chip scale packaging method
US7645635B2 (en) * 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
US20060043513A1 (en) * 2004-09-02 2006-03-02 Deok-Hoon Kim Method of making camera module in wafer level
KR100498708B1 (ko) * 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
FR2879183B1 (fr) * 2004-12-15 2007-04-27 Atmel Grenoble Soc Par Actions Procede de fabrication collective de microstructures a elements superposes
US7129459B2 (en) * 2004-12-23 2006-10-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Wire-bondable image sensor having integral contaminant shadowing reduction structure
US20060138626A1 (en) * 2004-12-29 2006-06-29 Tessera, Inc. Microelectronic packages using a ceramic substrate having a window and a conductive surface region
TWI254467B (en) * 2005-03-01 2006-05-01 Advanced Semiconductor Eng Semiconductor package having an optical device and the method of making the same
US7285434B2 (en) * 2005-03-09 2007-10-23 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same
US7513822B2 (en) 2005-06-18 2009-04-07 Flitsch Frederick A Method and apparatus for a cleanspace fabricator
US9339900B2 (en) 2005-08-18 2016-05-17 Futrfab, Inc. Apparatus to support a cleanspace fabricator
US10651063B2 (en) 2005-06-18 2020-05-12 Frederick A. Flitsch Methods of prototyping and manufacturing with cleanspace fabricators
US11024527B2 (en) 2005-06-18 2021-06-01 Frederick A. Flitsch Methods and apparatus for novel fabricators with Cleanspace
US10627809B2 (en) 2005-06-18 2020-04-21 Frederick A. Flitsch Multilevel fabricators
US9457442B2 (en) * 2005-06-18 2016-10-04 Futrfab, Inc. Method and apparatus to support process tool modules in a cleanspace fabricator
US9159592B2 (en) 2005-06-18 2015-10-13 Futrfab, Inc. Method and apparatus for an automated tool handling system for a multilevel cleanspace fabricator
US9059227B2 (en) 2005-06-18 2015-06-16 Futrfab, Inc. Methods and apparatus for vertically orienting substrate processing tools in a clean space
WO2007004137A2 (en) * 2005-07-01 2007-01-11 Koninklijke Philips Electronics N.V. Electronic device
US9601474B2 (en) 2005-07-22 2017-03-21 Invensas Corporation Electrically stackable semiconductor wafer and chip packages
US7566853B2 (en) * 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
JP2009517730A (ja) 2005-11-28 2009-04-30 エヌエックスピー ビー ヴィ トランスポンダ及びその製造方法
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
CN101405084B (zh) 2006-03-20 2011-11-16 皇家飞利浦电子股份有限公司 用于电子微流体设备的系统级封装台
US7361989B1 (en) * 2006-09-26 2008-04-22 International Business Machines Corporation Stacked imager package
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7759166B2 (en) * 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
TWI313050B (en) * 2006-10-18 2009-08-01 Advanced Semiconductor Eng Semiconductor chip package manufacturing method and structure thereof
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
TW200842998A (en) * 2007-04-18 2008-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
TWI331371B (en) * 2007-04-19 2010-10-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
US7835074B2 (en) * 2007-06-05 2010-11-16 Sterling Lc Mini-scope for multi-directional imaging
EP2186134A2 (de) 2007-07-27 2010-05-19 Tessera, Inc. Kapselung eines stapels rekonstituierter wafer mit danach aufgebrachten pad-erweiterungen
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US20090093137A1 (en) * 2007-10-08 2009-04-09 Xloom Communications, (Israel) Ltd. Optical communications module
US7969659B2 (en) * 2008-01-11 2011-06-28 Sterling Lc Grin lens microscope system
US7880293B2 (en) * 2008-03-25 2011-02-01 Stats Chippac, Ltd. Wafer integrated with permanent carrier and method therefor
US20090287048A1 (en) * 2008-05-16 2009-11-19 Sterling Lc Method and apparatus for imaging within a living body
EP2308087B1 (de) * 2008-06-16 2020-08-12 Tessera, Inc. Stapelung von kapselungen auf chipmassstab auf waferebene mit randkontakten
JP5596027B2 (ja) 2008-06-18 2014-09-24 レイセオン カンパニー カテーテル
WO2010014792A2 (en) 2008-07-30 2010-02-04 Sterling Lc Method and device for incremental wavelength variation to analyze tissue
US9060704B2 (en) 2008-11-04 2015-06-23 Sarcos Lc Method and device for wavelength shifted imaging
WO2010104610A2 (en) * 2009-03-13 2010-09-16 Tessera Technologies Hungary Kft. Stacked microelectronic assemblies having vias extending through bond pads
WO2011041730A2 (en) 2009-10-01 2011-04-07 Jacobsen Stephen C Light diffusion apparatus
US9661996B2 (en) 2009-10-01 2017-05-30 Sarcos Lc Needle delivered imaging device
WO2011041720A2 (en) 2009-10-01 2011-04-07 Jacobsen Stephen C Method and apparatus for manipulating movement of a micro-catheter
US8828028B2 (en) 2009-11-03 2014-09-09 Raytheon Company Suture device and method for closing a planar opening
US8624342B2 (en) * 2010-11-05 2014-01-07 Invensas Corporation Rear-face illuminated solid state image sensors
US20140011323A1 (en) * 2012-07-06 2014-01-09 Frederick Flitsch Processes relating to cleanspace fabricators
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
US20140326856A1 (en) * 2013-05-06 2014-11-06 Omnivision Technologies, Inc. Integrated circuit stack with low profile contacts
CN106469689B (zh) * 2015-08-21 2019-10-11 安世有限公司 电子元件及其形成方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1658509A (en) * 1925-10-07 1928-02-07 Wadsworth Watch Case Co Surface-ornamenting process and apparatus
US2507956A (en) * 1947-11-01 1950-05-16 Lithographic Technical Foundat Process of coating aluminum
NL83665C (de) * 1952-04-03
US2796370A (en) * 1955-03-04 1957-06-18 Charles W Ostrander Composition and method for producing corrosion resistant protective coating on aluminum and aluminum alloys
DE1591105A1 (de) * 1967-12-06 1970-09-24 Itt Ind Gmbh Deutsche Verfahren zum Herstellen von Festkoerperschaltungen
US3623961A (en) * 1968-01-12 1971-11-30 Philips Corp Method of providing an electric connection to a surface of an electronic device and device obtained by said method
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
DE2341154C2 (de) * 1973-08-14 1975-06-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung
JPS5895862A (ja) * 1981-11-30 1983-06-07 Mitsubishi Electric Corp 積層構造半導体装置
EP0161246B1 (de) * 1983-11-07 1990-01-31 Irvine Sensors Corporation Detektoranordnungsstruktur und -herstellung
GB8519373D0 (en) * 1985-08-01 1985-09-04 Unilever Plc Encapsulation of fet transducers
US4789692A (en) * 1986-08-12 1988-12-06 Morton Thiokol, Inc. Resin-immobilized biocides
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
US5171716A (en) * 1986-12-19 1992-12-15 North American Philips Corp. Method of manufacturing semiconductor device with reduced packaging stress
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
JPH0193149A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 半導体装置
US4794092A (en) * 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
JPH0217644A (ja) * 1988-07-06 1990-01-22 Hitachi Ltd 集積回路
US5038201A (en) * 1988-11-08 1991-08-06 Westinghouse Electric Corp. Wafer scale integrated circuit apparatus
JP2829015B2 (ja) * 1989-01-19 1998-11-25 株式会社東芝 半導体素子の加工方法
US5135890A (en) * 1989-06-16 1992-08-04 General Electric Company Method of forming a hermetic package having a lead extending through an aperture in the package lid and packaged semiconductor chip
US4992908A (en) * 1989-07-24 1991-02-12 Grumman Aerospace Corporation Integrated circuit module
JP2768988B2 (ja) * 1989-08-17 1998-06-25 三菱電機株式会社 端面部分コーティング方法
US5126286A (en) * 1990-10-05 1992-06-30 Micron Technology, Inc. Method of manufacturing edge connected semiconductor die
FR2670323B1 (fr) * 1990-12-11 1997-12-12 Thomson Csf Procede et dispositif d'interconnexion de circuits integres en trois dimensions.
US5270485A (en) * 1991-01-28 1993-12-14 Sarcos Group High density, three-dimensional, intercoupled circuit structure
JPH04346231A (ja) * 1991-05-23 1992-12-02 Canon Inc 半導体装置の製造方法
JP2967621B2 (ja) * 1991-08-27 1999-10-25 日本電気株式会社 半導体装置用パッケージの製造方法
JP2769753B2 (ja) * 1991-08-28 1998-06-25 株式会社オーク製作所 画像形成用露光装置
FR2691836B1 (fr) * 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
US5269822A (en) * 1992-09-01 1993-12-14 Air Products And Chemicals, Inc. Process for recovering oxygen from gaseous mixtures containing water or carbon dioxide which process employs barium-containing ion transport membranes
HUT73312A (en) * 1992-09-14 1996-07-29 Badehi Method and apparatus for producing integrated circuit devices, and integrated circuit device
FR2707012B1 (de) * 1993-06-22 1995-09-29 Asulab Sa
US5376235A (en) * 1993-07-15 1994-12-27 Micron Semiconductor, Inc. Method to eliminate corrosion in conductive elements
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices

Also Published As

Publication number Publication date
IL108359A (en) 2001-04-30
AU1456495A (en) 1995-08-01
TW360957B (en) 1999-06-11
US6040235A (en) 2000-03-21
MY130185A (en) 2007-06-29
MX9602801A (es) 1997-12-31
SG50376A1 (en) 1998-07-20
DE69511241D1 (de) 1999-09-09
JPH09511097A (ja) 1997-11-04
CA2181339A1 (en) 1995-07-20
ATE183020T1 (de) 1999-08-15
WO1995019645A1 (en) 1995-07-20
EP0740852B1 (de) 1999-08-04
IL108359A0 (en) 1994-04-12
EP0740852A1 (de) 1996-11-06

Similar Documents

Publication Publication Date Title
DE69511241T2 (de) Verfahren zur herstellung integrierter schaltungsbauelemente
DE69231785T2 (de) Verfahren zum herstellen integrierte schaltungsanordnungen
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP0703619B1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
DE69529019T2 (de) Thermoelektrische Anordnung und Herstellungsverfahren dafür
DE19580514B4 (de) Halbleiterbauelement mit einer umgreifenden Flanschverbindung und Verfahren zu dessen Herstellung
DE4301408C2 (de) Verfahren zur Herstellung von Halbleiterchips
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE112020005737T5 (de) Verfahren zur Herstellung eines Funktionschips, der geeignet ist, mit Drahtelementen zusammengebaut zu werden
DE19853703A1 (de) Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE19752404C1 (de) Verfahren zum Herstellen eines Kontaktflächen aufweisenden Trägerelements, das ein Trägersubstrat mit einem Halbleiterchip mit sehr geringer Dicke bildet
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
DE69030195T2 (de) Fabrikation einer elektronischen schaltungseinheit, welche gestapelte ic-lagen mit umleitungsleitungen enthält
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE102014208960A1 (de) Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zum Herstellen eines oberflächenmontierbaren optoelektronischen Bauelements
DE102005036646A1 (de) Halbleiterchip und Herstellungsverfahren
DE102021111920A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: TESSERA TECHNOLOGIES HUNGARY KFT., BUDAPEST, HU

8327 Change in the person/name/address of the patent owner

Owner name: TESSERA TECHNOLOGIES IRELAND LIMITED, BALLYBRI, IE

R082 Change of representative

Ref document number: 740852

Country of ref document: EP

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 28217 BREMEN, DE