DE19738549C1 - Verpackte integrierte Schaltung - Google Patents

Verpackte integrierte Schaltung

Info

Publication number
DE19738549C1
DE19738549C1 DE1997138549 DE19738549A DE19738549C1 DE 19738549 C1 DE19738549 C1 DE 19738549C1 DE 1997138549 DE1997138549 DE 1997138549 DE 19738549 A DE19738549 A DE 19738549A DE 19738549 C1 DE19738549 C1 DE 19738549C1
Authority
DE
Germany
Prior art keywords
integrated circuit
packaged integrated
cover
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997138549
Other languages
English (en)
Inventor
Detlef Dr Houdeau
Peter Stampka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997138549 priority Critical patent/DE19738549C1/de
Priority to PCT/DE1998/002207 priority patent/WO1999012199A1/de
Application granted granted Critical
Publication of DE19738549C1 publication Critical patent/DE19738549C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

Die Erfindung betrifft eine verpackte integrierte Schaltung mit einem Halbleiterchip, bei dem zumindest die die elektri­ sche Schaltung aufweisende Oberfläche mit einer nichtleiten­ den Abdeckung versehen ist.
Eine solche verpackte integrierte Schaltung ist aus der WO 95/19645 bekannt. Die dortige Abdeckung ist typischerweise mit Glas, Aluminiumoxidkeramik, Berylliumoxidkeramik oder Sa­ phir gebildet. Eine solche Abdeckung soll dem Schutz der in­ tegrierten Schaltung vor optischer Untersuchung oder mechani­ scher Beschädigung aber auch vor einem chemischen Angriff dienen.
Ein solcher Schutz ist jedoch nur gegeben, wenn die Abdeckung nicht in einfacher Weise entfernt werden kann.
Das der Erfindung zugrunde liegende Problem ist es daher, bei einer gattungsgemäßen verpackten integrierten Schaltung ein Ablösen der Abdeckung erheblich zu erschweren oder gar zu verhindern.
Das Problem wird dadurch gelöst, daß die einer Chipoberfläche zugewandte Seite der Abdeckung mit Ätzstrukturen versehen ist, um eine bessere Haftung zu einem den Chip und die Abdec­ kung verbindenden Verbindungsstoff zu erzielen.
Durch das Anätzen der einer Chipoberfläche zugewandten Seite der Abdeckung werden Taschen gebildet, in die ein als Verbin­ dungsstoff zwischen Chip und Abdeckung vorteilhafterweise verwendeter Klebstoff eindringen kann und aufgrund des somit erzielten Formschlusses zu einer besonders guten Verbindung zwischen Chip und Abdeckung führt. Ein Vorteil dieser Kleb­ stofftaschen ist der erhöhte Flächentraganteil. Des weiteren wird eine erhöhte Schubfestigkeit der Klebstofflage einge­ stellt.
In einer besonders vorteilhaften Ausgestaltung der Erfindung wird als Abdeckungsmaterial Wolframkarbid ver­ wendet.
Wolframkarbid ist nach dem Diamant mit einer Vickershärte von etwa 6.000 bis 7.000 HV der zweithärteste Werkstoff. Neben den harten Materialeigenschaften ist dieser Werkstoff mit seinem Ausdehnungskoeffizienten α = 5 K-1 an das Silizium (α = 2,5 K-1) dilathermisch relativ gut angepaßt, so daß nur ge­ ringe, durch Temperaturänderungen erzeugte Eigenspannungen zwischen Chip und Abdeckung auftreten. Der wenig sprödbruch­ empfindliche Werkstoff Wolframkarbid ist gegen chemische und thermische Einflüsse äußerst stabil. Durch die oben angespro­ chene Steifigkeit widersteht ein Sandwich-Aufbau, bei dem ein Halbleiterchip zwischen zwei Wolframkarbidabdeckungen ange­ ordnet ist, den mechanischen Belastungen des Chips beispiels­ weise bei Chipkarten-Anwendungen.
Bei Wolframkarbid erfolgt mit dem Ätzabtrag ein lokales Ent­ fernen des Binders Kobalt (Co). Das verbleibende Sinter-WC- Gefüge besitzt noch ausreichend hohe mechanische Festigkeit.
Statt des Klebers kann in einer weiteren Ausbildung der Er­ findung eutektisch bondbares, das heißt schweißbares Material als Verbindungsstoff verwendet werden. Dieses Material kann mit einer zuvor metallisierten Chipseite verschweißt werden.
In einer anderen Ausgestaltung der verpackten integrierten Schaltung enthält das Wolframkarbid Borsilikatglas als Füll­ stoff, um eine anodische Bondung der Abdeckung zu ermögli­ chen.
Da die Abdeckung in einem Stück angefertigt wird und erst dann mittels des Verbindungsmaterials mit dem Halbleiterchip verbunden wird, können zwar Ausnehmungen bzw. Durchbrüche vorgesehen werden, um eine Kontaktierung des Chips zu ermög­ lichen, wie dies beispielsweise in der WO 95/19645 gelehrt wird. In vorteilhafter Weise werden die Chipanschlüsse jedoch seitlich herausgeführt, so daß keine Bearbeitung der Abdec­ kung nötig ist.
Die Abdeckung kann bereits auf den Wafer aufgebracht werden und als Träger für diesen dienen. Außerdem entfällt so das Sägen des nackten Wafers und die damit verbundene zur Rißemp­ findlichkeit führende Sägekantenproblematik. Auch die beim Herausnehmen der einzelnen Chips aus dem Waferverbund häufig auftretenden Mikrorisse können verhindert werden.
Wenn ein Halbleiterchip auf beiden Hauptoberflächen mit einer erfindungsgemäß angeätzen Wolframkarbidabdeckung mittels ei­ nes Verbindungsstoffes versehen ist, entsteht ein Chiptresor, in dem der Halbleiterchip und die darauf realisierten inte­ grierten Schaltungen optimal geschützt sind, so daß sie in den besonders sicherheitskritischen Anwendungen in Chipkarten besonders vorteilhaft verwendet werden können.

Claims (6)

1. Verpackte integrierte Schaltung mit einem Halbleiterchip, bei dem zumindest die die elektrische Schaltung aufweisende Oberfläche mit einer nichtleitenden Abdeckung versehen ist, dadurch gekennzeichnet, daß die einer Chipoberfläche zugewandte Seite der Abdeckung mit Ätzstrukturen versehen ist, um eine bessere Haftung zu einem den Chip und die Abdeckung verbindenden Verbindungs­ stoff zu erzielen.
2. Verpackte integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Abdeckung mit Wolframkarbid gebildet ist.
3. Verpackte integrierte Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Verbindungsstoff ein Kleb­ stoff ist.
4. Verpackte integrierte Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Verbindungsstoff aus eutek­ tisch bondbarem Material besteht.
5. Verpackte integrierte Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das Wolframkarbid Borsilikatglas als Füllstoff enthält.
6. Verpackte integrierte Schaltung nach einem der vorherge­ henden Ansprüche, dadurch gekennzeichnet, daß die Schaltungs­ anschlüsse an der oder den nicht mit einer Abdeckung versehe­ nen Seite(n) des Halbleiterchips herausgeführt sind.
DE1997138549 1997-09-03 1997-09-03 Verpackte integrierte Schaltung Expired - Fee Related DE19738549C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1997138549 DE19738549C1 (de) 1997-09-03 1997-09-03 Verpackte integrierte Schaltung
PCT/DE1998/002207 WO1999012199A1 (de) 1997-09-03 1998-07-31 Verpackte integrierte schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997138549 DE19738549C1 (de) 1997-09-03 1997-09-03 Verpackte integrierte Schaltung

Publications (1)

Publication Number Publication Date
DE19738549C1 true DE19738549C1 (de) 1998-12-10

Family

ID=7841093

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997138549 Expired - Fee Related DE19738549C1 (de) 1997-09-03 1997-09-03 Verpackte integrierte Schaltung

Country Status (2)

Country Link
DE (1) DE19738549C1 (de)
WO (1) WO1999012199A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995019645A1 (en) * 1994-01-17 1995-07-20 Shellcase Ltd. Methods and apparatus for producing integrated circuit devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01309333A (ja) * 1988-06-07 1989-12-13 Nec Corp 樹脂封止型半導体装置
JPH0669381A (ja) * 1992-08-20 1994-03-11 Nec Corp 半導体集積回路装置
US5438023A (en) * 1994-03-11 1995-08-01 Ramtron International Corporation Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like
JPH0870067A (ja) * 1994-08-26 1996-03-12 Nippon Steel Corp 半導体装置
DE19649652C2 (de) * 1996-11-29 2000-03-16 Siemens Ag Verfahren zum Herstellen wenigstens einer Schutzschicht auf einem Halbleiterchip oder Wafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995019645A1 (en) * 1994-01-17 1995-07-20 Shellcase Ltd. Methods and apparatus for producing integrated circuit devices

Also Published As

Publication number Publication date
WO1999012199A1 (de) 1999-03-11

Similar Documents

Publication Publication Date Title
Licari Hybrid microcircuit technology handbook: materials, processes, design, testing and production
EP0698290B1 (de) Leistungshalbleiterbauelement mit pufferschicht
DE3221199C2 (de)
DE10351761B4 (de) Sensor für eine dynamische Grösse
DE1764951B1 (de) Mehrschichtige metallisierung fuer halbleiteranschluesse
WO2002103735A1 (de) Sicherungsbauelement
DE102009033029A1 (de) Elektronische Vorrichtung
DE2248303C2 (de) Halbleiterbauelement
DE102019125963A1 (de) Hermetisch verschlossene Glasumhäusung
DE10158185B4 (de) Leistungshalbleitermodul mit hoher Isolationsfestigkeit
DE19738549C1 (de) Verpackte integrierte Schaltung
EP0459283B1 (de) Halbleiterbauelement, befestigt an einem keramischen Substrat
DE10335155B4 (de) Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements auf einem Substrat
EP0852774B1 (de) Chipmodul
DE10063714C2 (de) Leistungshalbleitermodul mit hoher Isolationsfestigkeit
DE2136201C3 (de) Verfahren zum Anbringen metallischer Zuleitungen an einem elektrischen Festkörper-Bauelement
DE10103294C1 (de) Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter
DE102012208251A1 (de) Elektrische Kontaktierung für Halbleiter
EP0152972B1 (de) Kontaktierungssystem für 2-polige elektronische Bauelemente, insbesondere Halbleiterbauelemente
DE10126955A1 (de) Integrierte Schaltung mit energieabsorbierender Struktur
DE10108081B4 (de) Anordnung eines Halbleiterchips auf einem Substrat
EP0501108B1 (de) Verfahren zum flächenhaften Verbinden von Siliziumhalbleiterscheiben
DE102007004284B4 (de) Halbleiterleistungsmodul
EP0142692A1 (de) Montage von Halbleiterbauteilen auf einer Trägerplatte
DE19940759B4 (de) Schaltungsanordnung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130403