DE1277446B - Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement - Google Patents

Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement

Info

Publication number
DE1277446B
DE1277446B DES105551A DES0105551A DE1277446B DE 1277446 B DE1277446 B DE 1277446B DE S105551 A DES105551 A DE S105551A DE S0105551 A DES0105551 A DE S0105551A DE 1277446 B DE1277446 B DE 1277446B
Authority
DE
Germany
Prior art keywords
carrier plate
semiconductor elements
plate
solder
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES105551A
Other languages
English (en)
Inventor
Lothar Puetter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DES105551A priority Critical patent/DE1277446B/de
Priority to DE1564720A priority patent/DE1564720C3/de
Priority to DE1564770A priority patent/DE1564770C3/de
Priority to CH1146467A priority patent/CH468721A/de
Priority to NL6711275A priority patent/NL6711275A/xx
Priority to BE702724D priority patent/BE702724A/xx
Priority to GB39313/67A priority patent/GB1168357A/en
Priority to SE11734/67A priority patent/SE317138B/xx
Priority to FR118788A priority patent/FR1535151A/fr
Priority to GB22405/68A priority patent/GB1168358A/en
Priority to US669661A priority patent/US3531858A/en
Priority to US687966A priority patent/US3550262A/en
Publication of DE1277446B publication Critical patent/DE1277446B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4981—Utilizing transitory attached element or associated separate material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Die Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
HOIl
Deutsche Kl.: 21g-11/02
Nummer: 1277 446
Aktenzeichen: P 12 77 446.8-33 (S 105551)
Anmeldetag: 26. August 1966
Auslegetag: 12. September 1968
Bekanntlich sind die elektrischen Eigenschaften eines Halbleiterelementes aus monokristallinem Material mit mindestens einem pn-übergang sehr stark von der Oberflächenbeschaffenheit abhängig. Abgesehen von rein konstruktiven Gesichtspunkten ist man daher schon aus diesem Grunde gezwungen, die Halbleiterelemente vollständig zu kapseln. Hierzu ordnet man diese entweder in einem vakuumdichten Gehäuse an oder umgibt sie mit einem geeigneten Isolierstoff.
Bisher war es üblich, jedes einzelne Halbleiterelement getrennt mit einer Umhüllung zu versehen, aus der lediglich die Anschlußelektroden — im folgenden Kontaktkörper genannt — herausragen. Der Erfindung liegt die Aufgabe zugrunde, den hierfür erforderlichen Aufwand wesentlich herabzusetzen.
Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterbauelementen mit vollständig gekapselten, zwischen zwei Kontaktkörpern aus Metall liegendem Halbleiterelement, das dadurch gekennzeichnet ist, daß in einer metallischen, mit einer ätzbeständigen Lotschicht überzogenen Trägerplatte zahlreiche Sitzstellen dadurch gebildet werden, daß der sie mit der Trägerplatte noch verbindende Materialquerschnitt auf einen Bruchteil seiner ursprünglichen Größe vermindert wird, daß die Halbleiterelemente mit einer ihrer Kontaktelektroden auf die Sitzstellen aufgelegt und mit diesen und mit auf den zweiten Kontaktelektroden liegenden Elektrodenkörpern in einem Erwärmungsvorgang gemeinsam verlötet werden, daß dann die noch freien Flächen der Halbleiterelemente nach einer gemeinsamen Ätzbehandlung mit Kunstharz bedeckt werden, und daß dann die Sitzstellen mit den Halbleiterelementen vollständig aus der Trägerplatte herausgelöst werden.
Es ist zwar bekannt, auf mehrere, mechanische zusammenhängende Halbleiterbauelemente gleichzeitig isolierende Schichten und danach metallische Anschlußelektroden durch entsprechende Masken aufzudampfen und erst danach die einzelnen Halbleiterelemente voneinander zu trennen. Das eigentliche Kapseln der einzelnen Halbleiterelemente wurde jedoch auch in diesem Fall einzeln durchgeführt.
Zur näheren Erläuterung der Erfindung an Hand von Ausführungsbeispielen wird nunmehr auf die Figuren der Zeichnung Bezug genommen.
In den F i g. 1 und 2 ist zunächst eine Ausgangsplatte 1 aus Stahl von rechteckiger Umfangsform in zwei einander entsprechenden Rissen gezeigt. Soll eine solche Platte aus Stahl an ihren Oberflächen einwandfrei beim Eintauchen in ein erhitztes schmelzflüssiges Lotbad, z. B. aus einer Blei-Zinn-Legierung,
Verfahren zum Herstellen
von Halbleiterbauelementen mit vollständig
gekapseltem Halbleiterelement
Anmelder:
Siemens Aktiengesellschaft, Berlin und München, 8520 Erlangen, Werner-von-Siemens-Str. 50
Als Erfinder benannt:
Lothar Pütter, 8000 München
benutzt werden, so empfiehlt es sich, die Platte vorher mit einer Hilfsbenetzungsschicht an ihren Oberflächen zu versehen, und die Erfahrung hat gelehrt,
ao daß eine einwandfrei an der vorgereinigten Stahlplattenoberfläche haftende Nickelschicht ihre Herstellung durch ein stromloses Abscheiden (electrodeless plating) in einem entsprechenden Bad bedingt.
Nach Beendigung dieses Vorganges der Erzeugung
a5 eines solchen Nickelüberzuges an den glatten Oberflächen ergibt sich nach F i g. 3 also eine Stahlplatte 1 mit dem Nickelüberzug 2.
Nach einer entsprechenden Reinigung von den Resten der Badflüssigkeit des stromlosen Abscheidungsprozesses wird die Stahlplatte in ein Flußmittelbad getaucht oder mit Flußmittel besprüht, um sie für den Tauchprozeß vorzubereiten, durch welchen die Oberfläche der Stahlplatte nunmehr auf der Nickelschicht, welche, wie angegeben, als Hilfsbenetzungsschicht wirkt, mit der eigentlichen Lotschicht beschichtet wird.
Die F i g. 4 zeigt schematisch, daß die Platte 1 in das schmelzflüssige Lot 3 im Behälter 4 eingetaucht ist und nunmehr gemäß dem eingetragenen Pfeil 5 aus diesem Bad mit einer bestimmten Geschwindigkeit herausgezogen wird, welche die an der Platte entstehende Lotschichtdicke bestimmt. Die auf der Hilfsbenetzungsschicht aus Nickel 2 mit Lot 6 beschichtete Platte 1 ist im Querschnitt in F i g. 5 wiedergegeben.
Die F i g. 6 zeigt die Platte in der Draufsicht, wobei die eingetragenen Ringe 7 diejenigen Stellen bezeichnen, an denen Halbleiterelemente aufgesetzt und mit der Platte dann verlötet werden sollen. Um diese Sitzstellen der Halbleiterelemente festzulegen, könnte die mit den Überzügen 2 und 3 beschichtete Platte 1 in eine Hilfsvorrichtung eingesetzt werden,
809 600/424
welche eine Schablone bildet, enthält oder eine lehrelemente gleichzeitig auch Nuten bzw. Sicken in solche aufnehmen kann, die mit Aussparungen ent- die Oberfläche der Platte 1 eingearbeitet werden sprechend den eingetragenen Ringen 7 versehen ist, können, um an diesen später die Platte 1 dann gleich so daß durch diese Aussparungen hindurch die in die fertigen Halbleiterelemente zertrennen zu Halbleiterelemente auf die Lotschicht 6 aufgesetzt 5 können. Der Drückprozeß braucht naturgemäß nicht werden können und dann die Zusammenstellung in nur ein Verformungsprozeß zu sein, sondern kann beeinen Ofen z. B. gebracht werden kann, in welchem reits ein sinngemäßer anteiliger Schneidprozeß sein, durch die Wärmebehandlung das Lot an der Platte 1 der jedoch an der Platte diese noch nicht vollständig schmelzflüssig wird, die Halbleiterelemente an ihren durchtrennt.
Anlageflächen benetzt und dann beim Erkalten als io Die F i g. 8 zeigt eine andere Vorbereitung der
mechanisches Bindemittel zwischen der Oberfläche Stahlplatte durch einen Stanzprozeß. Es ist in diesem
der Stahlplatte 1 und dem einzelnen Halbleiter- Fall von der Stahlplatte nach Fig. 6 so viel wegge-
element wirkt. schnitten und entfernt worden, daß nur noch die vier
In Zuordnung zur F i g. 6 ist eine F i g. 7 als Teil Sitzstellen 7 für die Halbleiterelemente 9 mit den
eines Schnittes gemäß der Linie VII-VII der Fig. 6 15 Endkontakten 10 und diese Sitzflächenteile7 mitein-
wiedergegeben, nach welcher die mit der Lotschicht ander verbindende Stege 11 vorhanden sind. Auch
versehene Platte 1 inzwischen verformt worden ist, so diese Stege können dabei bereits mit Kerben 12, be-
daß sie mit hohlen warzenartigen bzw. hohlen sockel- nachbart dem Umfang von 10, versehen worden sein,
artigen Erhöhungen 8 versehen worden ist, von um nach den Verfahrensprozessen, die für eine An-
denen nur eine dargestellt ist, und zwar für die Aus- 20 zahl von Halbleiterelementen gemeinsam durch-
nutzung ihrer hohlen Pfannenform, indem deren geführt werden, das einzelne Halbleiterelement aus
innere Bodenfläche jeweils als eine Sitzfläche bzw. dem Verband an der gemeinsamen Platte zusammen
Befestigungs- oder Verlötungsfläche für eines der mit dem entsprechenden Anteil dieser Platte heraus-
Halbleiterelemente 9 dienen soll, welches bereits an trennen zu können.
seiner der Bodenfläche der Pfannenform abgewandten 25 Eine andere Art einer solchen Vorbereitung der
Oberfläche mit einem Kontaktkörper 10 versehen ist. Ausgangsplatte zeigt die F i g. 9 der Zeichnung, in
Dieser Kontaktkörper 10 kann zusammen mit dem dem je zwei über je einen Steg 11 miteinander ver-
Halbleiterelement 9 und einer Lotzwischenschicht, bundene Sitzstellen zweier Halbleiterelemente durch
wenn nicht unmittelbar der Elektrodenkörper bzw. diesen jeweiligen Steg diametral an dem Halbleiter-
der Anschlußkontaktflächenbelag von neuem für 30 elementesitz gegenüberliegende weitere Stege mit
diese Zwecke ausgenutzt werden kann, in die Brückenstücken 13 in mechanischer Verbindung
Pfannenform eingeschichtet werden und dann stehen.
während des gleichen Arbeitsvorganges mit dem Die F i g. 10 zeigt unter Benutzung einer flächen-Halbleiterkörper von neuem verlötet werden, in mäßig größeren Ausgangsplatte das Ausschneiden welchem das Halbleiterelement 9 mit der Stahlplatte 1 35 von fortlaufenden Ketten von Sitzstellen für Halbverlötet wird. leiterelemente aus der Ausgangsplatte, wobei z. B.
Sinngemäß könnte auch die äußere Fläche der von zwei gleichartige und gleichartig liegende Ketten aus der unteren Fläche der Platte 1 ausladenden Warze Halbleiterelementesitzstellen 14 mit Zwischenstegen bzw. Pfannenform als Träger des Halbleiterelementes 15 bzw. Sitzstellen 20 mit Zwischenstegen 21 vorbenutzt werden. 40 handen sind, sowie eine weitere Kette von Sitzstellen
An der inneren oder der äußeren Mantelfläche der 16, die in der Längsrichtung der Ketten um eine hohlen Warzenform 8, je nachdem, ob die innere halbe Teilung gegenüber den beiden anderen Ketten-Bodenfläche von 8 oder die äußere Bodenfläche von systemen verschoben ist, die Zwischenstege zwischen 8 für die Befestigung des Halbleiterelementes benutzt den Sitzstellen für Halbleiterelemente mit 17,18 und wird, kann nun in den beiden Überzügen 2 und 6, 45 19 bezeichnet sind, und wobei dieser jeweils in dieser welche ja mit aus der planen Flächen von 1 herausge- Weise verschobenen Halbleiterelementsitzfläche seitformt wurden, in der Umfangsrichtung der Mantel- lieh die beiden Stegteile der benachbarten beiden fläche dieser Warzenform verlaufend eine Trennfuge Ketten zugeordnet sind. Die genannten Stege sind jebenutzt bzw. erzeugt werden als ein Lotbegrenzungs- weils benachbart dem Umfang der Restplattenanteile mittel gegen ein Breitfließen des Lotes. Eine solche 50 bzw. Sitzflächenteile wieder mit Einkerbungen bzw. Trennfuge kann durch den Verformungsprozeß ander Anschnitten versehen zur Unterstützung einer Platte 1 zur Schaffung der Warzenform bzw. Pfannen- leichten Zertrennung der noch großflächigen anoder Sockelformen für das Halbleiterelement teiligen streifenförmigen Ausgangsplatte, nachdem unmittelbar mit erzeugt werden oder auch durch diese in Längsstreifen aus 15,14,16,17 bzw. 20, 21 einen besonderen Arbeitsprozeß erzeugt werden. So 55 zertrennt worden ist.
kann ein hohlzylindrisches Rohr bzw. Fräswerkzeug Vor diesem Zertrennungsvorgang kann das einzelne
achsgleich mit der Warzenform bzw. Pfannen- oder Halbleiterelement an seinem Träger, also in der
Sockelform angeordnet und dann mit seiner Pfannenform, oder an der Endfläche des sockel-
Schneidenkante gegen die genannte Mantelfläche ge- artigen Teiles, besonders mittels eines aufgebrachten
führt werden, bis es sich durch die beiden Schichten 2 60 Kunststoffes, also z. B. Gießharzes, gekapselt werden,
und 6 hindurch, also bis zur Stahloberfläche der wobei der größte Umfang der Kapselung an der
Platte 1, herangearbeitet hat, so daß in der in die Trägerplatte zweckmäßig noch innerhalb der Grenzen
beiden Überzüge eingearbeiteten Trennfuge dann die an der großenflächigen Platte liegt, an welcher die
nichtbenetzungsfähige Oberfläche der Stahlplatte er- großflächige Platte für die Erzeugung des einzelnen
scheint. 65 Halbleiterelementes durchgetrennt wird.
In der Fi g. 6 ist bereits durch Strich-Punkt-Strich- Es sei noch erwähnt, daß ein geeignetes Nickelbad
Linien angedeutet, wie mit der Verformung durch den für ein stromloses Abschneiden von Nickel z. B. im
Drückprozeß für die Bildung des Sitzes der Halb- Stand der Technik erwähnt ist in der Zeitschrift

Claims (10)

  1. »Journal of the Electrochemical Society«, Vol. 104, Nr. 4 vom April 1957, auf den S. 226 ff., insbesondre S. 227, linke Spalte, Abschnitt Plating.
    _
    bauelementen mit vollständig gekapseltem, zwiee sehen zwei Kontaktkörpern aus Metall liegendem Halbleiterbauelement, dadurch gekennzeichnet, daß in einer metallischen, mit einer ätzbeständigen Lotschicht überzogenen Trägerplatte zahlreiche Sitzstellen dadurch gebildet werden, daß der sie mit der Trägerplatte noch verbindende Materialquerschnitt auf einen Bruchteil seiner ursprünglichen Größe vermindert wird, daß die Halbleiterelemente mit einer ihrer Kontaktelektroden auf die Sitzstellen aufgelegt und mit diesen und mit auf den zweiten Kontaktelektroden liegenden Elektrodenkörpern in einem Erwärmungsvorgang gemeinsam verlötet werden, ao daß dann die noch freien Flächen der Halbleiterelemente nach einer gemeinsamen Ätzbehandlung mit Kunstharz bedeckt werden, und daß dann die Sitzstellen mit den Halbleiterelementen vollständig aus der Trägerplatte herausgelöst werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der die Sitzstellen mit der Trägerplatte verbindende Materialquerschnitt durch einen Drück- oder Schneidvorgang vermindert wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der die Sitzstellen mit der Trägerplatte verbindende Materialquerschnitt dadurch vermindert wird, daß die Verbindung der Sitzstellen mit der Trägerplatte bis auf Stege geringen Querschnittes herausgestanzt wird.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Stege mit zusätzlichen Kerben versehen werden.
  5. 5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Verformung der Trägerplatte zur Erzeugung von Vertiefungen oder Erhebungen als Sitzstellen so durchgeführt wird, daß die Lotschicht aufspringt und eine um jede Sitzstelle herum verlaufende Trennfuge entsteht.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Trägerplatte aus Stahl oder Eisen verwendet wird.
  7. 7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Stahl- oder Eisenplatte mit einer stromlos abgeschiedenen Nickelschicht überzogen wird.
  8. 8. Verfahren nach einem der Ansprüche 1 bis 7, gekennzeichnet durch die Verwendung eines Blei-Zinn-Lotes.
  9. 9. Verfahren nach einem der Ansprüche 1 bis 7, gekennzeichnet durch die Verwendung eines Blei-Silber-Antimon-Lotes.
  10. 10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Halbleiterelemente mit Hilfe einer Schablone auf die mit einer Lotschicht überzogene Trägerplatte aufgelegt werden.
    In Betracht gezogene Druckschriften:
    Deutsche Patentschriften Nr. 379 716, 529 799,
    363;
    deutsche Auslegeschriften Nr. 1180 067,1188 731; deutsches Gebrauchsmuster Nr. 1 831 308;
    britische Patentschrift Nr. 791 491;
    Lud er, Handbuch der Löttechnik, Berlin, 1962, S. 18, 82/83, 217.
    Hierzu 1 Blatt Zeichnungen
    809 600/424 9.68 © Bundesdruckerei Berlin
DES105551A 1966-08-26 1966-08-26 Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement Pending DE1277446B (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
DES105551A DE1277446B (de) 1966-08-26 1966-08-26 Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement
DE1564720A DE1564720C3 (de) 1966-08-26 1966-09-22 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen
DE1564770A DE1564770C3 (de) 1966-08-26 1966-12-03 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen
CH1146467A CH468721A (de) 1966-08-26 1967-08-15 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiterbauelementen
NL6711275A NL6711275A (de) 1966-08-26 1967-08-16
BE702724D BE702724A (de) 1966-08-26 1967-08-16
GB39313/67A GB1168357A (en) 1966-08-26 1967-08-20 A process for the production of Semiconductor Devices
SE11734/67A SE317138B (de) 1966-08-26 1967-08-22
FR118788A FR1535151A (fr) 1966-08-26 1967-08-23 Procédé pour la fabrication simultanée d'un grand nombre de composants à semiconducteur
GB22405/68A GB1168358A (en) 1966-08-26 1967-08-25 A Process for the Production of a Semiconductor Unit
US669661A US3531858A (en) 1966-08-26 1967-09-21 Method of simultaneously producing a multiplicity of semiconductor devices
US687966A US3550262A (en) 1966-08-26 1967-12-01 Method of simultaneously producing a multiplicity of semiconductor devices

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DES105551A DE1277446B (de) 1966-08-26 1966-08-26 Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement
DE1564720A DE1564720C3 (de) 1966-08-26 1966-09-22 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen
DE1564770A DE1564770C3 (de) 1966-08-26 1966-12-03 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen

Publications (1)

Publication Number Publication Date
DE1277446B true DE1277446B (de) 1968-09-12

Family

ID=27212985

Family Applications (3)

Application Number Title Priority Date Filing Date
DES105551A Pending DE1277446B (de) 1966-08-26 1966-08-26 Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement
DE1564720A Expired DE1564720C3 (de) 1966-08-26 1966-09-22 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen
DE1564770A Expired DE1564770C3 (de) 1966-08-26 1966-12-03 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE1564720A Expired DE1564720C3 (de) 1966-08-26 1966-09-22 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen
DE1564770A Expired DE1564770C3 (de) 1966-08-26 1966-12-03 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen

Country Status (7)

Country Link
US (2) US3531858A (de)
BE (1) BE702724A (de)
CH (1) CH468721A (de)
DE (3) DE1277446B (de)
GB (2) GB1168357A (de)
NL (1) NL6711275A (de)
SE (1) SE317138B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849880A (en) * 1969-12-12 1974-11-26 Communications Satellite Corp Solar cell array
FR2102512A5 (de) * 1970-08-06 1972-04-07 Liaison Electr Silec
US3698073A (en) * 1970-10-13 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits
DE3036260A1 (de) * 1980-09-26 1982-04-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung von elektrischen kontakten an einer silizium-solarzelle
US6190947B1 (en) * 1997-09-15 2001-02-20 Zowie Technology Corporation Silicon semiconductor rectifier chips and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE379716C (de) * 1923-08-27 Olof Oskar Kring Zusammenloeten von Metallgegenstaenden
DE529799C (de) * 1931-07-17 Kloeckner Werke A G Abtlg Mann Verfahren zur Herstellung von Messerklingen
DE708363C (de) * 1936-11-13 1941-07-18 Fried Krupp Akt Ges Einrichtung zum Loeten in einer reduzierenden Gasatmosphaere
GB791491A (en) * 1955-07-06 1958-03-05 Thomson Houston Comp Francaise Improvements relating to semi-conductor rectifiers
DE1831308U (de) * 1960-09-27 1961-05-18 Standard Elektrik Lorenz Ag Hochspannungsgleichrichter.
DE1180067B (de) * 1961-03-17 1964-10-22 Elektronik M B H Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen
DE1188731B (de) * 1961-03-17 1965-03-11 Intermetall Verfahren zum gleichzeitigen Herstellen von mehreren Halbleiteranordnungen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE572660A (de) * 1957-11-05
US3155936A (en) * 1958-04-24 1964-11-03 Motorola Inc Transistor device with self-jigging construction
US2994121A (en) * 1958-11-21 1961-08-01 Shockley William Method of making a semiconductive switching array
NL256344A (de) * 1960-09-28
NL280224A (de) * 1961-06-28
US3270399A (en) * 1962-04-24 1966-09-06 Burroughs Corp Method of fabricating semiconductor devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE379716C (de) * 1923-08-27 Olof Oskar Kring Zusammenloeten von Metallgegenstaenden
DE529799C (de) * 1931-07-17 Kloeckner Werke A G Abtlg Mann Verfahren zur Herstellung von Messerklingen
DE708363C (de) * 1936-11-13 1941-07-18 Fried Krupp Akt Ges Einrichtung zum Loeten in einer reduzierenden Gasatmosphaere
GB791491A (en) * 1955-07-06 1958-03-05 Thomson Houston Comp Francaise Improvements relating to semi-conductor rectifiers
DE1831308U (de) * 1960-09-27 1961-05-18 Standard Elektrik Lorenz Ag Hochspannungsgleichrichter.
DE1180067B (de) * 1961-03-17 1964-10-22 Elektronik M B H Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen
DE1188731B (de) * 1961-03-17 1965-03-11 Intermetall Verfahren zum gleichzeitigen Herstellen von mehreren Halbleiteranordnungen

Also Published As

Publication number Publication date
NL6711275A (de) 1968-02-27
DE1564720C3 (de) 1978-04-06
BE702724A (de) 1968-01-15
DE1564770B2 (de) 1979-10-18
DE1564720A1 (de) 1970-09-17
SE317138B (de) 1969-11-10
US3531858A (en) 1970-10-06
DE1564770A1 (de) 1971-01-28
DE1564720B2 (de) 1977-08-04
US3550262A (en) 1970-12-29
DE1564770C3 (de) 1980-07-10
GB1168357A (en) 1969-10-22
GB1168358A (en) 1969-10-22
CH468721A (de) 1969-02-15

Similar Documents

Publication Publication Date Title
AT502005B1 (de) Elektrisches verbindungselement, verfahren zu seiner herstellung und solarzelle- und modul mit verbindungselement
DE102016110858B4 (de) Gleitlager und Verfahren zum Herstellen desselben
DE1514304A1 (de) Halbleiteranordnung und Herstellungsverfahren hierfuer
DE2844888A1 (de) Vormaterial fuer elektrische kontakte
CH667359A5 (de) Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen.
DE1646795C3 (de) Trägerkörper für einen Halbleiterkörper einer Halbleiteranordnung und Verfahren zu seiner Herstellung
DE1277446B (de) Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement
EP3771042B1 (de) Herstellung einer flächigen verbindung zwischen einem elektrischen leiter und einem kontaktstück
DE3225552C2 (de) Gleit- oder Bremsbelag
DE1621258B2 (de) Kontaktstueck aus einem leitenden traeger aus einem unedlen metall und einem dreischichtigen verbundkontaktkoerper sowie dessen herstellungsverfahren
DE1292755B (de) Verfahren zum serienmaessigen Sockeln und Gehaeuseeinbau von Halbleiterbauelementen
DE1073055B (de) Nicht lösbare Kontaktverbindung
EP0343376B1 (de) Verfahren zur Herstellung von hartlotbeschichteten Formteilen für die Reparatur von Leiterbahnunterbrechungen
DE102019126012A1 (de) Schweißverfahren
DE2937916A1 (de) Verfahren zur herstellung von kontaktklemmen
DE2855972C2 (de) Halbleiteranordnung mit zwei integrierten und antiparallel geschalteten Dioden sowie Verfahren zu ihrer Herstellung
DE102018009954A1 (de) Verfahren zur Herstellung einer elektrischen Verbindung wenigstens zweier Batteriezellen für eine Batterie eines Kraftfahrzeugs, insbesondere eines Kraftwagens
EP1240968A1 (de) Verfahren zur Herstellung einer elektrischen Verbindung mittels Induktionslöten
DE2944613A1 (de) Verfahren zum herstellen eines profildrahtes
DE2716975C3 (de) Verfahren zum Verbinden von Gußeisenteilen oder Stahlteilen mit Gußeisenteilen
DE3039634C2 (de) Verfahren zur Herstellung eines Wellenleiterlaserkörpers
DE2554464A1 (de) Elektrischer widerstand
DE602004001871T2 (de) Kontaktbuchse mit Lötmasse und Herstellungsverfahren
DE708588C (de) Loetkolben mit einer an einem waermezufuehrenden Koerper in Form einer festhaftenden Schicht aus verzunderungsfreiem porigem Metall angebrachten Loetfinne oder Loetspitze
DE3142692A1 (de) Kontakt-schweissverbindung und verfahren zur herstellung