DE1188731B

DE1188731B - Verfahren zum gleichzeitigen Herstellen von mehreren Halbleiteranordnungen

Info

Publication number: DE1188731B
Application number: DEJ19619A
Authority: DE
Inventors: Dr Reinhard Dahlberg
Original assignee: TDK Micronas GmbH
Current assignee: TDK Micronas GmbH
Priority date: 1961-03-17
Filing date: 1961-03-17
Publication date: 1965-03-11

Description

Verfahren zum gleichzeitigen Herstellen von mehreren Halbleiteranordnungen Die Entwicklung der Halbleiterbauelemente, insbesondere für Hochfrequenzzwecke, führt zu immer kleineren Abmessungen, die die Handhabung und Bearbeitung einer einzelnen Anordnung erschweren und gewöhnlich komplizierte Hilfsgeräte erforderlich machen. Aus diesem Grunde ist man im Interesse einer wirtschaftlichen Herstellung bestrebt, Verfahren anzuwenden, bei denen möglichst viele Halbleiteranordnungert gleichzeitig bearbeitet werden. Es ist bereits vorgeschlagen worden, durch rasterartige Unterteilung einer größeren Halbleiterplatte auf dieser zahlreiche Halbleiteranordnungen herzustellen. Man verwendet dazu zweckmäßig geeignete Masken, mit deren Hilfe Aufdampf- und Ätzprozesse in der gewünschten Weise so gesteuert werden können, daß jeder Arbeitsprozeß auf alle Halbleiteranordnungen in gleicher Weise einwirkt. Man ist damit in der Lage, etwa eintausend auf einer größeren Platte aus Halbleitermaterial untergebrachte Transistoren gleichzeitig mit Basis-, Emitter- und Kollektorzonen zu versehen.
Die Kontaktierung der einzelnen Zonen bzw. Elektroden für elektrische Anschlüsse und die Verbindung mit den entsprechenden Zuleitungen wurde bisher meist bei jeder Halbleiteranordnung einzeln vorgenommen. So ist beispielsweise aus der USA.-Patentschrift 2 814 853 ein Verfahren zum gleichzeitigen Herstellen von Zonen und Elektroden an mehreren Halbleiteranordnungen bekanntgeworden. Die elektrischen Verbindungen der Elektroden mit den Zuleitungen erfolgt bei diesem Verfahren einzeln nach dem Zerteilen der Halbleiterplatte in einzelne Anordnungen. Ein typisches Einzelverfahren zum Herstellen derartiger Verbindungen ist beispielsweise das sogenannte Thermo-Kompressions-Verfahren, bei dem bekanntlich auf jede Zone bzw. Elektrode der Halbleiteranordnung ein Zuleitungsdraht geführt und mit dieser unter Anwendung von Wärme und Druck verbunden wird. Dieses Verfahren hat verschiedene Nachteile. Obwohl es weitgehend mechanisiert werden kann, bleibt es doch immer ein Einzelverfahren und stellt damit einen Engpaß bei der Massenherstellung von Halbleiterbauelementen dar und erfordert überdies noch verhältnismäßig aufwendige Vorrichtungen. Außerdem muß der zum Verbinden des Zuleitungsdrahtes mit einer Elektrode ausgeübte Mindestdruck sehr genau eingestellt werden, da zu große Drücke die Eigenschaften der gesamten Halbleiteranordnung nachteilig beeinflussen, so daß relativ hohe Ausfallquoten bei der Herstellung entstehen.
Aus der deutschen Auslegeschrift 1078 194 und der USA.-Patentschrift 2 890 395 sind ferner Verfahren zur Herstellung von elektrischen Verbindungen zwischen zwei Elektroden auf einer Oberfläche einer Halbleiteranordnung und zwei verhältnismäßig starken Zuleitungen unter Verwendung von leitenden Bahnen zwischen je einer Elektrode und je einer Zuleitung bekannt. Bei diesen Verfahren wird die Halbleiteranordnung von einem die Elektroden nicht bedeckenden Isoliermaterial, durch das die zwei Zuleitungen geführt sind, umgeben. Die leitenden Bahnen werden auf das Isoliermaterial zwischen je einer Elektrode und je einer Zuleitung aufgebracht. Auch diese bekannten Verfahren weisen die Nachteile von Einzelverfahren auf.
Aus der USA.-Patentschrift 2 944 321 ist schließlich ein Verfahren zum gleichzeitigen Herstellen von mehreren Halbleiteranordnungen aus einer größeren Platte aus einkristallinem Halbleitermaterial bekanntgeworden, bei dem gleichzeitig mit Hilfe von Masken auf den einander gegenüberliegenden Oberflächen der Platte für je eine Halbleiteranordnung je eine sperrende Elektrode hergestellt werden.
Die Erfindung betrifft ein Verfahren zum gleichzeitigen Herstellen von mehreren Halbleiteranordnungen, die auf einer größeren Platte aus einkristallinem Halbleitermaterial eines bestimmten Leitfähigkeitstyps angeordnet und durch rasterartige Vertiefungen voneinander getrennt sind und zuvor mit Hilfe von Masken gleichzeitig mit einer oder mehreren Schichten unterschiedlicher Leitfähigkeit sowie einer Oberfläche mit zwei oder mehreren sperrenden und/oder sperrfreien Elektroden versehen worden sind.
Bei dem bekannten Verfahren der USA.-Patentschrift 2 944 321 werden nicht nur die sperrenden Elektroden gleichzeitig, sondern auch die Zuleitungen gleichzeitig dadurch hergestellt, daß ein aus metallischen Längs- und Querstreifen bestehendes Netz mit den Elektroden unmittelbar verbunden wird. Die einzelnen Halbleiteranordnungen werden schließlich dadurch erhalten, daß das zwischen den Halbleiterelementen befindliche Halbleiterinaterial entfernt und die Längs- und Querstreifen des Netzes getrennt werden. Das unmittelbare Verbinden eines Netzes mit den Elektroden ist jedoch zum Herstellen von Halbleiteranordnungen mit zwei oder mehr engbenachbarten Elektroden kaum realisierbar, da ein Netz verwendet werden muß, dessen Maschenweite dem sehr kleinen Ab- stand der Elektroden entsprechen muß.
Dieser Nachteil des Verfahrens nach der USA.-Patentschrift 2 944 321 wird erfindungsgemäß dadurch vermieden, daß die mit den Elektroden versehenen Oberflächen der Halbleiteranordnungen gleichzeitig mit einer die Elektroden nicht bedeckenden Isolierschicht überzogen werden, daß auf die Oberflächen der Isolierschichten ein aus metallischen Längs- und Querstreifen bestehendes Netz aufgebracht und mit diesen fest verbunden wird, daß jede Elektrode mit einem Längsstreifen des Netzes durch gleichzeitiges Aufbringen von leitenden Bahnen elektrisch verbunden wird, daß durch Entfernung von Halbleitermaterial die Halbleiterplatte an den rasterartigen Vertiefungen zerteilt wird und danach die einzelnen Halbleiteranordnungen durch Zerschneiden der Längs- und Querstreifen des Netzes vollständig voneinander getrennt werden.
Bei dem Verfahren nach der Erfindung kann in vorteilhafter Weise ein Netz verwendet werden, dessen Maschenweite den weit größeren Ab- messungen der einzelnen Halbleiteranordnungen entspricht. Ein weiterer Vorteil ist dadurch gegeben, daß mit einem Netz Zuleitungen zu mehreren, auf einer Oberfläche der Halbleiteroberfläche befindliehen benachbarten Elektroden gleichzeitig hergestellt werden können.
Die einzelnen Verfahrensschritte der Erfindung werden mit Hilfe der Zeichnung an Hand der F i g. 1 bis 3, die einzehie Stufen des Verfahrens darstellen, näher erläutert. Die Figuren stellen eine stark vergrößerte Wiedergabe der wirklichen Verhältnisse dar.
F i g. 1 zeigt einen Ausschnitt aus einer größeren Platte 1 aus einkristallinem Halbleitermaterial be-stimmten Leitfähigkeitstyps. Wie bereits vorgeschlagen worden ist, kann diese Platte durch Anbringen rasterartiger Vertiefungen unterteilt werden. Es entstehen dabei je nach Abstand der einzelnen Vertiefungen voneinander etwa achthundert bis eintausend einzelne Halbleiteranordnungen einer Größe von 0,5 X 1 mm. Die Vertiefungen sind in F i g. 1 aus Gründen der übersichtlichkeit nicht näher angedeutet.
Diese Halbleiteranordnungen können nun mit verschiedenen Schichten unterschiedlicher Leitfähigkeit oder von Eigenleitfähigkeit und mit sperrfreien oder gleichrichtenden Elektroden versehen werden. Verfahren dazu sind an sich bekannt und sollen hier nicht näher erläutert werden, da sie zum Verständnis der Erfindung nicht von Bedeutung sind. Die Erfindung geht vielmehr von fertig aufgebauten Halbleiteranordnungen aus, wie sie nach dem Ausführungsbeispiel gemäß F i g. 1 als Transistoren eine Basisschicht und auf dieser Basisschicht je eine sperrende Emitterelektrode und eine sperrfreie Basiselektrode aufweisen. Die Elektroden sind in der Zeichnung nicht zu sehen, da sie unter den Leitbahnen 7 a und 7 b liegen.
Durch Verwendung geeigneter Masken, die die Halbleiteranordnungen so abdecken, daß die Elektroden bedeckt sind, werden Isolierschichten.4 aufgebracht, die unmittelbar bis zum äußeren Rand der Elektroden verlaufen, die Elektroden selbst aber frei lassen. Die Isolierschichten können z. B. durch Aufdainpfen von Siliziummonoxyd oder Siliziumdioxyd auf die auf etwa 2801 C erhitzte Platte 1 erzeugt werden. Es ist auch möglich, die Isolierschichten durch therinische Zersetzung von Silanen herzustellen und die Elektroden nachträglich durch Ätzprozeß wieder freizulegen. Anschließend wird auf die Halbleiterplatte ein geeignetes Netz 5 aus metallischen Längs- 5 a und Querstreifen 5 b aufgelegt. Der Abstand der Längs- und Querstreifen des Netzes richtet sich nach der Größe der auf der Halbleiterplatte 1 angeordneten Halbleiteranordnungen. Er wird so bemessen, daß beim Auflegen des Netzes die Längsstreifen nur die auf den Halbleiteranordnungen 3 aufgebrachten Isolierschichten 4 berühren und daß die Querstreifen 5 b zwischen den einzelnen Halbleiteranordnungen verlaufen. Die Querstreifen dienen im wesentlichen nur zur mechanischen Stabilisierung des Netzes. Das Netz kann z. B. aus versilberten Kupferfolien bestehen. Die Dicke der Folien wird zweckmäßig so gewählt, daß ihre obere Fläche mit der Oberfläche der Emitter-und Basiselektrode etwa in einer Höhe liegt (etwa 7 bis 10 R).
Das Netz wird mit den Halbleiteranordnungen fest verbunden. Zu diesem Zweck können z. B. die auf den Isolierschichten aufliegenden Seiten der Netzstreifen mit einem geeigneten Klebstoff, z. B. mit einem kalt- oder heißhärtenden Kunstharz, versehen werden. Der Klebstoff muß Temperaturen bis etwa 2001 C aushalten können. Es ist weiterhin möglich, zwischen den Isolierschichten 4 und dem Netz durch Aufbringen eines geeigneten Metalls in bekannter Weise eine sogenannte Metall-Keramik-Verbindung herzustellen.
Auf die mit dem Metallnetz versehene Oberfläche der Halbleiterplatte 1 wird anschließend eine geeignete Maske aufgelegt, die so eingeteilt ist, daß ein Streifen zwischen je einer Elektrode und einem Längsstreifen 5 a des Netzes frei bleibt. Durch diese freie Stelle der Maske kann anschließend eine leitende Bahn z. B. durch kaltes Aufdampfen im Hochvakuum aufgebracht werden, die mit ihrem einen Ende die Elektrode und mit ihrem anderen Ende die Längsbahn 5a bedeckt und kontaktiert.
Zum Schutz der einzelnen Anordnungen kann man diese anschließend unter Verwendung geeigneter Masken mit einer weiteren Isolierschicht, z. B. aus Quarz, bedecken.
Im nächsten Verfahrensschritt wird die mit den Halbleiteranordnungen und dem Metallnetz versehene Oberfläche der Halbleiterplatte 1 in ein ätzfestes Material eingebettet und anschließend von der nicht geschützten Rückseite der Halbleiterplatte her durch Einwirkung eines geeigneten Ätzmittels das Halbleitermaterial abgetragen, bis die zwischen den Halbleiteranordnungen 3 befindlichen Ätzgräben erreicht und damit die einzelnen Halbleiteranordnungen voneinander getrennt sind. Anschließend wird das ätzfeste Material wieder entfernt. Die einzelnen Halbleiteranordnungen werden dann immer noch durch das Netz 5 zusammengehalten.
Die Rückseite der Halbleiteranordnungen wird auf ähnliche Weise durch ein zweites Netz aus metallischen Längs- und Querstreifen 6 kontaktiert. Dieser Verfahrensschritt ist in Fig. 2 dargestellt. Bei dem hier beschriebenen Ausführungsbeispiel, das die Herstellung von sogenannten Mesa-Transistoren betrifft, stellt die Rückseite gleichzeitig die Kollektorzone dar, und es besteht die Aufgabe, mit der Kollektorzone einen sperrfreien Kontakt herzustellen. Zweckmäßig verwendet man wiederum ein Netz, das aus versilberten Kupferfolien besteht. Die Rückseite des Netzes, die mit den Halbleiteranordnungen in Berührung kommt, wird mit einem Material versehen, das geeignet ist, bei einem Erwärmungsvorgang die Kupferfolien mit dem Halbleitermaterial sperrfrei zu kontaktieren. Wenn die Halbleiterplatte aus p-leitendem Gerinanium besteht, kann man für diesen Zweck z. B. eine Schicht aus einer Zinn-Gallium-Legierung aufbringen. Bei Verwendung von p-leitendem Silizium als Halbleitermaterial eignet sich z. B. reines Gallium. Grundsätzlich muß das aufgebrachte Material den gleichen Leitungstyp hervorrufen, wie ihn die Halbleiterplatte bereits aufweist. Es ist selbstverständlich auch mög- lich, die Zwischenschicht statt auf die Rückseite des Netzes direkt auf die Rückseite der Halbleiteranordnungen aufzubringen. Nachdem das zweite Netz 6 auf die Rückseiten der Halbleiteranordnungen aufgelegt ist, werden die Halbleiteranordnungen gemeinsam mit dem Netz auf etwa 2001 C erhitzt, wodurch Netz und Halbleiter zusammenlegieren. Damit ist die Kollektorseite der Halbleiteranordnungen sperrfrei kontaktiert.
Es besteht nun nur noch die Notwendigkeit, die einzelnen Halbleiteranordnungen voneinander zu trennen. Das kann auf sehr einfache Weise, z. B. durch Zerschneiden der Längs- und Querstreifen der beiden Netze 5 und 6, erreicht werden. Es liegen dann einzelne Halbleiteranordnungen vor, deren Elektroden kontaktiert und mit Zuleitungen in Form je eines Stückes versilberter Kupferfolie versehen sind.
Da die Anordnungen sehr klein sind, ist es einfach, diese mit einer Schutzhülle zu versehen. Es genügt dazu z. B., auf die Halbleiteranordnungen einen Kunststofftropfen zu bringen. Ebensogut können die Halbleiteranordnungen in einem Glastropfen eingebettet werden. Es ist dabei lediglich darauf zu achten, daß die Enden der Zuleitungsfolien aus der Umhüllung hinausragen.
In F i g. 3 ist ein derartiges fertig umhülltes Halbleiterbauelement dargestellt. Entsprechend dem vorliegenden Beispiel würde es einen sogenannten Mesa-Transistor für Hochfrequenzzwecke darstellen, dessen Kollektor durch die Metallfolie 6 a kontaktiert ist u!ld der auf der anderen Oberfläche je eine durch die Metallfolien 5 a kontaktierte Emitter- und Basiselektrode aufweist. Zur besseren Kennzeichnung ist es zweckmäßig, beim Trennen der Halbleiteranordnungen durch Zerschneiden der Metallnetze die Schnitte so zu führen, daß, wie in F i g. 3 dargestellt, die Längsbahnen des oberen Netzes 5a noch durch einen Querstreifen 5 b zusammenhängen. Dieser kann dann in der Mitte bei der durch eine gestrichelte Linie angedeuteten Stelle 9 aufgetrennt und die Enden auseinandergebogen werden, was die Verbindung mit Schaltungen erleichtert.

Claims

Patentansprüche: 1. Verfahren zum gleichzeitigen Herstellen von mehreren Halbleiteranordnungen, die auf einer größeren Platte aus einkristallinem, Halbleitermaterial eines bestimmten Leitfähigkeitstyps angeordnet und durch rasterartige Vertiefungen voneinander getrennt sind und zuvor mit Hilfe von Masken gleichzeitig mit einer oder mehreren Schichten unterschiedlicher Leitfähigkeit sowie auf einer Oberfläche mit zwei oder mehreren sperrenden und/oder sperrfreien Elektroden versehen worden sind, dadurch gekennzeichnet, daß die mit den Elektroden versehenen Oberflächen der Halbleiteranordnungen (2) gleichzeitig mit einer die Elektroden nicht bedeckenden Isolierschicht (4) überzogen werden, daß auf die Oberflächen der Isolierschichten ein aus metallischen Längs- und Querstreifen bestehendes Netz (5) aufgebracht und mit diesen fest verbunden wird, daß jede Elektrode mit einem Längsstreifen (5a) des Netzes (5) durch gleichzeitiges Aufbringen von leitenden Bahnen (7a bzw. 7b) elektrisch verbunden wird, daß durch Entfernung von Halbleitermaterial die Halbleiterplatte an den rasterartigen Vertiefungen zerteilt wird und danach die einzelnen Halbleiteranordnungen durch Zerschneiden der Längs- und Querstreifen des Netzes vollständig voneinander getrennt werden.
2. Verfahren nach Ansprach 1, dadurch gekennzeichnet, daß nach dem Zerteilen der Halbleiterplatte die auf der einen Seite durch das Netz (5) zusammengehaltenen Halbleiteranordnungen auch auf der anderen Seite durch Anbringen eines weiteren Netzes (6) aus ebenfalls metallischen Längs- und Querstreifen kontaktiert werden und daß die einzelnen Halbleiteranordnungen durch Zerschneiden der Längs- und Querstreifen der beiden Netze (5 und 6) vollständig voneinander getrennt werden. 3. Verfahren nach Ansprach 1 oder 2, dadurch gekennzeichnet, daß die Isolierschicht (4) durch Aufdampfen von Siliziummonoxyd oder Siliziumdioxyd auf die auf etwa 2801 C erhitzte Platte (1) aus Halbleiterinaterial erzeugt wird. 4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Isolierschicht durch thermische Zersetzung von Silanen erzeugt wird und daß nachträglich die Elektroden durch einen Ätzprozeß freigelegt werden. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß auf die Isolierschichten ein Netz aus versilberten Kupferfolien aufgebracht wird. 6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Dicke des mit den Elektroden elektrisch zu verbindenden Netzes so gewählt wird, daß die Oberfläche der Netzstreifen mit der Oberfläche der Elektroden in einer Höhe liegt. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die mit der Isolierschicht (4) in Berührung kommende Seite des mit den Elektroden elektrisch zu verbindenden Netzes mit einem Klebstoff, insbesondere mit einem kalt- oder heißhärtenden Kunstharz, versehen wird. 8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß zwischen dem mit den Elektroden elektrisch zu verbindenden Netz (5) und der Isolierschicht (4) der Halbleiteranordnungen eine Metall-Keramik-Verbindung hergestellt wird. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Abstand der Längsstreifen (5 a) des mit den Elektroden elektrisch zu verbindenden Netzes (5) so gewählt wird, daß jeder Längsstreifen nur die mit der Isolierschicht (4) bedeckte Oberfläche jeder Halbleiteranordnung berührt, und daß der Abstand der Querstreifen (5 b) so gewählt wird, daß die Querstreifen zwischen den Halbleiteranordnungen verlaufen. 10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Leitbahnen (7 a, 7 b) kalt aufgedampft werden. 11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß nach dem Anbringen des mit den Elektroden elektrisch zu verbindenden Netzes (5) und der Leitbahnen (7a, 7b) die Oberfläche der Halbleiteranordnungen mit einer Schutzschicht aus Quarz überzogen wird. 12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß zum Entfernen des zwischen den Halbleiteranordnungen (3) befindlichen, die Halbleiteranordnungen zu-sammenhaltenden Halbleitermaterials die mit den Halbleiteranordnungen versehene Oberfläche der Halbleiterplatte (1) mit einem ätzfesten Material überzogen und das Halbleitermaterial durch Verwendung eines geeigneten Ätzmittels von der freien Rückseite der Halbleiterplatte bis zum Erreichen der rasterartigen Vertiefungen abgetragen wird. 13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß auf die Rückseiten der Halbleiteranordnungen (2) ein Netz auf versilberten Kupferfolien aufgebracht wird. 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das Netz (6) auf die Rückseiten der Halbleiteranordnungen (2) unter Verwendung einer Zwischenschicht aus einem Stoff der den gleichen Leitfähigkeitstyp erzeugt, wie ihn die Halbleitergrundplatte (1) aufweist, auflegiert wird. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß das Material der zum Legieren verwendeten Zwischenschicht auf die Rückseite der Halbleiteranordnung aufgedampft wird. 16. Verfahren nach Anspruch 14, dadurch gekenn-zeichnet, daß die zum Legieren benötigte Zwischenschicht auf die mit der Rückseite der Halbleiteranordnung (2) in Verbindung gebrachte Seite des Metallnetzes (6) aufgebracht wird. 17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß nach dem Durchtrennen der beiden Netze (5, 6) jede einzeln vorliegende Halbleiteranordnung in einen Glastropfen eingeschmolzen wird. 18. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß nach dem Durchtrennen der beiden Netze (5, 6) jede Halbleiteranordnung mit einem Kunststofftropfen umhüllt wird. In Betracht gezogene Druckschriften: Deutsche Auslegeschrift Nr. 1078 194; USA.-Patentschriften Nr. 2 814 853, 2 890 395, 2944321.