DE1564770C3 - Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen - Google Patents

Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen

Info

Publication number
DE1564770C3
DE1564770C3 DE1564770A DES0107254A DE1564770C3 DE 1564770 C3 DE1564770 C3 DE 1564770C3 DE 1564770 A DE1564770 A DE 1564770A DE S0107254 A DES0107254 A DE S0107254A DE 1564770 C3 DE1564770 C3 DE 1564770C3
Authority
DE
Germany
Prior art keywords
carrier strip
semiconductor
solder
warts
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1564770A
Other languages
English (en)
Other versions
DE1564770A1 (de
DE1564770B2 (de
Inventor
Lothar Puetter
Manfred Riermeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DES105551A priority Critical patent/DE1277446B/de
Priority to DE1564720A priority patent/DE1564720C3/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1564770A priority patent/DE1564770C3/de
Priority to CH1146467A priority patent/CH468721A/de
Priority to BE702724D priority patent/BE702724A/xx
Priority to NL6711275A priority patent/NL6711275A/xx
Priority to GB39313/67A priority patent/GB1168357A/en
Priority to SE11734/67A priority patent/SE317138B/xx
Priority to FR118788A priority patent/FR1535151A/fr
Priority to GB22405/68A priority patent/GB1168358A/en
Priority to US669661A priority patent/US3531858A/en
Priority to US687966A priority patent/US3550262A/en
Publication of DE1564770A1 publication Critical patent/DE1564770A1/de
Publication of DE1564770B2 publication Critical patent/DE1564770B2/de
Application granted granted Critical
Publication of DE1564770C3 publication Critical patent/DE1564770C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4981—Utilizing transitory attached element or associated separate material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

Das Hauptpatent 15 64 720.8 bezieht sich auf ein Verfahren zum gleichzeitigen Herstellen einer Vielzahl von mit Endkontaktkörpern versehenen Halbleiteranordnungen, bei dem Halbleiterkörper mittels einer Ausnehmungen aufweisenden Lötform unter Einhaltung vorbestimmter gegenseitiger Abstände auf einen metallischen Trägerstreifen aufgebracht werden, bei dem dann die Halbleiterelemente mit Endkontaktkörpern und dem'Trägerstreifen verlötet werden und bei dem der Trägerstreifen nach einer gemeinsamen Behandlung aller mit dem Trägerstreifen verbundenen Halbleiteranordnungen zwischen den Sitzen der Halbleiterkörper zertrennt wird.
Dadurch läßt sich die Fertigung wesentlich rationalisieren, insbesondere wenn mit einem Lot beschichtete Trägerstreifen und Endkontaktkörper verwendet werden. Entscheidend ist dabei der Umstand, daß auf diese Weise sehr viele Halbleiterkörper gleichzeitig demselben Behandlungsschritt unterworfen werden und ohne zusätzliche Um- oder Einrichtungen einer folgenden Bearbeitungsstation zugeführt werden können. So kann man die Einheit nach dem Verlöten als Ganzes ätzen und darauf sofort mit einer Lackschutzschicht überziehen. Schließlich wird die Einheit nach Durchführung der gemeinsamen Behandlungsschritte zwischen den Sitzen der einzelnen Halbleitereiemente zertrennt.
Der Erfindung liegt die Aufgabe zugrunde, das Verfahren gemäß Hauptpatent so weiterzubilden, daß eine wesentliche Einsparung an Zeit und Werkzeug erreicht wird.
Die Erfindung ist dadurch gekennzeichnet, daß in den ίο Trägerstreifen zahlreiche Warzen geschnitten werden, die als Sitze für die Halbleiterkörper dienen, und daß die Warzen nach der gemeinsamen Behandlung einzeln nacheinander oder gleichzeitig vollständig aus dem Trägerstreifen herausgedrückt werden,
is Weiterbildungen des Verfahrens sind Gegenstand der Unteransprüche. Ein besonderer Vorteil des Verfahrens besteht darin, daß zum Zusammensetzen der Einzelteile auf dem Trägerstreifen äußerst einfach gebaute Werkzeuge verwendet werden können. Diese können
• 20 gleichzeitig auch als Lötform dienen.
Sehr vorteilhaft wirkt sich das neue Verfahren auf das Aufbringen der Lackschutzschicht auf, die ja die äußeren Seiten der beiden metallischen Elektroden des s Halbleiterelementes nicht benetzen soll, weil dadurch \ nachfolgende Lötvorgänge beeinträchtigt würden. Die eine Seite der einen Elektrode wird durch die Rückseite des Trägerstreifens gebildet, die ja zwangsläufig frei von Lack bleibt, wenn dieser Lack lediglich auf derjenigen Seite des Trägerstreifens aufgebracht wird, auf der sich die Halbleiterelemente auf den einzelnen Warzen befinden. Die äußere Seite der anderen Elektrode bleibt dabei ebenfalls frei von Lack, der von dem Trägerstreifen durch Oberflächenkräfte lediglich an den Halbleiterkörper an die untere und seitliche Begrenzung der Elektrode herangezogen wird. Zusätzlich kann man noch der oberen Elektrode einen etwas größeren Durchmesser als dem Halbleiterkörper geben.
Nach dem Aushärten des Lackes kann man den Trägerstreifen vollständig in ein Zinnbad bringen, um dort die Bleischicht von dem Trägerstreifen und von den Endkontaktkörpern abzutragen. Man kann dann die Anschlüsse an die Elektroden der aus dem Trägerstreifen herausgedrückten Bauelemente mit Hilfe von Zinn oder einer Zinnlegierung anlöten. Der Schmelzpunkt von Zinn liegt nämlich zwischen der maximalen, bei i 1800C liegenden Betriebstemperatur der Gleichrichter und dem bei 3300C liegenden Schmelzpunkt des Bleies. Eine Verwendung von Zinnlot ohne vorheriges Abtragen der Bleischichten hätte die Bildung eines Biei-Zinn-Eutektikums zur Folge, dessen Schmelzpunkt unter der maximalen Betriebstemperatur liegt. Zum Anlöten der Anschlüsse kann man die Bauelemente mit den angelegten Anschlüssen vollständig kurz in das flüssige Lot eintauchen. Diese beiden Verfahrensschritte sind auch bei der Herstellung einzelner Halbleiteranordnungen mit Vorteil anwendbar.
Die Erfindung wird anhand der Figuren veranschaulicht und erläutert.
Fig. 1 ist sin Trägerstreifen mit 1 bezeichnet: Er
m> weist zahlreiche mit 2 bezeichnete, nach dem Vernickeln und Verbleien hergestellte Warzen mit einem Durchmesser von 2 bis 3 mm auf, von denen nur einige gezeichnet sind. Da die Warzen nach der Oberflächenbehandlung geschnitten wurden, ist die als Lot dienende Bleischicht auf der Oberseite der Warzen von der übrigen Bleischicht des Trägerstreifens getrennt. Dadurch wird ein Breitfließen des Lotes verhindert. Der Blechstreifen hat ferner seitliche Führungslöcher 3. Es
besteht beispielsweise aus 0,5 mm dickem, vernickeltem und verbleitem Eisenblech.
Den Querschnitt durch eine Warze zeigt F i g. 2. Das Blech ist dort wieder mit 1, die Warze mit 2 und die Bleischicht mit 4 bezeichnet. Alle Warzen werden gleichzeitig mit Hilfe eines Werkzeuges eingedrückt.
Danach wird der Trägerstreifen 1 mit nach oben ragenden Warzen 2 auf die Grundplatte 51 eine Lötform gelegt. Diese Lötform hat ein Oberteil 52 mit zahlreichen, in der Größe und der geometrischen Anordnung der Größe und Anordnung der Warzen 2 auf dem Trägerstreifen 1 angepaßten Durchbrüchen 53. Dieses Oberteil wird auf die Oberseite des Streifens 1 so aufgesteckt, daß die Warzen 2 in die Durchbrüche des Oberteiles 52 hineinragen, wie dies F i g. 3 zeigt. Die dünnen Halbleitertabletten können daher selbst bei großen Toleranzen nicht zwischen das Oberteil und den Trägerstreifen rutschen.
In die Durchbrüche 53 werden darauf die mit einem pn-Übergang versehenen Halbleitertabletten 6 ζ. Β. aus einkristallinem Silizium eingelegt. Zu diesem Zweck können die Durchbrüche 53 mit einem Verschluß versehen sein, der gerade so tief unter der Oberkante der Durchbrüche liegt, daß gerade je eine Halbleitertablette in die so entstehenden Vertiefungen hineinpaßt. Man kann dann nämlich die Halbleitertabletten auf die im übrigen ebene Oberseite des Oberteiles 52 schütten und in die Durchbrüche einrütteln. Nach dem Öffnen dieser Verschlüsse fallen dann die Tabletten 6 auf die Warzen 2.
Mit Hilfe ähnlicher Verschließmechanismen können auch die Endkontaktkörper 7 in die Durchbrüche 53 eingelegt werden. Auch diese weisen auf beiden Seiten eine Nickelschicht und darüber eine Bleischicht 4 auf.
in dieser Zuordnung werden die einzelnen Teile samt
Hilfswerkzeug auf die Löttemperatur des Bleies erhitzt.
Dabei ergibt sich dann eine feste Verbindung der Halbleitertabletten 6 mit den Warzen 2 und den Endkontaktkörpern 7.
Danach wird der Trägerstreifen mit den angelöteten Halbleitertabletten und den Endkontaktkörpern aus der Lötform 51, 52 herausgenommen, geätzt und dann lackiert. Der Lack wird dabei am einfachsten mit Hilfe mehrerer, kammförmig angeordneter Düsen auf den Trägerstreifen 1 zwischen den Warzen 2 aufgebracht. Er fließt dann infolge von Oberflächenkräften — wie in
is Fig.4, Pos.8 dargestellt — um die Halbleitertabletten herum, berührt aber nicht die Oberseite der Endkontaktkörper 7.
Nach dem Lackieren wird der Streifen 1 mit allen Halbleitertabletten einer Temperaturbehandlung zum Einbrennen des Lackes unterworfen. Danach kann man noch die freiliegenden Bleischichten in einem Zinnbad abtragen.
Danach können die Warzen 2 — wie in Fig.5 dargestellt — mit Hilfe eines Werkzeuges 91, 92 in einem einzigen Arbeitsgang aus dem Streifen 1 herausgedrückt werden. Die so entstehenden, in Fig.5 mit 10 bezeichneten, kontaktierten Halbleiterbauelemente sind praktisch beliebig lang lagerfähig und können bei Bedarf mit Anschlußleitern z. B. durch vollständiges Eintauchen in flüssiges Lot verlötet werden.
Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zum gleichzeitigen Herstellen einer Vielzahl von mit Endkontaktkörpern versehenen Halbleiteranordnungen, bei dem Halbleiterkörper mittels einer Ausnehmungen aufweisenden Lötform unter Einhaltung vorbestimmter gegenseitiger Abstände auf einen metallischen Trägerstreifen aufgebracht werden, bei dem dann die Halbleiterelemente mit Endkontaktkörpern und dem Trägerstreifen verlötet werden und bei dem der Trägerstreifen nach einer gemeinsamen Behandlung aller mit dem Trägerstreifen verbundenen Halbleiteranordnungen zwischen den Sitzen der Halbleiterkörper zertrennt wird, nach Patent 15 64 720,8, dadurch gekennzeichnet, daß in den Trägerstreifen (1) zahlreiche Warzen (2) geschnitten werden, die als Sitze für die Halbleiterkörper (6) dienen, und daß die Warzen (2) nach der gemeinsamen Behandlung einzeln nacheinander oder gleichzeitig vollständig aus dem Trägerstreifen herausgedrückt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Trägerstreifen (1) und Endkontaktkörper (7) beidseitig mit einer Lotschicht (4) überzogene Teile verwendet werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als Lotschichten (4) solche aus Blei oder einer Bleilegierung verwendet werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Trägerstreifen (1) nach dem Ätzen und Lackieren, aber noch vor dem vollständigen Herausdrücken der Warzen (2) zur Beseitigung der freien Bleischichten in ein Zinnbad getaucht wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Anschlüsse an die einzelnen aus dem Trägerstreifen (.1) ganz ausgedrückten Bauelemente (10) mit Zinn oder einer Zinnlegierung angelötet werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Bauelemente (10) mit den angelegten Anschlüssen zur Lötung vollständig kurz in das flüssige Zinnlot eingetaucht werden.
DE1564770A 1966-08-26 1966-12-03 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen Expired DE1564770C3 (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
DES105551A DE1277446B (de) 1966-08-26 1966-08-26 Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement
DE1564720A DE1564720C3 (de) 1966-08-26 1966-09-22 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen
DE1564770A DE1564770C3 (de) 1966-08-26 1966-12-03 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen
CH1146467A CH468721A (de) 1966-08-26 1967-08-15 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiterbauelementen
NL6711275A NL6711275A (de) 1966-08-26 1967-08-16
BE702724D BE702724A (de) 1966-08-26 1967-08-16
GB39313/67A GB1168357A (en) 1966-08-26 1967-08-20 A process for the production of Semiconductor Devices
SE11734/67A SE317138B (de) 1966-08-26 1967-08-22
FR118788A FR1535151A (fr) 1966-08-26 1967-08-23 Procédé pour la fabrication simultanée d'un grand nombre de composants à semiconducteur
GB22405/68A GB1168358A (en) 1966-08-26 1967-08-25 A Process for the Production of a Semiconductor Unit
US669661A US3531858A (en) 1966-08-26 1967-09-21 Method of simultaneously producing a multiplicity of semiconductor devices
US687966A US3550262A (en) 1966-08-26 1967-12-01 Method of simultaneously producing a multiplicity of semiconductor devices

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DES105551A DE1277446B (de) 1966-08-26 1966-08-26 Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement
DE1564720A DE1564720C3 (de) 1966-08-26 1966-09-22 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen
DE1564770A DE1564770C3 (de) 1966-08-26 1966-12-03 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen

Publications (3)

Publication Number Publication Date
DE1564770A1 DE1564770A1 (de) 1971-01-28
DE1564770B2 DE1564770B2 (de) 1979-10-18
DE1564770C3 true DE1564770C3 (de) 1980-07-10

Family

ID=27212985

Family Applications (3)

Application Number Title Priority Date Filing Date
DES105551A Pending DE1277446B (de) 1966-08-26 1966-08-26 Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement
DE1564720A Expired DE1564720C3 (de) 1966-08-26 1966-09-22 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen
DE1564770A Expired DE1564770C3 (de) 1966-08-26 1966-12-03 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DES105551A Pending DE1277446B (de) 1966-08-26 1966-08-26 Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement
DE1564720A Expired DE1564720C3 (de) 1966-08-26 1966-09-22 Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen

Country Status (7)

Country Link
US (2) US3531858A (de)
BE (1) BE702724A (de)
CH (1) CH468721A (de)
DE (3) DE1277446B (de)
GB (2) GB1168357A (de)
NL (1) NL6711275A (de)
SE (1) SE317138B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3849880A (en) * 1969-12-12 1974-11-26 Communications Satellite Corp Solar cell array
FR2102512A5 (de) * 1970-08-06 1972-04-07 Liaison Electr Silec
US3698073A (en) * 1970-10-13 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits
DE3036260A1 (de) * 1980-09-26 1982-04-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur herstellung von elektrischen kontakten an einer silizium-solarzelle
US6190947B1 (en) * 1997-09-15 2001-02-20 Zowie Technology Corporation Silicon semiconductor rectifier chips and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE379716C (de) * 1923-08-27 Olof Oskar Kring Zusammenloeten von Metallgegenstaenden
DE529799C (de) * 1931-07-17 Kloeckner Werke A G Abtlg Mann Verfahren zur Herstellung von Messerklingen
DE708363C (de) * 1936-11-13 1941-07-18 Fried Krupp Akt Ges Einrichtung zum Loeten in einer reduzierenden Gasatmosphaere
BE549283A (de) * 1955-07-06
NL222168A (de) * 1957-11-05
US3155936A (en) * 1958-04-24 1964-11-03 Motorola Inc Transistor device with self-jigging construction
US2994121A (en) * 1958-11-21 1961-08-01 Shockley William Method of making a semiconductive switching array
DE1831308U (de) * 1960-09-27 1961-05-18 Standard Elektrik Lorenz Ag Hochspannungsgleichrichter.
NL256344A (de) * 1960-09-28
DE1188731B (de) * 1961-03-17 1965-03-11 Intermetall Verfahren zum gleichzeitigen Herstellen von mehreren Halbleiteranordnungen
DE1180067C2 (de) * 1961-03-17 1970-03-12 Elektronik M B H Verfahren zum gleichzeitigen Kontaktieren mehrerer Halbleiteranordnungen
NL280224A (de) * 1961-06-28
US3270399A (en) * 1962-04-24 1966-09-06 Burroughs Corp Method of fabricating semiconductor devices

Also Published As

Publication number Publication date
GB1168357A (en) 1969-10-22
DE1277446B (de) 1968-09-12
US3550262A (en) 1970-12-29
US3531858A (en) 1970-10-06
GB1168358A (en) 1969-10-22
DE1564770A1 (de) 1971-01-28
DE1564720C3 (de) 1978-04-06
CH468721A (de) 1969-02-15
NL6711275A (de) 1968-02-27
DE1564770B2 (de) 1979-10-18
BE702724A (de) 1968-01-15
DE1564720A1 (de) 1970-09-17
SE317138B (de) 1969-11-10
DE1564720B2 (de) 1977-08-04

Similar Documents

Publication Publication Date Title
DE1805174A1 (de) Verfahren zum Aufbringen von Einzelkoerpern auf einen Grundkoerper
DE1765434A1 (de) Verfahren zur Herstellung von flexiblen elektrischen Flachkabeln
DE3906018A1 (de) Verfahren zum einkapseln von leitern
DE1065903B (de) Verfahren und Vorrichtung zur Herstellung von leitenden Mustern
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2855838A1 (de) Traegerstreifen fuer runde anschlussstifte und verfahren zur herstellung von traegerstreifen
DE1564770C3 (de) Verfahren zum gleichzeitigen Herstellen einer Vielzahl von Halbleiteranordnungen
DE1564066B2 (de) Verfahren zur Herstellung von elektrischen Verbindungen zu Kontaktschichten an der Oberfläche des Halbleiterkörpers von Halbleiteranordnungen
DE2410849B2 (de) Verfahren zum Auflöten von Miniatur-Bauelementen
DE1915148B2 (de) Verfahren zur Herstellung metallischer Hocker bei Halbleiteranordnungen
DE3406542A1 (de) Verfahren zum herstellen eines halbleiterbauelementes
DE2404758A1 (de) Verfahren zum serienmaessigen herstellen elektrischer bauelemente
EP0104580B1 (de) Verfahren zur Herstellung elektrischer Chip-Bauelemente
DE1515694A1 (de) Elektrische Schalteinheit mit einer Schaltplatte und Anschluessen und Verfahren zum Aufbringen einer Schicht auf eine solche Schaltungsplatte
DE1665248C3 (de) Verfahren zur Herstellung eines Trägers für eine miniaturisierte Schaltung
DE1922652B2 (de) Verfahren zur herstellung von loetanschluessen
DE2127633C3 (de)
DE1285581C2 (de) Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung
DE3035717C2 (de) Verfahren zur serienmäßigen Herstellung von Folienwiderständen oder Netzwerken von Folienwiderständen
AT236531B (de) Flaches, elektrisches Schaltelement und Verfahren zur Herstellung desselben
DE1765013A1 (de) Verfahren zur Herstellung von Mehrebenenschaltungen
DE1690260C3 (de) Vorrichtung zur Herstellung einer Umhüllung
AT200209B (de) Verfahren zur Herstellung leitender Verbindungen zwischen Leiterstreifen gedruckter Schaltungen
DE4221478C2 (de) Vorrichtung zum Löten auf Flachbaugruppen
DE1627468B2 (de) Verfahren zur Herstellung einer Lotschicht und Anwendung des Verfahrens auf metallisierte Halbleiterkörper

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EF Willingness to grant licences