DE1514304A1 - Halbleiteranordnung und Herstellungsverfahren hierfuer - Google Patents

Halbleiteranordnung und Herstellungsverfahren hierfuer

Info

Publication number
DE1514304A1
DE1514304A1 DE19651514304 DE1514304A DE1514304A1 DE 1514304 A1 DE1514304 A1 DE 1514304A1 DE 19651514304 DE19651514304 DE 19651514304 DE 1514304 A DE1514304 A DE 1514304A DE 1514304 A1 DE1514304 A1 DE 1514304A1
Authority
DE
Germany
Prior art keywords
mesa
semiconductor
wire
pig
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651514304
Other languages
English (en)
Inventor
Sirvydas Victor C
Goldman Richard L
Kritzler William R
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Space Systems Loral LLC
Original Assignee
Philco Ford Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US35708764 external-priority patent/US3283218A/en
Application filed by Philco Ford Corp filed Critical Philco Ford Corp
Publication of DE1514304A1 publication Critical patent/DE1514304A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N80/00—Bulk negative-resistance effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Description

T-^. τ-, -, 8 MÜNCHEN 2, den 29. März 1965
PHHiCO CORPORATION - -Delaware, Philadelphia 54, Pennsylvania/USA.
Halbleiteranordnung und Herstellungsverfahren hierfür.
Die Erfindung betrifft Halbleiteranordnungen vom Mesa-Typ, insbesondere Hochfrequenzdioden. Sie betrifft ein Verfahren zur Herstellung kompletter derartiger Anordnungen mit Halbleiterrohling, darauf befindlichem Mesa und damit verbundenem metallischem Zuleitungsdraht. Die Erfindung betrifft auch neue Mesa-G-ebilde.
Die vorliegende Erfindung stellt sich in gewisser Weise als eine Verbesserung des vom Kritzler und Sirvydas in der US-Anmeldung Ser.Io. 348 071 vom 28. Februar I964 beschriebenen Verfahrens dar. Das Kritzler-Sirvydas-Grebilde (üblicherweise eine Einzeldiode) weist eine Gruppe von Anschluiädrähten auf, deren obere Enden zur wirksamen Verbindung mit einem^ Lötkontaktbolzen od.dgl. zu einem einstückigen "Stern"- bzw. "Fächer-Anschluß" ("spider11 terminal) zusammengefaßt sind. Die vorliegende Erfindung betrifft die Herstellung und den Aufbau des Mesa-Qberflächenbereichs, welcher das untere Ende jedes der-
■■■ V/-.·. '■■■ . ■■■■.■ ■'■■■■■■■■■.' ·/· ■;■
909820/0674 bad
artigen Drahtes mit der Diode verbindet.
Der vorliegenden Erfindung liegt, gleichgültig ob sie in Verbindung mit dem Kritzler-Sirvydas-Verfahren oder unabhängig davon angewandt wird, allgemein die Verbesserung der Hochfrequenz-Betriebseigenschaften einer Halbleiteranordnung als Ziel zu Grunde. Bekanntlich sind für den Hochfrequenzbetrieb Halbleiterp/n-Schichtbereiche ("semiconductor junction regions") von winzigen Abmessungen erforderlich, die außerdem über ihre gesamte Erstreckung hin äußerst genau mit darüber befindlichen Anschlußbereichen ("bonding areas") ausgerichtet sein müssen. Zur Erfüllung dieser jBrForderungen wurden bereits Mesa-Verfahren entwickelt; die Herstellung des minuziösen p/n-Schichtbereichs ("junction area") eines Mesa und die genaue Ausrichtung seiner Begrenzungen bezüglich denen eines darüber befindlichen Zuleitungsanschlußbereiches ("connector bonding region") erwies sich jedoch als zugleich schwierig und kostspielig. Durch die vorliegende Erfindung sollen diese Probleme überwunden und so ein verbessertes Verfahren zur Mesa-Herstellung geschaffen werden.
Zu diesem Zweck ist gemäß der Erfindung vorgesehen, daß man vor der Mesa-Herstellung ein nagelkopfförmiges roder sonstiges Gebilde zur Anschlußverbindung ("bonding structure") herstellt, daß man einen dünnen Anschlußdraht an einer Halbleiteroberfläche befestigt, daß man sodann das Anschlußgebilde als Ätzmaske ("etch resist element") zur Herstellung des Mesa verwendet, und daß man schließlich das Anschlußgebilde als Mesa-Anschlußelement beibehält.
BAD ORlQINAL
909820/0674
Weitere Vorteile und Einzelheiten der Erfindung ergeben sich aus der folgenden Beschreibung an Hand der Zeichnung} in dieser zeigen
die Fig. 1 und 2. schematische Querschnittsdarstellungen zur
Veranschaulichung zweier aufeinanderfolgender Stadien in einem Herstellungsprozeß gemäß der Erfindung in Anwendung auf eine Einzeldiode ι
Fig. 3 das Gebilde von Figur 2 in Draufsicht}
Fig. 4 in Schnittansicht, wie in Figur 2, eine Diode
gemäß einer anderen Ausführungsform der Erfindung? in den Fig. 1 und 2 ist der Schnitt längs der Linie 2-2 in Figur 3 gelegt} Fig. 4 stellt einen entsprechenden Schnitt entlang derselben Linie durch eine größere Diode mit mehreren darauf befindlichen Mesas • . dar j
die Fig. 5-9 schematische Querschnittdarstellungen zur Veranschaulichung aufeinanderfolgender Stadien in einem Verfahren zur Herstellung einer Diode von dem in Fig. 4 gezeigten Typ\
Fig. 10 · ein Blockschema des zuletzt erwähnten Verfahrens. ■"■'.'..
Gemäi3 der Darstellung in Fig. 1 dient das Verfahren gemäß der Erfindung zur Herstellung eines Anschluß- und Mesa-Gebildes TO aus einen Halbleiter Ti, der bei 13 auf einem geeigneten Träger befestigt ist. Zunächst werden äußerst geringfügige Mengen ■geeignet gewlüilter Unreinheiten in eine freigelegte planare
■4~ 15U304
Oberfläche dee Halbleiters zur Bildung eines Diffusionsbereichs 14 eindiffundiert, der von dem übrigen Halbleiter durch einen p/n-Schichtbereich ("junction region") 15 getrennt ist. Zur leichteren Herstellung eines nagelkopfförmigen Verbunds 16 zum Anschluß eines Zuleitungsdrahtes 17 an den Diffusionsbereich wird auf der freiliegenden Oberfläche dieses Bereichs ein Film 18 aus Silber, Chrom od.dgl. oder aus Schichten derartiger Metalle aufgebracht und sodann der Anschlußdraht 17» der vorzugsweise aus Gold besteht, mit der Oberseite dieses Films verbun-' den. Diese Verfahrensschritte der Diffusion, die Erzeugung eines Films und der Drahtbefestigung sind an sich bekannt. Gemäß der Erfindung werden sie vor der Erzeugung eines Mesa vorgenommen, und das einstückig mit dem Anschlußdraht 17 ausgeführte Hagelkopf- oder Thermopreß-Ansehlußelement "16 sodann zur Herstellung des Mesa verwendet.
Wenngleich gewöhnlich versucht wird, die örtliche Lage und . Abmessung eines derartigen Nagelkopfelements mit erheblicher Genauigkeit festzulegen, sind gewisse Unregelmäßigkeiten unver- ■■· meidbar. Beispielsweise zeigt Fig. 3 den Nagelkopf 16 in einer gegenüber dem Diodenkörper 11 geringfügig exzentrischen Lage; ferner ist ersichtlich, daß die Kontur des Nagelkopfes nur annähernd kreisförmig istj sie ist zwar im ganzen gesehen rund, jedoch in einem Bogenbereich etwas unregelmäßig.
Das zur Erzeugung des Nagelkopfes 16 angewandte Thermopreßverfahren kann z.B. in der Weise ausgeführt werden, daß man eine anfänglich am unteren Ende des Drahtes 17 angebrachte
909820/0674
"'■■■■'■»■«ϊϋΐ
1 -s - · 151430A
kleine Perle gegen die freie Halbleiteroberfläche flach-drückt, wie in Pig. 1 gestrichelt angedeutet. Auf diese Weise wird ein Verbund19 zwischen der Unterseite des Nagelkopfes 16 und der zuvor freien Halbleittroberfläohe fcergeatellt, - ,^
•Nachdem so das Nagelkopfgebilde 16 hergestellt ist, sieht das Verfahren gemäß der Erfindung, wie in Fig. 2 dargestellt, die Anwendung eines Ätzmittels (die Oberfläche der Ätzflüssigkeit ist bei E schematisch angedeutet) auf das Nagelkopfgebilde und die es umgebende, freiliegende Halbleiteroberfläche 20 vor. Das Ätzmittel ist so gewählt, daß es den Metallfilm und den Halbleiter, nicht jedoch das Metall des Drahtes angreift oder zumindest nicht in einem solchen Ausmaß, daß nennenswerte Teile des Drahtmetalls abgetragen werden. Das Ätzmittel erzeugt so ein Mesa 21, während es gleichzeitig den Nagelkopf 16 und den Verbund 19 intakt läßt.
Als Ergebnis des Verfahrens erhält man ein Mesa, das genau mit dem zuvor hergestellten Nagelkopf 16 und Verbund 19 übereinstimmt und unterhalb diesen liegt. In Figur 5 ist die Begrenzung des Mesa durch eine gestrichelte Linie innerhalb der Begrenzung - des"Nagelkopfes'16.gezeigt. Das Mesa stimmt, sowohl was seine Lage als auch seine genaue Konfiguration betrifft, vollkommen mit dem Nagelkopf überein und zwar auch hinsichtlich der im ganzen runden Form mit der nicht-kreisförmigen Stelle in dem oben links· gelegenen Teil des Nagelkopfes. Das Verfahren gemäß der Erfindung ermöglicht so eine bisher nicht erreichbare Annäherung an den Zustand vollkommener Übereinstimmung zwischen
909820/0674 bad
den Bereichen der Anschlußdrahtverbindung 19, Fig. 2 und der Mesa-p/n-Sohicht 15, und gewährleistet damit auch beispielsweise die Erzielung gtnau vorg«ge*|R*r Wtgljp"'<t^ elextrifd^ Kapazität, dee Sperrstroms und anderer damit in Zusammenhang stehender Eigenschaften.
Zur Verwendung bei dem Verfahren gemäß der Erfindung eignet sich eine große Vielfalt von Werkstoffen. Beispielsweise kann eine Siliziumdiode 11 zur Herstellung eines Unreinheitsbereichs 14 aufeinanderfolgend Antimon- und Bordämpfen ausgesetzt und sodann mit Anschlußdrähten 16 aus Gold verbunden werden. In diesem Fall kann die Ätzung beispielsweise mit einer Mischung aus einem Teil konzentrierter Fluorwasserstoffsäure und einem Teil konzentrierter Salpetersäure als schnell wirkendem Ätzmittel vorgenommen werden. Dem Fachmann ist ohne weiteres geläufig, daß mannigfache anderweitige Halbleiter, Unreinheiten, Ätzmittel und Anschlußdrahtmetalle verwendet und demgemäß verschiedene Arten von elektrischem Betriebsverhalten erzielt werden können-r Ebenso können die Abmessungen der Vorrichtung und ihrer Einzelteile innerhalb weiter Grenzen gewählt werden; nur beispielshalber sei erwähnt, daß der Golddraht 17 etwa einen Durchmesser 1 bis 2/i000stel Zoll haben kann; in diesem Fall kann der Durchmesser des Nagelkopfes 16 etwa 5 bis 6/iOOOstel Zoll betragen und ein typischer konzentrischer Mesa 17 beispielsweise einen Durchmesser von etwa 4 bis 5/iOOOstel Zoll. Einzelheiten dieser Art können selbstverständlich wahlweise abgeändert werden. Wesentlich ist die Erzielung eines wirksamen Halbleiterbereichs 15, 19, dessen Kapazität und damit in Zusammenhang
909820 /06n OHK3INAl1NSPECTED
steilende Kenngrößen den in den jeweiligen einzelnen Fällen gewünschten theoretischen 'Werten nahekommen.
Pig, 4 zeigt eine Diode gemäß einer abgewandelten Ausführungsform der Erfindung unter Verwendung einer ^ielfaeh-Draht-Änsehlußapparatur 110 nach Art der in der erwähnten Kritzler-Sirvydas-Anmeldung beschriebenen. Demzufolge weist diese Ausfiüirungsform mehrere metallische Anschlußdrähte 118 auf, die zu einem einheitlichen kugelförmigen Körper 119 zusammengefaßt sind, zum Zweck der Verbindung mit der Irotperle 114 an dem Bolzen 115· Gemäß dem Grundgedanken der vorliegenden Erfindung sind dabei die Anschlußdrähte mit ihren Nagelköpfen 116 mit Mesas 117 an der Oberseite eines auf einem Bolzen 112 angeordneten Halbleiterkörpers 111 verbunden. Jeder Nagelkopf-Mesa-Verbund liegt dabei unmittelbar benachbart und genau über der Mesap/n-Schicht ("mesa junction"). Ähnlich wie in Mg. 3 stimmen dabei die Begrenzungen bzw. Konturen selbst im Fall geringfügiger Unregelmäßigkeiten hinsichtlich der Lage und Form überein.
Das Verfahren zur Herstellung dieser Vielfach-Mesa- und Ansehlußanordnung kann, wie in Fig. 5 angedeutet, mit dem herkömmlichen Verfahrensschritt des Bindiffundierens von Unreinheiten in den DiodenkÖrper 111 zur Erzeugung einer Unreinheitsschicht bzw. eines Unreinheitsfilms 122 beginnen. Nach dem Verfahren gemäß der Erfindung schließt sich hieran sodann die Herstellung des Verbunds zwischen der Gruppe von Anschlußdrähten, die zunächst, wie bei 123 angedeutet, aufrechtstehen, und dem
909820/06 7 4
Film 122 mittels Nagelkopf- oder Anpreßverbindungen 116 an, wie in Fig. 6 gezeigt/Vorzugsweise werden die freien Drahtenden mit kleinen Perlen 124 versehen, beispielsweise durch Schneidbrennen; Einzelheiten dieses Verfahrens brauchen für die Zwecke der vorliegenden Erfindung nicht beschrieben zu werden. In der Zeichnung sind nur einige wenige Anschlußdrähte dargestellt; selbstverständlich ist qedoch für den Fachmann ohne weiteres klar, : daß eine größere Anzahl derartiger Drähte verwendet werden kann. Sodann werden, wie in Fig. 7 gezeigt und in der eingangs erwähnten Kritzler-Sirvydas-US-Anmeldung Ser.No. 348 071 beschrieben, die Drähte 123 unter Bildung eines Bündels von Perlen 124 zusammengebogen, die sodann mit der Flamme behandelt werden, derart, daß sie zu einem kleinen, einheitlichen kugelförmigen Körper zusammenfließen. Sodann wird der größte Teil der oberen Drahtlängen mit diesem Körper verschmolzen, derart, daß schließlich, wie aus Fig. 8 ersichtlich, eine größere Kugel 119 in größerer Nähe an der Halbleiteroberfläche erhalten wird, wobei, verhältnismäßig kurze Drähte 118 von der Oberfläche zu dieser Kugel führen.
Gemäß der Erfindung wird sodann das gesamte Gebilde aus Diode, Kugel und Drähten einem Ätzmittel ausgesetzt, wie in Fig. 8 angedeutet, zur Herstellung der kompletten Gruppe von genau bezüglich der Nagelköpfe 116 ausgerichteten Mesas 117. Die Einfachheit und Genauigkeit des Verfahrens gemäß der Erfindung ist besonders vorteilhaft bei dieser Herstellung einer Vielfach-Anordnung von Mesas mit Anschlüssen. Bisher wurde zur selektiven Ätzung der Mesas Wachs od.dgl. als ätzbeständiges Maskenmaterial
909820/0674
- 9> 15H3Q4
verwendet. Eine derartige Maske wurde, üblicherweise im Wege eines mikroskopischen Liehtdruckverfahrens, auf die im übrigen nackte Halbleiteroberfläche aufgebracht. Es wurde dabei versucht, die Maske in einer vorgegebenen, möglichst genau dem .gewünschten Mesa-Muster entsprechenden Konfiguration aufzubringen. Hach der Herstellung der Mesas, wurde sodann des weiteren, wiederum mit dem Bestreben möglichster Genauigkeit, versucht, AnSchlußdrähte auf jeden der Mesa aufzubringen und damit zu verbinden. Trotz der Kompliziertheit des Verfahrens war die erreichbare Genauigkeit des Endprodukts recht mäßig. Demgegenüber ergeben nach dem Verfahren gemäß der Erfindung die Golddraht-Nagelköpfe 116, indem sie gemäß dem Grundgedanken der Erfindung als eine Gruppe von Maskenelementen verwendet werden, mit einem einfacheren Verfahren ein genaueres Enderzeugnis. Des weiteren braucht bei dem Verfahren gemäß der Erfindung die Maske nach ihrer Verwendung nicht entfernt zu werden.
Um die Genauigkeit des Verfahrens gemäß der Erfindung abschätzen und würdigen zu können, ist zu bedenken, daß die schematischen Darstellungen gemäß den Fig. 1-9 gegenüber der tatsächlichen Größe der Halblei türanordnungen ganz erheblich'vergrößert sind; typische Werte für die tatsächlichen Abmessungen liegen etwa im Bereich von 1/1OOstel bis i/5Ostel der in den Zeichnungsfiguren erscheinenden Abmessungen, Bei der mikroskopischen Platzierung und Anschlußverbindung der Drähte besteht die Wahrscheinlichkeit , daß eine Anzahl von Unregelmäßigkeiten nach Art der in Pig. 5 gezeigten auftreten; nichtsdestoweniger gewährleistet die Verbindung der Nagelköpfe als Ätz-Maskenelemente gemäß der Erfindung eine praktisch vollkommene gegenseitige Aus-
richtung der Nagelköpfe und der Mesa.
Abschließend kann die Kugel 119 sodann, wie in Fig. 9 und noch genauer in Fig. 4 gezeigt und wie in der erwähnten Krltzler-Sirvydas-Anmeldung beschrieben, in einer Lötspitze 114 eingebettet werden.
Wie eingangs erwähnt, gibt die Erfindung ein neues Verfahren zur Herstellung von Anschlüssen an Mesa-Gebilde an Hand. Die Anwendung des Verfahrens auf Vielfach-Anschluß-Dioden ist in den Fig. 6-9 dargestellt; die Aufeinanderfolge von Verfahrensschritten ist zusätzlich in Fig. 10 skizziert. Wie aus dieser Fig. 10 ersichtlich, beginnt das Verfahren mit dem Eindiffundieren von Unreinheiten; hieran schließt sich der Verfahrensschritt der Herstellung und Ansohlußverbindung von Anschlußdrähten, und zwar im besonderen unter Verwendung von nagelkopfförmigen Verbundgebilden,, wobei dieser Verfahrensschritt nicht nur zur Erzeugung der für das Enderzeugnis benötigten Anschlüsse dient, sondern gleichzeitig gemäß der Erfindung zur Erzielung einer Ätzmaske. Demgemäß schließt sich in Fig. 10 die Mesa-Erzeugung nach einem Verfahren besonderer Art gemäß der Erfindung an, bei welchem diese Nagelköpfe als Ätzmasken dienen. Die Anordnung kann sodann nach verschiedenen Verfahren fertiggestellt werden, beispielsweise wie in Fig. 10 angegeben nach dem in Fig. 9 näher gezeigten Kontaktbolzenverfahren.
Auf Grund der durch die Erfindung erzielten praktisch vollständigen Konformität zwischen den Nagelkopfanschlußbereichen und den Mesa-Bereichen, werden Unregelmäßigkeiten der p/n-Schicht-Eigenschaften verschiedener p/n-Schichten 15 (Fig. 1-3) bzw.
909820/0614 ·/·
115 (Fig· 4) im wesentlichen vermieden, selbst wenn die Diode oder sonstige Halbleiteranordnung bei extrem hohen Frequenzen betrieben wird.
Vorstehend wurden zwei besondere Ausführungsformen des Verfahrens und der dementsprechend erhaltenen Erzeugnisse gemäß der Erfindung im einzelnen beschriebenj diese Ausführungsbeispiele können selbstverständlich in mannigfacher Weise abgewandelt werden, ohne daß dadurch der Rahmen der Erfindung verlassen wird. .
Patentansprüche:
■9098 20/0.67

Claims (9)

  1. Patentansprüche:
    1-. Hochfrequenz-Halbleiteranordnung vom Mesa-2)yp, welche auf einem Halbleiterlcörper wenigstens ein Mesa mit einer unterhalb der Mesa-Oberfläehe und parallel zu dieser verlaufenden Uhreinheits-p/n-Schicht aufweist, dadurch gekennz e lehnet, daß ein elektrisch leitender ZuIeitungsdraht (17» Fig· 1-3; 118, Pig. 1-9) an seinem einen Ende einen stirnseitigen Bereich (16, Fig. 1-3» 116, Fig. 4-9) aufweist, welcher die gesamte Mesa-Oberflache bedeckt und mit dieser in Verbund steht, wobei der die Mesa-Oberflache bedeckende Bereich des Anschlußdrahtes, die Mesa-Oberflache und die p/n-Schicht im wesentlichen gleiche, annähernd runde Begrenzungen aufweisen und in allen Punkten der Begrenzung genau zur Deckung miteinander aufeinander ausgerichtet sind.
  2. 2. Hochfrequenz-Hochleistungs-Halbleiterdiode vom Mesa-Typ gemäß Anspruch 1, bei welcher auf einem Halbleiterkörper eine Gruppe von Halbleiter-Mesas angeordnet sind, gekennzeichnet durch eine Gruppe bzw. ein Bündel von metallischen Anschlußdrähten (123, 128, Fig. 4-9), von denen je einer mit je einem der Mesas (117, Fig. 4-9) verbunden ist, sowie durch einen Metallkörper (119, Fig. 4, 8 und 9), in welchen die nicht mit den Mesas verbundenen Enden der Anschlußdrähte (123, 118) münden.
  3. 3· Verfahren zur Herstellung einer Halbleiteranordnung vom Mesa-Typ nach den Ansprüchen 1 oder 2/dadurch g e k e η η ζ e i c h-
    ./· 90'9820/O.ejA .
    net , daß man einen Draht (17, Pig. 1-35 118 bzw. 123, Fig. 4-9) aus einem ätzbeständigen Metall mit einem Halbleiterkörper verbindet und sodann den Halbleiterkörper mit dem daran' befestigten Draht einem Ätzmittel zur Entfernung von Halbleitermaterial von dem Körper um den Draht herum aussetzt, derart, daß der Draht als Ätzmaske wirkt und in dem verbleibenden Teil des Halbleiterkörpers ein Mesa erzeugt wird, wobei der mit dem Halbleiterkörper verbundene Draht genau mit dem Mesa ausgerichtet ist. . -
  4. 4. Verfahren nach Anspruch 3 zur Herstellung einer Halbleiteranordnung mit genau ausgerichteten. Mesa-Elementen, dadurch g e k e η η ζ ei c h η e t , daß der Metalldraht (17, Pig. 1-3? 118, 123, Pig. 4-9) mit seinem einen Ende im Thermopreßverfahren mit der geeignet vorbereiteten HalbleiterOberflache verbunden wird.
  5. 5. Verfahren nach den Ansprüchen 3 oder 4 zur Herstellung einer Hochffeguenz-Halbleiteranordnung vom Mesa-Iyp, dadurch ge k e η η. ζ e i c h η e t , daß man ein Unreinheitsmaterial in einen Qberflächenbereioh eines Halbleiterrohlings (11, Pig. 1-3; 111, Pig. 4-9) eindiffundiert, daß man mit der Oberfläche des Diffusionsbereichs einen Metallfilm (18, Fig. 1-3) verbindet und einen G-olddraht (17) mit seiner Stirnseite gegen den PiIm preßt, derart, daß ein Hagelkopf (16) entsteht, und daß man sodann die Halbleiteroberfläche (20, Pig. 2j Pig. 8) und den Nagelkopf (16) der Einwirkung einer Ätzflüssigkeit aussetzt, welche das Material des Metallfilms und das Halbleitermaterial,
    909820/0674
    -η- 15H304
    nicht jedoch den Golddraht angreift, derart, daß ein mit dem < Nagelkopf (16) genau konzentrisches Mesa (21, Fig. 2, 3) entsteht.
  6. 6. Verfahren nach den vorhergehenden Ansprüchen 3 "bis 5, zur Herstellung einer Vielfach-Mesa-Halbleiteranordnung gemäß Anspruch 2, dadurch gekennzeichnet , daß man Oberflächen von Halbleiterkörpern zur Verwendung in Mesa-Halbleitern vorbehandelt, daß man dünne Metalldrähte (123, Fig. 6) mit an ihren Enden befindlichen kleinen Perlen (116) mittels dieser Perlen mit den Halbleiteroberflächen verbindet, und daß man sodann die Halbleiteroberflächen mit den daran befestigten Drähten der Einwirkung eines Ätzmittels aussetzt (Fig. 8), welches das Halbleitermaterial, nicht jedoch das Metall der Drähte angreift.
  7. 7. Verfahren nach Anspruch 6, dadurch g e. k e η η ζ e i ohne t, daß mehrere derartige Drähte (123, 118, Fig, 4-9) für jeden Halbleiterkörper (111) vorgesehen und mit diesem verbunden werden, derart, daß bei der Ätzung eine Vielfach-Anordnung von Mesas auf dem Halbleiterkörper (111) entsteht, wobei jeder Mesa einen mit ihm verbundenen Draht (123, 118) aufweist.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß jeder der Drähte (123) an seinem freien E-nde mit einer G-oldperle versehen wird und daß man die Perlen der einzelnen Drähte vor der Ätzung zu einer einzigen Kugel verschmilzt, welche zur Befestigung an einam gemeinsamen Kontaktbolzen (115% Fig. 9) dient.
  9. 9 09820/0614
DE19651514304 1964-04-03 1965-02-28 Halbleiteranordnung und Herstellungsverfahren hierfuer Pending DE1514304A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35708764 US3283218A (en) 1964-04-03 1964-04-03 High frequency diode having semiconductive mesa
US54404866 US3389457A (en) 1964-04-03 1966-02-16 Fabrication of semiconductor device

Publications (1)

Publication Number Publication Date
DE1514304A1 true DE1514304A1 (de) 1969-05-14

Family

ID=26999512

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651514304 Pending DE1514304A1 (de) 1964-04-03 1965-02-28 Halbleiteranordnung und Herstellungsverfahren hierfuer

Country Status (2)

Country Link
US (1) US3389457A (de)
DE (1) DE1514304A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3497773A (en) * 1967-02-20 1970-02-24 Westinghouse Electric Corp Passive circuit elements
US3474521A (en) * 1967-04-26 1969-10-28 Ibm Bonding method
US3740617A (en) * 1968-11-20 1973-06-19 Matsushita Electronics Corp Semiconductor structure and method of manufacturing same
JPS4919634B1 (de) * 1969-12-29 1974-05-18
US3708722A (en) * 1970-12-18 1973-01-02 Erie Technological Prod Inc Semiconductor device with soldered terminals and plastic housing and method of making the same
US3991460A (en) * 1973-08-29 1976-11-16 Westinghouse Electric Corporation Method of making a light activated semiconductor controlled rectifier
US3896473A (en) * 1973-12-04 1975-07-22 Bell Telephone Labor Inc Gallium arsenide schottky barrier avalance diode array
DE2522346C3 (de) * 1975-05-20 1978-10-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von Halbleiterbauelementen
DE2656015A1 (de) * 1976-12-10 1978-06-15 Bbc Brown Boveri & Cie Verfahren zum herstellen von halbleiterbauelementen
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US5820014A (en) * 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US7579269B2 (en) * 1993-11-16 2009-08-25 Formfactor, Inc. Microelectronic spring contact elements
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US20020053734A1 (en) * 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US20070228110A1 (en) * 1993-11-16 2007-10-04 Formfactor, Inc. Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out
US6727580B1 (en) 1993-11-16 2004-04-27 Formfactor, Inc. Microelectronic spring contact elements
US6727579B1 (en) 1994-11-16 2004-04-27 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US20100065963A1 (en) * 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE559732A (de) * 1956-10-31 1900-01-01
US3038085A (en) * 1958-03-25 1962-06-05 Rca Corp Shift-register utilizing unitary multielectrode semiconductor device
FR1217793A (fr) * 1958-12-09 1960-05-05 Perfectionnements à la fabrication des éléments semi-conducteurs
US3286340A (en) * 1964-02-28 1966-11-22 Philco Corp Fabrication of semiconductor units

Also Published As

Publication number Publication date
US3389457A (en) 1968-06-25

Similar Documents

Publication Publication Date Title
DE1514304A1 (de) Halbleiteranordnung und Herstellungsverfahren hierfuer
DE1952569A1 (de) Traeger fuer elektrische Bauteile und integrierte Schaltungen
DE2601765A1 (de) Mikrokugel aus lotmaterial mit einem metallischen kern und verfahren zur herstellung derselben
DE2125511A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen mit zumindest einer öffnung einer Trägerschicht sowie mit diesen Verbindungen versehene Schaltungsplatte
DE1807615A1 (de) Verfahren zur Formung und Befestigung von Befestigungspunkten auf Werkstuecken
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2103064A1 (de) Vorrichtung zur Herstellung von Modulelementen
DE1958684A1 (de) Halbleiterbauelement
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE2313106A1 (de) Verfahren zum herstellen eines elektrischen verbindungssystems
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE2855838A1 (de) Traegerstreifen fuer runde anschlussstifte und verfahren zur herstellung von traegerstreifen
DE1902320A1 (de) Verfahren und Vorrichtung zur Verankerung und Verbindung von Zufuehrungsdraehten an elektrischen Komponenten
DE3730953C2 (de)
DE3621351C2 (de) Verfahren zur Herstellung eines implantierten Widerstandes sowie nach diesem Verfahren hergestellter Widerstand
DE2931725A1 (de) Selbsttragende laeuferspule fuer gleichstrommaschinen
DE3508806C2 (de)
DE2543651A1 (de) Halbleitersubstrat
DE1277446B (de) Verfahren zum Herstellen von Halbleiterbauelementen mit vollstaendig gekapseltem Halbleiterelement
DE1922652B2 (de) Verfahren zur herstellung von loetanschluessen
DE2527191B2 (de) Verfahren zur Herstellung eines Thyristors
DE2030138A1 (de) Schaltungsaufbau
DE2855972A1 (de) Halbleiteranordnung