DE1514736B2 - Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen - Google Patents

Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen

Info

Publication number
DE1514736B2
DE1514736B2 DE1514736A DE1514736A DE1514736B2 DE 1514736 B2 DE1514736 B2 DE 1514736B2 DE 1514736 A DE1514736 A DE 1514736A DE 1514736 A DE1514736 A DE 1514736A DE 1514736 B2 DE1514736 B2 DE 1514736B2
Authority
DE
Germany
Prior art keywords
semiconductor wafer
contact surfaces
semiconductor
connecting wires
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1514736A
Other languages
English (en)
Other versions
DE1514736A1 (de
DE1514736C3 (de
Inventor
John Bromley Kent Hill (Grossbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB3786/64A external-priority patent/GB1036165A/en
Priority claimed from GB378564A external-priority patent/GB1036164A/en
Priority claimed from GB610064A external-priority patent/GB1036166A/en
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1514736A1 publication Critical patent/DE1514736A1/de
Publication of DE1514736B2 publication Critical patent/DE1514736B2/de
Application granted granted Critical
Publication of DE1514736C3 publication Critical patent/DE1514736C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

Die Erfindung beschäftigt sich mit der rationellen Massenherstellung von Halbleiterbauelementen.
Die Erfindung betrifft ein Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen, deren mit lötbaren Kontaktflächen zur Kontaktierung der Zonen unterschiedlichen Leitungstyps auf einer Oberflächenseite versehene Halbleiterplättchen durch Aufteilen einer diese Halbleiterplättchen enthaltenden Halbleiterscheibe erhalten werden, wonach jedes einzelne Halbleiterplättchen mit seinen Kontaktflächen auf die entsprechenden, in der gleichen Ebene liegenden Kontaktflächen von Zuleitungen eines Trägerkörpers gelegt wird und die aufeinanderliegenden Kontaktflächen miteinander verlötet werden.
Ein solches Verfahren ist aus der Zeitschrift »IBM Technical Disclosure Bulletin«, Band 3, Nr. 12 (Mai 1961), S. 30 und 31, bekannt.
Der Erfindung liegt die Aufgabe zugrunde, dieses bekannte Verfahren hinsichtlich einer Massenfertigung von umhüllten Halbleiterbauelementen zu rationalisieren, insbesondere im Hinblick auf eine zuverlässige Verlötung der Kontaktflächen mit den Flächenkontakten.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Kontaktflächen der Halbleiterplättchen vor dem Aufteilen der Halbleiterscheibe mit einem Lot überzogen, die Halbleiterplättchen nach dem Aufteilen der Halbleiterscheibe einzeln auf mit durchgeführten Anschlußdrähten versehenen Sockeln befestigt, die Kontaktflächen der Halbleiterplättchen mit den Kontaktflächen der Anschlußdrähte verlötet und die Halbleiterplättchen in je eine Umhüllung gebracht werden. j
Das Verfahren nach der Erfindung wird im folgenden bei der Anwendung zur Herstellung von umhüllten Transistoren an Hand der Zeichnung beschrieben, die wie die Beschreibung zur vereinfachten Darstellung auf die Herstellung eines Transistors mit Umhüllung bezogen wird.
Die F i g. 1 stellt ein Siliziumplättchen dar, in dem die Zonen eines Transistors erzeugt wurden, dessen drei Kontaktflächen (9, 10, 11) alle auf derselben Oberflächenseite des Plättchens angebracht sind und aus niedergeschlagenen Metallfilmen bestehen, die sowohl an dem das Silizium bedeckenden Oxyd als auch an dem in die Transistorzonen einlegierten Aluminium haften.
Die F i g. 2 besteht aus zwei Teilen. Teil (a) ist die
Darstellung eines Schnitts längs der Linie AA in F ig. 1, * Teil (b) ist die Darstellung eines durch BB in F i g. 1 gelegten Schnittes. Beide Schnitte stellen einen Transistor entweder in der Scheibe oder nach dem Aufteilen in Plättchen dar.
Die F i g. 3 besteht aus zwei Teilen. Teil (a) ist die Darstellung eines vorbereiteten Glas-Metallsockels, der als Träger für das Transistor-Halbleiterplättchen der F i g. 1 dient, und zwar von der Seite betrachtet, auf welcher das Halbleiterplättchen befestigt werden soll.
Teil (b) zeigt den gleichen Sockel von vorn gesehen.
Die F i g. 4 zeigt den Sockel nach F i g. 3 in Seitenansicht mit einem von Kunstharz umhüllten Transistorplättchen auf dem Sockel nach dem Löten.
Die F i g. 5 zeigt das umhüllte Halbleiterbauelement mit einer angeschweißten Metallkappe über dem Halbleiterplättchen.
Die F i g. 6 stellt ein montiertes Halbleiterplättchen mit einer Umhüllung aus Kunstharzmaterial dar, das eine flache Kuppel über der Stirnfläche des Sockels bildet."
Die F i g. 7 zeigt ein montiertes, von Kunstharz umhülltes Transistor-Halbleiterplättchen entsprechend der Sockelnorm SO-12.
Die F i g. 8 veranschaulicht, von der Befestigungsseite her betrachtet, ein auf einem Sockel befestigtes Transistorplättchen, das aufgedampfte Metallfilm-Flächenkontakte trägt.
Eine Scheibe aus η-leitendem Silizium enthält eine Reihe von npn-Transistor-Halbleiterplättchen, die an einer Oberflächenseite nach dem aus der US-PS 30 25 589 bekannten Planarverfahren hergestellt sind, wobei eine Schicht aus Siliziumoxyd sowohl als Diffusionsmaske als auch zum Schutz der Oberfläche des fertigen Halbleiterplättchens benutzt wird. Bei diesen Transistorplättchen sind alle drei Kontakte auf derselben Oberflächenseite aufgebracht.
Ein solches, mit Kontaktflächen versehenes Transistorplättchen ist in F i g. 1 und — noch innerhalb der Scheibe — in F i g. 2 im Schnitt dargestellt. Eine Oberflächenseite des Siliziumplättchens 1 ist mit einer Oxydschicht 2 überzogen mit Ausnahme der freigelegten, in der Figur nicht sichtbaren Flächen 3, 4 und 5. Die Aluminiumelektroden zu den Kollektor-, Basis- und Emitterzonen sind mit 6,7 bzw. 8 in der F i g. 2 bezeichnet und können in bekannter Weise durch Vakuumaufdampfen, durch Abgrenzung mit dem Fotoätzverfahren und Legierungsprozesse hergestellt werden, wenn ein Zwischenkontaktmaterial benutzt werden soll.
Die großflächigeren Kontaktflächen, die über den Aluminiumelektroden hergestellt und mit 9, 10 und 11 in F i g. 1 und 2 bezeichnet sind, bestehen aus Chrom-Gold-Schichten, die nach einem bereits vorgeschlagenen Verfahren hergestellt werden. Ihre Flächen können durch Fotoätzverfahren abgegrenzt werden.
Die Scheibe wird in eine Flußmittellösung getaucht und dann in ein Lotbad, das z. B. ein Zinn-Blei-Eutektikum als Lot oder Comsol, ein Silberlot von der Firma Johnson Matthey Ltd., enthält. Nach der Entfernung aus dem Lotbad befinden sich flache Hügel aus Lot auf den Kontaktflächen. Nach der Reinigung wird die Scheibe in Plättchen wie das in F i g. 1 dargestellte aufgeteilt.
Die Sockel, auf denen die Plättchen befestigt werden sollen, sind vorzugsweise handelsübliche.
Die bevorzugte Ausführungsform des Sockels, die in F i g. 3 dargestellt ist, hat drei Anschlußdrähte, die durch eine Glas-Metall-Dichtung 12 führen und auf der anderen Seite herausragen. Die Anschlußdrähte 13 werden verformt, indem ihre herausragenden Enden nach innen aufeinander zu gebogen werden. Ein Flächenkontakt 14 wird an jedem der drei Enden erzeugt.
Die drei Flächenkontakte liegen annähernd in der gleichen Ebene, die im rechten Winkel zur allgemeinen Richtung der Drähte an der abgewandten Seite der Glas-Metall-Dichtung verläuft und zwischen 1,25 und 2,5 mm von der zugekehrten Seite entfernt ist. Das Verfahren wird so durchgeführt, daß die drei Flächenkontakte eine solche gegenseitige Lage einnehmen, wie es in F i g. 3 dargestellt ist, und daß es möglich ist, das Transistorplättchen auf dem Sockel mit den Kontaktflächen auf den Flächenkontakten so anzubringen, daß jede Kontaktfläche auf je einem Flächenkontakt liegt.
Das Befestigungsverfahren wird folgendermaßen durchgeführt: Zuerst werden ein wie oben beschrieben hergestellter Sockel und ein Transistorplättchen, wie in F i g. 4 dargestellt, zusammengebaut, so daß das Lot auf jedem der Kontaktflächen des Transistorplättchens mit dem Flächenkontakt am Ende des zugehörigen Anschlußdrahtes in Berührung steht. Die Montage wird normalerweise so durchgeführt, daß die Oberflächenseite mit den Kontaktflächen des Transistorplättchens horizontal verläuft und nach unten zeigt, obgleich auch andere Konfigurationen geeignet sind. Die Anordnung wird dann erhitzt, vorzugsweise durch den Strom eines erhitzten, nicht oxydierenden Gases, durch einen in der Nähe angeordneten Heizstrahler, durch Kontakt mit einem erhitzten Körper, indem man sie durch einen Ofen führt oder in irgendeiner anderen geeigneten Weise.
Das Lot schmilzt und benetzt die Enden der Anschlußdrähte, was den Gebrauch eines entweder auf dem Sockel oder dem Plättchen vor dem Zusammenbau aufgebrachten Flußmittels erforderlich machen kann. Ein solches Flußmittel sollte wasserlöslich sein, um den nachfolgenden Waschvorgang zu erleichtern. Dazu eignet sich eine Glutaminsäure/Harnstoffmischung. Nach der Abkühlung, bei der sich das Lot verfestigt, wird die Anordnung von der Montagevorrichtung entnommen, wird gewaschen, um das Flußmittel und andere Verunreinigungen zu entfernen, und dann getrocknet. Es ist möglich, die Anordnung in diesem Stadium elekrisch zu prüfen.
Eine Schicht aus Silikonharz wird auf das Halbleiterplättchen und die verformten Drähte aufgebracht, mit denen es verlötet ist, und die Anordnung auf eine Temperatur erhitzt, die unterhalb des Schmelzpunktes des Lotes liegt, um das Harz auszuhärten. Die Harze MS 997 oder Megasil 1400 von der Firma Midland Silicones Ltd., London, sind für diesen Zweck geeignet, der darin besteht, der verlöteten Anordnung mechanische Festigkeit zu geben. Das Harz ist mit 15 in F i g. 4 bezeichnet.
Die endgültige Umhüllung wird durch die Befestigung einer Metallkappe über dem Sockel mit Hilfe der Warzen-Widerstandsschweißung in bekannter und in F i g. 5 dargestellter Weise erzielt.
Die Umhüllung der Anordnung kann auch vorgenommen werden, indem man die Zwischenräume zwischen dem Halbleiterplättchen und der Stirnfläche des Sockels mit einem thermoplastischen Material oder einem durch Wärme härtbaren Kunstharz ausfüllt und das Halbleiterplättchen damit umgibt.
Beispiele für die zuerst genannten Stoffe sind Epoxydharze und Silikonharze und für die an zweiter Stelle genannten Stoffe Nylon und Polypropylen. Diese Materialien enthalten normalerweise einen Füllstoff aus feinpulvrigem Material mit geringer Wärmeausdehnung, um die thermische Ausdehnung des gefüllten Kunststoffes zu verringern. Das ist wünschenswert zur näheren Anpassung an die niedrige thermische Ausdehnung des Siliziums und um die Spannungen innerhalb der Umhüllung zu verringern.
Als Füllstoffe für den Kunststoff eignen sich gepulvertes Aluminiumoxyd, Glas und ähnliche Substanzen. Speziell zu diesem Zweck entwickelte Harze sind Stycast 2762 der Firma Emerson und Cuming Inc. in Massachusetts (USA) und EMC 90 der Firma Pacific Resins und Chemical Corporation in Seattle, Washington (USA).
Die Menge des für die Umhüllung erforderlichen Kunststoffes hängt davon ab, unter welchen Bedingungen der Transistor betrieben werden soll. Eine Feuchtigkeitsabdichtung allein kann mit einer Kunststoffschicht von nur einigen Hundertstel Millimeter Stärke erzielt werden. Die hauptsächlichen Erfordernisse sind andererseits der Schutz vor mechanischer Zerstörung und die Verbesserung der Wärmeabgabe. Eine flache Kuppe 16 aus Kunststoff, die gerade ausreicht, um das Halbleiterplättchen zu bedecken, wie es in F i g. 6 dargestellt ist, genügt als mechanischer Schutz. Eine Form
17, welche die maximalen Abmessungen des genannten Sockels S0-12 hat, wie in F i g. 7 dargestellt ist, ist für den letztgenannten Zweck vorzuziehen.
In dieser Beschreibung soll vorausgesetzt werden, daß ein Epoxydharz mit Füllstoff für die Anordnung, wie in F i g. 4 dargestellt, verwendet wird durch das »Überführungsgießen«, worunter eine bekannte Methode zur Überführung geschmolzenen erhitzten Epoxydharzes unter Druck aus einem erhitzten Behälter in vorbereitete teilbare Formen entlang von Kanälen in den Formen, die zu diesem Zweck vorgesehen sind, verstanden werden soll. Der Druck wird durch einen hydraulisch betriebenen Druckkolben im Behälter erzeugt. Der Fluß des geschmolzenen Epoxydharzes treibt die gesamte eingeschlossene Luft aus den Formen durch die vorgesehenen Auslaßöffnungen hinaus. Danach verfestigt sich das Harz innerhalb der Formen unter Druck.
Eine Anzahl von Transistoren, z. B. zehn, werden in einem einzigen Arbeitsgang in jeder verwendeten Form mit einer Hülle versehen. Eine Anzahl von Formen, z. B. vier, können mit dem Kunstharzbehälter zur gleichzeitigen Überführung des Kunstharzes verbunden werden. Diese Anzahl kann durch entsprechende Konstruktion der Gießvorrichtung noch wesentlich vergrößert werden.
Die obigen Ausführungsarten der Erfindung wurden für npn-Siliziumplanartransistoren beschrieben. In gleicher Weise können pnp-Siliziumplanartransistoren oder Siliziumplanardioden mit pn- oder np-Aufbau befestigt und umhüllt werden. Im letztgenannten Fall sind nur 2 Anschlußdrähte am Sockel erforderlich. Transistoren und Dioden, die aus anderem Halbleitermaterial hergestellt wurden, sind ebenso geeignet, wenn sie entsprechend passiviert sind, d. h., wenn ihre Oberflächen durch eine Isolierschicht geschützt sind. Bei Silizium dient die während des Planarprozesses aufgewachsene Oxydschicht zu diesem Zweck. Bei Germanium kann man beispielsweise Siliziumoxyd auf die Oberfläche aufbringen, das in derselben Weise wirkt. Ebenso kann man eine Siliziumoxydschicht auf der Oberfläche von Siliziumtransistoren- oder Dioden aufbringen oder aufwachsen lassen, die durch andere Festkörperdiffusionsverfahren, wie beispielsweise der als »Mesatechnik« bekannten, hergestellt sind. Weiterhin können auch andere als Transistoren und Dioden ausgebildete HaIbleiterplättchen, wie beispielsweise gesteuerte Siliziumgleichrichter oder Festkörperschaltungen, als bei dem Ausführungsbeispiel befestigt werden.
Das beschriebene Verfahren kann auch zur Montage der aus der eingangs genannten Literaturstelle bekannten Silizium-Planartransistorplättchen mit einer gewachsenen Epitaxialschicht angewendet werden.
Andere Abwandlungen des zur Herstellung von Transistoren, deren Halbleiterplättchen mit Kontaktflächen auf einer Oberflächenseite versehen sind, angewandten Verfahrens sind unter der Voraussetzung möglich, daß sich das vorbereitete Halbleiterplättchen für die beschriebene Befestigungsart eignet. So ist beispielsweise die Verwendung von Aluminium als Elektrodenmaterial nicht wesentlich. An Stelle dessen kann eine aufgebrachte Nickelschicht verwendet werden, wie es bereits vorgeschlagen worden ist, oder aber kann auch das Elektrodenmaterial weggelassen werden.
Eine alternative Form zu der als Öffnung 3 in F i g. 1 dargestellten Kollektorelektrode ist die Erzeugung einer Rinne im Halbleiterplättchen im wesentlichen an derselben Stelle wie die Öffnung 3 und der Niederschlag des Elektrodenmaterials innerhalb dieser Vertiefung. Die Rinne kann durch Ätzen oder mit Hilfe mechanischer Verfahren hergestellt werden. Sie kann erzeugt werden, während sich das Transistor-Halbleiterplättchen noch innerhalb der ungeteilten Halbleiterscheibe befindet. Zu diesem Zweck wird eine Serie von Rillen derartig erzeugt, daß sie durch die Scheibe von Kante zu Kante verlaufen. Die Vorteile dieser alternativen Kontaktierung sind eine Vereinfachung bei der Herstellung, eine Erleichterung der Kontaktierung an der fertiggestellten Scheibe und ein verminderter Kollektor-Reihenwiderstand. Der letztgenannte Vorteil rührt von der größeren Kontaktierungsfläche her und von der Durchdringung der Epitaxialschicht mit höherem spezifischen Widerstand durch die verwendete Rille.
Zwar ist das in F i g. 1 dargestellte Halbleiterplättchen zur beschriebenen Verwendung bei einem Verfahren nach der Erfindung geeignet. Es können jedoch auch anders gestaltete Kontaktflächen und Flächenkontakte an den Enden der Anschlußdrähte Verwendung finden, wenn auch die jeweilige Plättchen- und Sockelgestaltung übereinstimmen sollte.
Denselben Zweck wie der beim Verfahren nach der Erfindung benutzte erfüllt auch ein Sockel, bei dem die Anschlußdrähte überhaupt nicht oder nur wenige Hundertstel Millimeter über die Glasdurchführung überstehen. Dieser Sockel muß durch Aufbringen von Flächenkontakten in Form von Goldchromfilmflächen 18 auf eine isolierende Oberfläche, wie beispielsweise in F i g. 8 dargestellt, vorbereitet werden.
Die Beschreibung des Verfahrens nach der Erfindung in Verbindung mit einem speziellen Sockel soll keine Einschränkung bedeuten. Der SO-3 Sockel beispielsweise kann für einen Leistungstransistor verwendet werden, während kleinere als der Sockel SO-12 für das in der Ausführungsform beschriebene oder für kleinere Halbleiterplättchen verwendet werden kann.
Aufgabe der Glas-Metalldichtung der Ausführungsform ist es, als Träger zu wirken, um die Anschlußdrähte und damit die Flächenkontakte sicher getrennt und voneinander isoliert zu halten. Es ist nicht erforderlich, dazu die aus Zweckmäßigkeitsgründen gewählte Glas-Metalldichtung zu verwenden.. Statt dessen können eine Metall-Keramikverbindung oder gewisse Metall-Kunststoffverbindungen Verwendung finden.
Die Anwendung von Silikonharz als Mittel, der Anordnung wie bei dem Ausführungsbeispiel mechanische Festigkeit zu geben, ist nicht in allen Fällen erforderlich.
Die Kunststoffumhüllung 16 oder 17 wird vorteilhaft durch Einschließen färbender Stoffe undurchsichtig gemacht. Alle Halbleiterplättchen sind in gewissem Grade lichtempfindlich, und es ist ratsam, die Bestrahlung des Wellenbereichs auszuschließen, in dem der spezielle Halbleiter empfindlich ist, es sei denn, daß das Halbleiterbauelement zur Lichtanzeige benutzt werden soll. Dies wird durch die Verwendung einer schwarzen Farbe erreicht. Ein undurchsichtiger Anstrich auf der getrockneten Umhüllung erfüllt denselben Zweck.
Unter gewissen Umständen kann es vorteilhaft sein, die Kunststoffumhüllung in mehr als einem Verfahrensschritt aufzubringen. Beispielsweise kann ein mit einer flachen Kuppe 16 aus Kunststoff umhülltes Transistor-Halbleiterplättchen gemäß der F i g. 6 mit einer 5O-12-Umhüllung 17 in einem zweiten Arbeitsgang versehen werden. Ebenso kann es erwünscht sein, ein Stück aus
Kupfer oder einem ähnlichen gut wärmeableitenden Material in die Umhüllung einzuschließen. Dies kann durch Einbringen des Zusatzes in einem weiteren Arbeitsgang erfolgen.
Es ist nicht notwendig, in den aufeinanderfolgenden Verfahrensschritten Kunststoffe derselben Art zu verwenden. Eine dünne Schicht ohne Füllstoff aus beispielsweise Silikonharz kann aufgebracht und gehärtet werden vor der endgültigen Umhüllung mit beispielsweise Epoxydharz. Als erste Stufe der Umhüllung kann auch ein gummiähnliches Material benutzt werden.
Die Vorrichtung, mit Hilfe derer das Halbleiterplätt-
chen auf einem Sockel befestigt wird, kann einfach oder kompliziert sein. Eine einfache Vorrichtung, welche die individuelle Ausrichtung von Hand mit dem Auge als Führung erfordert, reicht aus, um einwandfreie Halbleiterbauelemente in geringer Zahl herzustellen.
Die Großproduktion erfordert jedoch Vorrichtungen, welche die Einzelteile automatisch zusammenführen, die Lotverbindung herstellen und in Magazine für den Umhüllungsprozeß einbringen. Die Verwendung solcher Vorrichtungen ermöglichen niedrige Herstellungskosten.
Hierzu 2 Blatt Zeichnungen
©3.75 509 512/118

Claims (8)

Patentansprüche:
1. Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen, deren mit lötbaren Kontaktflächen zur Kontaktierung der Zonen unterschiedlichen Leitungstyps auf einer Oberflächenseite versehene Halbleiterplättchen durch Aufteilen einer diese Halbleiterplättchen enthaltenden Halbleiterscheibe erhalten werden, wonach jedes einzelne Halbleiterplättchen mit seinen Kontaktflächen auf die entsprechenden, in der gleichen Ebene liegenden Kontaktflächen von Zuleitungen eines Trägerkörpers gelegt wird und die aufeinanderliegenden Kontaktflächen miteinander verlötet werden, dadurch gekennzeichnet, daß die Kontaktflächen der Halbleiterplättchen (1) vor dem Aufteilen der Halbleiterscheibe mit einem Lot überzogen, die Halbleiterplättchen (1) nach dem Aufteilen der Halbleiterscheibe einzeln auf mit durchgeführten Anschlußdrähten (13) versehenen Sockeln (12) befestigt, die Kontaktflächen der Halbleiterplättchen (1) mit den Kontaktflächen der Anschlußdrähte (13) verlötet und die Halbleiterplättchen (1) in je eine Umhüllung (15,16,17) gebracht werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kontaktflächen eines Halbleiterplättchens (1) mit den Kontaktflächen der Anschlußdrähte (13) gleichzeitig verlötet werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Halbleiterplättchen (1) auf dem Sockel (12) einer aus Sockel (12) und Metallkappe bestehenden Umhüllung befestigt werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Kontaktflächen der Anschlußdrähte (13) durch Goldchromfilmflächen (18) auf der isolierenden Oberfläche des Sockels (12) gebildet werden, die mit den Anschlußdrähten (13) in elektrisch leitender Verbindung stehen.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jedes Halbleiterplättchen (1) mit Hilfe eines wärmehärtbaren oder thermoplastischen Materials umhüllt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Zonen unterschiedlichen Leitungstyps in die Halbleiterplättchen (1) vor dem Aufteilen der Scheibe durch das Planardiffusionsverfahren eingebracht werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß vor dem Aufteilen der Halbleiterscheibe in je ein Planartransistorelement enthaltende Halbleiterplättchen (1) in der Halbleiterscheibe eine Serie von Rinnen eingebracht wird, so daß an Stelle der Kollektorelektrode Vertiefungen zur Erzielung eines verminderten Kollektor-Reihenwiderstandes erhalten werden.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß an den Halbleiterzonen unterschiedlichen Leitungstyps Aluminium-Elektroden (6, 7, 8) und darüber großflächige Kontaktflächen (9, 10,11) aus einem Chromgoldfilm hergestellt werden.
DE1514736A 1964-01-29 1965-01-21 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen Expired DE1514736C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB3786/64A GB1036165A (en) 1962-05-25 1964-01-29 Improvements in or relating to semiconductor devices
GB378564A GB1036164A (en) 1962-04-16 1964-01-29 Improvements in or relating to semiconductor devices
GB610064A GB1036166A (en) 1964-02-13 1964-02-13 Improvements in or relating to semiconductor devices

Publications (3)

Publication Number Publication Date
DE1514736A1 DE1514736A1 (de) 1969-02-20
DE1514736B2 true DE1514736B2 (de) 1975-03-20
DE1514736C3 DE1514736C3 (de) 1975-10-30

Family

ID=27254326

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1514736A Expired DE1514736C3 (de) 1964-01-29 1965-01-21 Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE19651514742 Pending DE1514742A1 (de) 1964-01-29 1965-02-06 Halbleiteranordnung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19651514742 Pending DE1514742A1 (de) 1964-01-29 1965-02-06 Halbleiteranordnung

Country Status (4)

Country Link
US (1) US3324357A (de)
BE (1) BE659624A (de)
DE (2) DE1514736C3 (de)
NL (3) NL6501142A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1514881C3 (de) * 1965-10-15 1975-05-28 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Kontaktieren eines Halbleiterbauelementes
US3474358A (en) * 1966-01-18 1969-10-21 Sanders Associates Inc Multiple-path electronic component
US3437883A (en) * 1966-12-09 1969-04-08 Bunker Ramo Micromodular electronic package utilizing cantilevered support leads
GB1258580A (de) * 1967-12-28 1971-12-30
US3636619A (en) * 1969-06-19 1972-01-25 Teledyne Inc Flip chip integrated circuit and method therefor
US3909319A (en) * 1971-02-23 1975-09-30 Shohei Fujiwara Planar structure semiconductor device and method of making the same
NL7111031A (de) * 1971-08-11 1973-02-13

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2668867A (en) * 1952-03-21 1954-02-09 Vitro Corp Of America Photocell construction
US2799814A (en) * 1953-09-01 1957-07-16 Sylvania Electric Prod Germanium photodiode
US2965962A (en) * 1954-12-07 1960-12-27 Rca Corp Hermetic seal and method of making the same
US2888736A (en) * 1955-03-31 1959-06-02 Raytheon Mfg Co Transistor packages
US2897377A (en) * 1955-06-20 1959-07-28 Rca Corp Semiconductor surface treatments and devices made thereby
US2862160A (en) * 1955-10-18 1958-11-25 Hoffmann Electronics Corp Light sensitive device and method of making the same
US3021461A (en) * 1958-09-10 1962-02-13 Gen Electric Semiconductor device
US2948835A (en) * 1958-10-21 1960-08-09 Texas Instruments Inc Transistor structure
US3225416A (en) * 1958-11-20 1965-12-28 Int Rectifier Corp Method of making a transistor containing a multiplicity of depressions
DE1154874C2 (de) * 1960-04-26 1964-04-09 Heinrich Menzel Transistor fuer Hochfrequenzschaltungen
US3159775A (en) * 1960-11-30 1964-12-01 Sylvania Electric Prod Semiconductor device and method of manufacture
NL272139A (de) * 1960-12-15 1900-01-01
US3241010A (en) * 1962-03-23 1966-03-15 Texas Instruments Inc Semiconductor junction passivation
US3178621A (en) * 1962-05-01 1965-04-13 Mannes N Glickman Sealed housing for electronic elements
US3184658A (en) * 1962-05-22 1965-05-18 Texas Instruments Inc Semiconductor device and header combination
US3271625A (en) * 1962-08-01 1966-09-06 Signetics Corp Electronic package assembly
US3239719A (en) * 1963-07-08 1966-03-08 Sperry Rand Corp Packaging and circuit connection means for microelectronic circuitry

Also Published As

Publication number Publication date
NL6501141A (de) 1965-07-30
DE1514736A1 (de) 1969-02-20
US3324357A (en) 1967-06-06
BE659624A (de) 1965-08-12
NL6501745A (de) 1965-08-16
NL6501142A (de) 1965-07-30
DE1514742A1 (de) 1969-08-14
DE1514736C3 (de) 1975-10-30

Similar Documents

Publication Publication Date Title
DE19518753B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10305021B4 (de) Verfahren zur Herstellung oberflächenmontierbarer Hochleistungs-Leuchtdioden
DE3300693A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE102013204344A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen selbiger
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE4337675A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
EP0292848B1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung des Moduls
DE1151323B (de) Halbleiterbauelement mit einem scheibenfoermigen Halbleiterkoerper mit mindestens einer plateauartigen Erhoehung und Verfahren zu seiner Herstellung
DE2653833A1 (de) Halbleitervorrichtung
DE1514736C3 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE4316639A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1061447B (de) Verfahren zur Herstellung von Halbleiteranordnungen mittels Diffusion und Legieren
DE1286642B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1052572B (de) Elektrodensystem, das einen halbleitenden Einkristall mit wenigstens zwei Teilen verschiedener Leitungsart enthaelt, z. B. Kristalldiode oder Transistor
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE1300165B (de) Mikrominiaturisierte Halbleiterdiodenanordnung
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE2914466A1 (de) Verfahren zum anbringen von leitungen an den anschluessen einer mikroschaltung
DE1564444C3 (de) Halbleiteranordnung mit einem isolierenden Träger
DE1904118A1 (de) Halbleitervorrichtung mit verbessertem Elektrodenanschlussaufbau
DE1439529B2 (de) : Halbleiterbauelement mit einem planaren Halbleiterelement auf einer Kontaktierungsplatte und Verfahren zum Herstellen desselben
DE2252830C2 (de) Halbleiterbauelement mit einem Halbleiterelement in einem hermetisch geschlossenen Gehäuse
DE1766688B1 (de) Anordnung mehrerer Plaettchen,welche integrierte Halbleiterschaltungen enthalten,auf einer gemeinsamen Isolatorplatte sowie Verfahren zur Herstellung der Anordnung
DE1945899A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee