DE3100979C2 - Planares Halbeiterbauelement - Google Patents
Planares HalbeiterbauelementInfo
- Publication number
- DE3100979C2 DE3100979C2 DE3100979A DE3100979A DE3100979C2 DE 3100979 C2 DE3100979 C2 DE 3100979C2 DE 3100979 A DE3100979 A DE 3100979A DE 3100979 A DE3100979 A DE 3100979A DE 3100979 C2 DE3100979 C2 DE 3100979C2
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- glass
- planar
- conductivity
- ring area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 14
- 239000011521 glass Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 230000001681 protective effect Effects 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 24
- 230000015556 catabolic process Effects 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims 2
- 230000002411 adverse Effects 0.000 claims 2
- 230000003321 amplification Effects 0.000 claims 1
- 238000005336 cracking Methods 0.000 claims 1
- 238000011161 development Methods 0.000 claims 1
- 230000018109 developmental process Effects 0.000 claims 1
- 229910052742 iron Inorganic materials 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000001259 photo etching Methods 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 239000002253 acid Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
Planare Halbleitervorrichtungen, bestehend aus einem Substrat mit einer ersten Leitfähigkeit und einem in dieses Substrat eingearbeiteten Bereich, der eine zweite Leitfähigkeit aufweist. Damit eine derartige Halbleitervorrichtung bei hohen Spannungen eingesetzt werden kann, soll sie dahingehend verbessert werden, daß ein Schutzringbereich und Oberflächenschutzfilme vorgesehen werden. Es wird daher vorgeschlagen, einen den eingearbeiteten Bereich umschließenden Schutzringbereich vorzusehen (siehe Fig. 1), und einen Oxidfilm auf der Oberfläche des Substrates zwischen dem in das Substrat eingearbeiteten Bereich und dem Schutzringbereich anzuordnen, während das Substrat außerhalb des Schutzringbereiches von einer Glasschicht bedeckt wird.
Description
31 OO
tierten N+-Bereich 12 auf, über dem eine geringer dotierte
N--Epitaxialschicht 13 angeordnet ist Das Substrat selbst dient als Kollektor. Um Endlinien des Kollektor-Basis-Überganges
zur freien Oberfläche des Substrates zu führen, ist in diese Oberfläche eine P-leitende
Basis-Zone 14 eingearbeitet Um auch den Basis-Emitter-Obergang bis zu dieser Oberfläche zu führen ist in
die der Basiszone 14 eine N-leitende Emitterzone 15
eingearbeitet; dies kann wie das des Basisbereiches unter Anwendung konventioneller Eindiffundierungsverfahren
bewirkt werden.
Gleichzeitig mit der Herstellung der Basis-Zone 14 wird auch ein diese umgebender Schutzringbereich 16,
ebenfalls P-leitend, in die Oberfläche des Substrates 11
eingebracht Dieser Schutzringbereich ist so angeordnet und gegebenenfalls vorgespannt, daß sich die zwischen
der Schicht 13 und der Basiszone 14 entstehende Raumladungszone
bis zum Schutzringbereiche erstreckt, so daß auch die Betriebsspannung des Transistors entsprechend
höher veranlagt werden kann. Zweckmäßig wird auch parallel zum Eindiffundieren der Emitterzone 15
eine ringförmige Kanalstopzone 17 in die frej: Oberfläche
des Substrates 11 eingearbeitet, welche ihrerseits den Schutzringbereich 16 umschließt
Die freie Oberfläche der Epitaxialschicht 13 ist mit einem Oxidfilm 18 aus Siliziumoxid überzogen. Dieser
Oxidfilm weist eine Anzahl von Fenstern auf, die zu den Oberflächen der Basiszone 14, der Emitterzone 15 sowie
zu der Oberfläche zwischen dem Schutzringbereiche 16 und der Kanalstopzone 17 hin jeweils geöffnet sind
Durch diese öffnungen des Oxidfilmes 18 greifen der Basisanschluß 19 sowie der Emitteranschluß 20. In die
übrigen öffnungen des Oxidfilmes 18 wird ein Glaspulver eingegeben, das durch Aufheizen auf 600° bis 8000C
geschmolzen wird und die Fenster ausfüllt und abschließt Da eine derart gebildete Glasschicht 21 von der
zum Ätzen verwendeten Säure angegriffen wird, ist es zweckmäßig, diese Glasschicht gegen Ätzmittel zu
schützen. Im Ausführungsbeispiel sind daher die Oberflächen der ulasschicht 21 mit einer Deckschicht 23 aus
Silikatglas versehen, das gegenüber der beim Ätzen verwendeten Säure beständig ist. Schließlich wird auf die
rückwärtige freie Räche des Substrates 11 eine Kollektorelektrode
24 aufgebracht.
Bei der in F i g. 1 wiedergegebenen Ausführung eines planarcn Haibleilerbaücicrr.entes isi die Glasschicht 21
iiuf eine Fläche außerhalb des Schutzringbereiches 16 begrenzt, während der Oxidfilm 18 den restlichen Teil
der Oberfläche des Substrates 11 überzieht. Damit aber
ist die Grundfläche der Glasschicht 21 geringer als bei so
konventionellen, solche Glasschichten verwendenden Transistoren, so daß sowohl die während der Erwärmung
bzw. Abkühlung auftretenden Spannungen in der Glasschicht als damit auch die Wahrscheinlichkeit einer
Beschädigung dieser Glasschicht gegenüber denen hekannter
Transistoren wesentlich herabgesetzt sind.
In F i g. 2 ist in entsprechender Darstellung ein ähnlicher
Schnitt durch einen weiterhin verbesserten Transistor dargestellt, bei dem der Oxidfilm 18 zusätzlich
durch das Glaspassivierungsverfahren geschützt ist. Wird die Glasschicht 21, wie zu Fi g. 1 beschrieben, aus
Glaspulver hergestellt, dann können zwischen dem Glas
und dem Oxidfilm unerwünschte Reaktionen auftreten, bei denen der Oxidfilm Ladungen und/oder Ionen aus
der Glasschicht übe-nimmt und dann sich nicht mehr als
neutral erweist. Wird unter diesen Umständen der zwischen der Basis- und dir Emitterzone gebildete PN-Übergang
durch Spannungen beansprucht, so wird die Sperrschicht durch im Oxidfilm enthaltene bzw. durcti
diesen bewirkte elektrische Ladungen verzerrt und kann sich dann bis zur Grenze zwischen der Oberfläche
des Substrates und dem Oxidfilm durchbiegen und dann zur Kollektorzone wenden, so daß die Spannung dann
abfällt Um dieses zu verhindern, ist gemäß F i g. 2 über dem innerhalb des Schutzringbereiches 16 auf der Oberfläche
des Substrates 11 vorgesehenen Oxidfilm 18 eine Schutzschicht 25 gebildet, die durch die Glaspassivierung
unbeeinflußbar ist Für den Aufbau einer solchen Schutzschicht 25 eignen sich Siliziumnitrid, Polysilizium
und Aluminiumoxid. Auch Wolfram kann gegebenenfalls verwendet werden, wenn es nicht mit dem Basisanschluß
19 in Kontakt gerät
Durch eine solche Schutzschicht 25 ist die Oberfläche des Oxidfilmes 18 während der Glaspassivierung vollständig
geschützt; diese Schutzschicht braucht nicht auf die Oberfläche des Oxidfilms 18 zwischen der Basiszone
14 und dem Schutzringbereich 16 beschränkt zu sein, sie kann auch Oxidfilme in anderen Bereichen des Substrates
abdecken.
In F i g. 3 ist geschnitten und abgebrochen das Substrat eines weiteren Planartransistors gezeigt, bei dem
zur weiteren Erhöhung der Durchbruchspannung zwei Schutzringbereiche 26 und 27 vorgesehen sind. Die bereits
aus F i g. 1 bekannten Teile sind, wie bereits bei F i g. 2, hier wiederum mit gleichen Bezugszeichen übernommen.
Der Oxidfüm 18 und die auf ihm vorgesehene Schutzschicht 25 sind zwischen der Basiszone 14 und
dem äußeren Schutzring vorgesehen, und die Glasschicht 21 erstreckt sich vom äußeren Schutzring 27 bis
zur Kanalstopzone 17. Die Raumladungszone des Kollektor-Basis-Überganges
kann durch Vergrößerung des Schutzringbereiches ausgeweitet werden, so daß dementsprechend
auch die Durchbruchspannung und damit die zugelassene Betriebsspannung des Transistors steigen.
Auch hier ist ein ausgiebiger Schutz durch den nochmals abgedeckten Oxidfilm 18 in Verbindung mit
einer Glasschicht 21 geringer Abmessungen gegeben.
Claims (4)
1. PUcares Halbleiterbauelement, bestehend aus stellung zusätzlich kompliziert, und sowohl bei der Hereinem
Substrat mit einer ersten Leitfähigkeit und 5 stellung größerer Glasflächen als auch der Verwendung
einer in diesem Substrat angeordneten, an eine größerer Glasvolumina hat es sich als nachteilig erwie-Oberfläche
des Substrates grenzenden Zone mit ei- sen, daß infolge der Sprödigkeit des Glases und dessen
ner zweiten Leitfähigkeit, die von einem die zweite von dem des Substrates abweichenden thermischen
Leitfähigkeit aufweisenden, an diese Oberfläche des Ausdehnungskoeffizienten die Gefahr der Rißbildung
Substrates grenzenden Schutzringbereich umschlos- to bzw. des Zerbrechens solcher Glasschichten besteht,
sen ist, bei dem ein Oxidfilm auf dieser Oberfläche und zwar sowohl bei der Herstellung als auch im Gcdes
Substrates zwischen der in dem Substrat ange- brauch als Folge sich ändernder Temperaturen und
ordneten Zone und dem Schutzringbereich vorgese- durch diese hervorgerufener Spannungen. Andererseits
hen ist, dadurch gekennzeichnet, daß die- hat sich die Glaspassivierung als wirksamer Oberfläse
Oberfläche des Substrates (ti) außerhalb des 15 chenschutz gezeigt, insbesondere wenn die exponierten
Schutzringbereiches (16; 26, 27) von einer Glas- Teile des PN-Oberganges und die nach innen und außen
schicht (21) bedeckt ist anschließenden Bereiche abgedeckt werden. Insbeson-
2. Planares Halbleiterbauelement nach An- dere für hohe Betriebsspannungen ausgelegte konvenspruch
1, gekennzeichnet durch eine den Oxidfilm tionelle Planartransistoren sind oft mit einer deren
(18) abdeckende, sich bei der Glaspassivierung neu- 20 Oberfläche abdeckenden Glaspassievierungsschicht
tral verhaltende Schutzschicht (2S) und/oder eine die versehen, die sich von der Basis her bis über den Schutz-Glasschicht
(21) abdeckende und diese beim Ätzen ringbereich hinaus erstreckt, jedoch oft zu vorzeitig aufschützende
Deckschicht (23). tretenden Schäden neigt Weiterhin hat sich als nachtei-
3. Planares Halbleiterbauelement nach An- lig gezeigt, daß eine solche Glasschicht üblich stärker
spruch 1 oder 2, dadurch gekennzeichnet, daß min- 25 als 10 μπι ausgeführt, die bei der Photoätzung einhaltbadestens
zwei Schutzringbereicte (26,27) vorgesehen ren Toleranzen nachteilig beeinflußt; man wird daher
sind. den Emitterbereich um mehr als 0,1 mm von den Kanten
4. Planares Halbleiterbauelement nach einem der der Glasschicht entfernt halten, und bei der ohnehin
Ansprüche 1 bis 3, dadurch gekennzeichnet daß in- begrenzten zur Verfügung stehenden Fläche bedeutet
nerhalb der als Basis vorgesehenen Zone (14) zwei- 30 dieses, daß die aktiven Zonen eines derart hergestellten
ter Leitfähigkeit eine Emitterzone (15) der ersten Transistors mit sehr geringer Grundfläche auszuführen
Leitfähigkeit angeordnet ist sind, so daß sich auch nur eine unerwünscht niedrige
Stromverstärkung ergibt
Die Erfindung geht daher von der Aufgabe aus, ein
35 planares Halbleiterelement der eingangs genannten Art
zu schaffen, dessen die Zonen und die Schutzringberei-
Die Erfindung betrifft ein planares Halbleiterbauele- ehe aufweisende Oberfläche bei leichter Herstellbarkeit
ment bestehend aus einem Substrat mit einer ersten innerhalb enger Toleranzen, bei hoher Durchbruch-Leitfähigkeit
und einer in diesem Substrat angeordne- spannung und — im Falle der Ausbildung als Transistor
ten, an eine Oberfläche des Substrates grenzenden Zone 40 — hoher Stromverstärkung wirkungsvoll und dauerhaft
mit einer zweiten Leitfähigkeit die von einem die zweite geschützt sind.
Leitfähigkeit aufweisenden, an diese Oberfläche dei Gelöst wird diese Aufgabe, indem die Oberfläche des
Substrates grenzenden Schutzringbereich umschlossen Substrates außerhalb des Schutzringbereiches von einer
ist, bei dem ein Oxidfilm auf dieser Oberfläche des Sub- Glasschicht bedeckt ist Hierdurch wird ein wirkungsstrates
zwischen der in dem Substrate angeordneten 45 voller Schutz erreicht, ohne daß große und damit geZone
und dem Schutzringbereich vorgeseher, ist fährdete mit Glas bedeckte Flächen vorgesehen sind
Planare Halbleiterbauelemente werden gerne be- oder Toleranzen von für das Diffundieren vorgesehenen
nutzt da sie bspw. einfacher herstellbar sind als solche Fenstern ungünstig beeinflußt werden, so daß die vom
der Mesa-Ausführung, die sich jedoch bei gleicher Do- Schutzringbereich umschlossene Fläche optimal nutz-
tierung durch eine gegenüber Planar-Ausführungen hö- 50 bar ist Damit kann aber mit relativ geringem Hersiel-
here Durchbruchspannung auszeichnen. Bekannt ist es, lungsaufwand ein eine hohe Stromverstärkung aufwei-
daß die mit planaren Halbleiterbauelementen erzielba- sender, hervorragend geschützter Transistor hoher
ren Durchbruchspannungen von der Gestaltung des Durchbruchspannung erzielt werden, der sich auch bei
PN-Überganges sowie der Oberflächenbeschaffenheit sich oft ändernden Temperaturen als beständig erweist,
in der Umgebung dieses Überganges beeinflußt werden. 55 Zweckmäßige Weiterbildungen der Erfindung sind in
Zur Erzielung hoher Spannungsfestigkeit sind daher den Unteransprüchen gekennzeichnet,
bei dem aus der DE-OS 16 14 751 bekannten planaren Ausführungsbeispiele der Erfindung werden anhand
Halbleiterbauelement der eingangs genannten Art so- der diese darstellenden Zeichnungen erläutert. Es zeigt
wie bei einem aus der DE-AS 25 00 775 bekannten pla- hierbei
naren Halbleiterbauelement, die beide als Transistoren 60 Fig, 1 vergrößert und abgebrochen einen Querausgebildet
sind, die Basiszone umschließende Schutz- schnitt durch ein planares Halbleiterbauelement,
ringbereiche vorgesehen. Dabei bedeckt der Oxidfilm Fig. 2 auch nach unten abgebrochen einen gleichartides aus der DE-OS 16 14 751 bekannten planaren Halb- gen Schnitt durch ein abgeändertes Bauelement, und
leiterbauelementes. abgesehen von Kontaktfenstern, Fig.3 einen Teilschnitt durch ein weiteres planares die ganze Oberfläche des Substrates, während bei der 65 Halbleiterbauelement.
ringbereiche vorgesehen. Dabei bedeckt der Oxidfilm Fig. 2 auch nach unten abgebrochen einen gleichartides aus der DE-OS 16 14 751 bekannten planaren Halb- gen Schnitt durch ein abgeändertes Bauelement, und
leiterbauelementes. abgesehen von Kontaktfenstern, Fig.3 einen Teilschnitt durch ein weiteres planares die ganze Oberfläche des Substrates, während bei der 65 Halbleiterbauelement.
DE-AS 25 00 775 der Kollektor-Basis-Übergang in ei- In F i g. I ist ein Schnitt durch einen für hohe Durch-
ner Ausnehmung der Oberfläche des Substrates endet bruchs- bzw. Betriebsspannungen ausgelegten Planar-
und der Schutzringbereich von einer Ausnehmung um- transistor gezeigt. Das Substrat 11 weist einen hochdo-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55003052A JPS5936430B2 (ja) | 1980-01-17 | 1980-01-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3100979A1 DE3100979A1 (de) | 1982-01-14 |
| DE3100979C2 true DE3100979C2 (de) | 1985-04-25 |
Family
ID=11546543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3100979A Expired DE3100979C2 (de) | 1980-01-17 | 1981-01-15 | Planares Halbeiterbauelement |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4400716A (de) |
| JP (1) | JPS5936430B2 (de) |
| DE (1) | DE3100979C2 (de) |
| GB (1) | GB2069235B (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3542166A1 (de) * | 1985-11-29 | 1987-06-04 | Telefunken Electronic Gmbh | Halbleiterbauelement |
| DE10153176A1 (de) * | 2001-08-24 | 2003-03-13 | Schott Glas | Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3331631A1 (de) * | 1982-09-01 | 1984-03-01 | Mitsubishi Denki K.K., Tokyo | Halbleiter-bauelement |
| US4658282A (en) * | 1984-06-28 | 1987-04-14 | Honeywell Inc. | Semiconductor apparatus |
| WO1991003842A1 (en) * | 1989-08-31 | 1991-03-21 | Nippondenso Co., Ltd. | Insulated gate bipolar transistor |
| DE4119904A1 (de) * | 1991-06-17 | 1992-12-24 | Telefunken Electronic Gmbh | Halbleiteranordnung |
| JP3417013B2 (ja) * | 1993-10-18 | 2003-06-16 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
| JP3302288B2 (ja) * | 1997-02-24 | 2002-07-15 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6054752A (en) * | 1997-06-30 | 2000-04-25 | Denso Corporation | Semiconductor device |
| TWI240370B (en) * | 2004-08-26 | 2005-09-21 | Airoha Tech Corp | Substrate structure underlying a pad and pad structure |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1614751A1 (de) * | 1967-01-07 | 1970-12-03 | Telefunken Patent | Halbleiteranordnung |
| US3643136A (en) * | 1970-05-22 | 1972-02-15 | Gen Electric | Glass passivated double beveled semiconductor device with partially spaced preform |
| US3760242A (en) * | 1972-03-06 | 1973-09-18 | Ibm | Coated semiconductor structures and methods of forming protective coverings on such structures |
| JPS5631898B2 (de) * | 1974-01-11 | 1981-07-24 | ||
| JPS54154285A (en) * | 1978-05-26 | 1979-12-05 | Hitachi Ltd | Semiconductor device |
-
1980
- 1980-01-17 JP JP55003052A patent/JPS5936430B2/ja not_active Expired
- 1980-12-23 US US06/220,159 patent/US4400716A/en not_active Expired - Lifetime
-
1981
- 1981-01-06 GB GB8100181A patent/GB2069235B/en not_active Expired
- 1981-01-15 DE DE3100979A patent/DE3100979C2/de not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3542166A1 (de) * | 1985-11-29 | 1987-06-04 | Telefunken Electronic Gmbh | Halbleiterbauelement |
| DE10153176A1 (de) * | 2001-08-24 | 2003-03-13 | Schott Glas | Packaging von Bauelementen mit sensorischen Eigenschaften mit einer strukturierbaren Abdichtungsschicht |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5936430B2 (ja) | 1984-09-04 |
| GB2069235A (en) | 1981-08-19 |
| JPS56100465A (en) | 1981-08-12 |
| GB2069235B (en) | 1984-03-21 |
| DE3100979A1 (de) | 1982-01-14 |
| US4400716A (en) | 1983-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69625815T2 (de) | Durchbruchtransierter niederspannungs-unterdrücker mit zweischichtiger basis | |
| DE2153103C3 (de) | Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
| DE69332619T2 (de) | Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter | |
| DE3588050T2 (de) | Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung. | |
| DE1282196B (de) | Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge | |
| DE3222805A1 (de) | Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat | |
| DE2311915B2 (de) | Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen | |
| DE69526486T2 (de) | Verfahren zum Herstellen einer Kontaktfläche in einer integrierten Schaltung | |
| DE2704626A1 (de) | Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie | |
| DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
| DE3145592A1 (de) | "eingangsseitiger schutz fuer integrierte mos-schaltungen mit niedriger versorgungsspannung und hoher integrationsdichte" | |
| DE2226613B2 (de) | Schutzvorrichtung fuer einen isolierschicht-feldeffekttransistor | |
| DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE3100979C2 (de) | Planares Halbeiterbauelement | |
| DE2704647A1 (de) | Widerstand mit gesteuert einstellbarer groesse | |
| DE2607203B2 (de) | Feldeffekttransistor vom Anreicherungstyp | |
| DE102009023417B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE3219888A1 (de) | Planares halbleiterbauelement und verfahren zur herstellung | |
| DE3000121A1 (de) | Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen | |
| EP0122313A1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem integrierten Isolierschicht-Feldeffekttransistor | |
| DE3103785C2 (de) | ||
| DE69025784T2 (de) | Nichtflüchtige Speicher-Halbleiteranordnung | |
| DE2219696C3 (de) | Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung | |
| DE4400840C2 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung mit einem Bipolartransistor | |
| DE2361171A1 (de) | halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8125 | Change of the main classification |
Ipc: H01L 29/06 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| 8339 | Ceased/non-payment of the annual fee |